CN112616265B - 一种印刷电路板的制作方法及印刷电路板 - Google Patents

一种印刷电路板的制作方法及印刷电路板 Download PDF

Info

Publication number
CN112616265B
CN112616265B CN202011403603.8A CN202011403603A CN112616265B CN 112616265 B CN112616265 B CN 112616265B CN 202011403603 A CN202011403603 A CN 202011403603A CN 112616265 B CN112616265 B CN 112616265B
Authority
CN
China
Prior art keywords
bonding
substrate
slot
equal
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011403603.8A
Other languages
English (en)
Other versions
CN112616265A (zh
Inventor
陈前
陈晓青
王俊
白亚旭
刘治航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingwang Electronic Technology Zhuhai Co ltd
Original Assignee
Jingwang Electronic Technology Zhuhai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingwang Electronic Technology Zhuhai Co ltd filed Critical Jingwang Electronic Technology Zhuhai Co ltd
Priority to CN202011403603.8A priority Critical patent/CN112616265B/zh
Publication of CN112616265A publication Critical patent/CN112616265A/zh
Priority to PCT/CN2021/135113 priority patent/WO2022117042A1/zh
Application granted granted Critical
Publication of CN112616265B publication Critical patent/CN112616265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明涉及电路板技术领域,公开了一种印刷电路板的制作方法及印刷电路板。所述印刷电路板的制作方法包括:在基板上制作图形线路,所述图形线路包括邦定焊盘,所述邦定焊盘包括邦定部及设于所述邦定部一端的延伸部;在所述基板上开设插槽,所述插槽贯穿所述邦定焊盘的部分延伸部;对所述邦定焊盘的延伸部进行碱性蚀刻处理,以去除所述延伸部。本发明可用于制作印刷电路板,且能够解决印刷电路板上邦定焊盘距插槽间距不一致及邦定焊盘距插槽间距过大的技术问题。

Description

一种印刷电路板的制作方法及印刷电路板
技术领域
本发明涉及电路板技术领域,尤其涉及一种印刷电路板的制作方法及印刷电路板。
背景技术
印刷电路板(Printed Circuit Board,PCB)是电子元器件电气连接的提供者。对于含插槽设计且插槽周围设定邦定焊盘的PCB板,要采用COB(Chip on Board)方式将半导体芯片封装到插槽内,其中,半导体芯片通过邦定金线实现与邦定焊盘的导通。
相关技术中,在印刷电路板上制作图形线路及插槽时,通常包括以下步骤:基板制作、图形线路制作、酸性蚀刻、CCD锣槽、退膜等。然而,在制作过程中,印刷电路板受温度和湿度影响,会发生不同程度的涨缩,因此,采用CCD锣机锣槽时,如图1所示,会出现插槽偏离预设位置、各方向邦定焊盘到插槽间距不一致的问题,这样,后序利用邦定机邦线时,需要不断调整邦定机的参数,影响邦定效率。另外,CCD锣槽过程中还容易出现邦定焊盘与插槽间距过大的问题,这样会导致邦定金线浪费,增加制作成本。
发明内容
本发明的目的在于提供一种印刷电路板的制作方法及印刷电路板,以解决PCB板锣槽处理时容易出现邦定焊盘与插槽边缘一致性差及邦定金线浪费的技术问题。
第一方面,本发明提供一种印刷电路板的制作方法,包括:
在基板上制作图形线路,所述图形线路包括邦定焊盘,所述邦定焊盘包括邦定部及设于所述邦定部一端的延伸部;
在所述基板上开设插槽,所述插槽贯穿所述邦定焊盘的部分延伸部;
对所述邦定焊盘的延伸部进行碱性蚀刻处理,以去除所述延伸部。
采用上述步骤制作印刷电路板时,需要先在基板上开设插槽,而后利用碱性溶液对邦定焊盘的延伸部进行蚀刻处理,由于碱性溶液蚀刻图形线路时,各个方向的蚀刻速度基本相同,从而能够保证经蚀刻处理后的各个方向的邦定焊盘至插槽的间距相同或相近,即邦定焊盘距插槽的间距具有较高的一致性。同时,在制作邦定焊盘时,通过设计邦定部及连接至插槽的延伸部,能够确保经蚀刻处理后的邦定焊盘距插槽的间距满足预设要求,有效避免邦定焊盘距插槽间距过大引起的邦定金线浪费问题。
进一步地,所述延伸部包括延长段及补偿段,所述延长段的一端连接至所述邦定部、另一端连接至所述补偿段,其中,所述延长段的长度与所述邦定部的邦定端到插槽的预设间距相等;记所述延伸部的长度为A,记所述邦定部的邦定端到插槽的预设间距为B,记所述延伸部的补偿量为C,则A=B+C,其中0.15mm≤C≤0.2mm。
进一步地,在基板上开设插槽包括:利用双刃螺旋锣刀在所述基板上开设插槽。
进一步地,记所述双刃螺旋锣刀的默认行刀速度为V0,记所述双刃螺旋锣刀的实际行刀为V1,控制V1=0.8V0,其中,所述默认行刀速度为双刃螺旋锣刀正常工作状态下的运行速度。
进一步地,在所述基板上开设插槽前,所述制作方法还包括:在所述基板上方及所述基板下方覆盖酚醛树脂盖板。
进一步地,在基板上制作图形线路之前,所述制作方法还包括:根据所述基板的底铜厚度及所述邦定部到所述插槽的预设间距,确定所述图形线路的补偿量。
进一步地,记所述基板的底铜厚度为D,记所述邦定部的邦定端到所述插槽的预设间距为B,记所述图形线路的补偿量为L,所述基板的底铜厚度、所述邦定部的邦定端到插槽的预设间距及所述图形线路的补偿量满足以下关系:
0.05mm<B≤0.08mm时,
1),当D<18μm,L=0.015mm;
2),当18μm≤D<30μm,L=0.02mm;
3),当30μm≤D<45μm,L=0.03mm;
4),当45μm≤D<60μm,L=0.04mm;
B≤0.05mm时,
1),当D<18μm,L=0.015mm;
2),当18μm≤D<30μm,L=0.02mm;
3),当30μm≤D<45μm,L=0.027mm。
进一步地,记0.05mm<B≤0.08mm、D<45μm及B≤0.05mm、D<30μm条件下,对邦定焊盘的延伸部进行碱性蚀刻处理的蚀刻速度为常规蚀刻速度,当0.05mm<B≤0.08mm、45μm≤D<60μm及B≤0.05mm、30μm≤D<45μm时,对邦定焊盘的延伸部进行碱性蚀刻处理的蚀刻速度为常规蚀刻速度的1.2倍。
进一步地,在基板上制作图形线路的步骤中,所述制作方法还包括:在预设开设所述插槽的部分区域覆盖辅助铜,并使所述辅助铜连接至所述邦定焊盘的延伸部远离所述邦定部的一侧。
第二方面,本发明提供了一种印刷电路板,采用第一方面所述的印刷电路板的制作方法所制成。
本发明实施例提供的印刷电路板在制作时,需要先在基板上开设插槽,而后利用碱性溶液对邦定焊盘的延伸部进行蚀刻处理,由于碱性溶液蚀刻图形线路时,各个方向的蚀刻速度基本相同,从而能够保证经蚀刻处理后的各个方向的邦定焊盘至插槽的间距相同或相近,即邦定焊盘距插槽的间距具有较高的一致性。同时,上述印刷电路板在制作时,通过设计邦定部及连接至插槽的延伸部,能够确保经蚀刻处理后的邦定焊盘距插槽的间距满足预设要求,有效避免邦定焊盘距插槽间距过大引起的邦定金线浪费问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为采用现有技术制成的印刷电路板的结构示意图;
图2为本发明实施例提供的印刷电路板的制作方法的流程图;
图3为本发明实施例提供的印刷电路板的结构示意图;
图4为本发明实施例中在基板上添加辅助铜后印刷电路板的结构示意图;
图5为本发明实施例提供的图形线路的结构示意图;
图6为本发明实施例中在基板上制作图形线路后印刷电路板的结构示意图;
图7为本发明实施例中在基板上开设插槽后印刷电路板的结构示意图;
图8为本发明实施例中在基板上进行退膜处理后印刷电路板的结构示意图;
图9为本发明实施例中在基板上进行碱性蚀刻后印刷电路板的结构示意图;
图10为本发明实施例中在基板上进行退锡处理后印刷电路板的结构示意图。
图中标记的含义为:
1、基板;2、邦定焊盘;21、邦定部;22、延伸部;3、插槽;4、锡层;5、辅助铜。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图即实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
需说明的是,当部件被称为“固定于”或“设置于”另一个部件,它可以是直接或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件,它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对专利的限制。术语“第一”、“第二”仅用于便于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上,除非另有明确具体的限定。
第一方面,如图2和图4所示,本发明实施例提供了一种印刷电路板的制作方法,包括以下步骤:
步骤S1:在基板1上制作图形线路,图形线路包括邦定焊盘2,邦定焊盘2包括邦定部21及设于所述邦定部21一端的延伸部22。
需要说明的是,基板1为多层结构,根据实际需要,可以选择不同层数的基板1。另外,在制作图形线路时,可以仅在基板1的上方或下方设计邦定焊盘2,或者,也可以在基板1的上方和下方同时设计邦定焊盘2。
本实施例中,以四层基板1为例进行说明。如图3和图6所示,基板1包括四层铜层(例如图6中E所示结构)及设置于相邻两层铜层间的半固化层(例如图6中F所示结构),其中,仅在基板1的上表面设计邦定焊盘2。
另外,根据实际需要,图形线路还包括其它预设的线路。
步骤S2:在基板1上开设插槽3,插槽3贯穿邦定焊盘2的部分延伸部22。
具体地,如图7所示,插槽3为贯穿基板1铜层及半固化层的非金属化通槽,可用于装配半导体芯片。
其中,插槽3贯穿部分延伸部22,即在开设插槽3时去除了部分延伸部22,余下的延伸部22与插槽3的边缘相连。
步骤S3:对邦定焊盘2的延伸部22进行碱性蚀刻处理,以去除延伸部22。
具体地,利用碱性溶液对邦定焊盘2的延伸部22进行碱性蚀刻处理,以去除剩余延伸部22。蚀刻完成后,如图3和图10所示,基板1上剩下邦定焊盘2的邦定部21,在安装半导体芯片时,通过邦定金线将半导体芯片连接至邦定焊盘2的邦定部21上。
采用上述步骤制作印刷电路板时,如图6-9所示,需要先在基板1上开设插槽3,而后利用碱性溶液对邦定焊盘2的延伸部22进行蚀刻处理,由于碱性溶液蚀刻图形线路时,各个方向的蚀刻速度基本相同,从而能够保证经蚀刻处理后的各个方向的邦定焊盘2至插槽3的间距相同或相近,即邦定焊盘2距插槽3的间距具有较高的一致性。同时,在制作邦定焊盘2时,通过设计邦定部21及连接至插槽3位置处的延伸部22,能够确保经蚀刻处理后的邦定焊盘2距插槽3的间距满足预设要求,有效避免邦定焊盘2距插槽3间距过大引起的邦定金线浪费问题。
进一步地,延伸部22包括延长段及补偿段,延长段的一端连接至邦定部21、另一端连接至补偿段,其中,延长段的长度与邦定部21的邦定端到插槽3的预设间距相等。记延伸部22的长度为A,记邦定部21的邦定端到插槽3的预设间距为B(例如图3中箭头及标号所示),记延伸部22的补偿量为C(例如图4中箭头及标号所示),则A=B+C,其中0.15mm≤C≤0.2mm。通过对邦定焊盘2的延伸部22进行补偿,能够避免由于印刷电路板涨缩变形及锣槽误差引起的邦定部21距插槽3间距过大的问题,进而避免引起邦定金线浪费问题。
其中,邦定部21的邦定端为靠近插槽3的一端。
为保证插槽3切割效果,在本发明的一个实施例中,步骤S2包括:利用双刃螺旋锣刀在基板1上开设插槽3。双刃螺旋锣刀切割效率高,能够快速完成插槽3切割。
其中,利用双刃螺旋锣刀开设插槽3时,由于锣刀行进速度较快,排屑过程中容易在插槽3位置处形成披锋,不利用后续邦线。为了解决上述问题,在本发明提供的一个实施例中,记双刃螺旋锣刀的默认行刀速度为V0,记双刃螺旋锣刀的实际行刀速度为V1,控制V1=0.8V0,其中,默认行刀速度为双刃螺旋锣刀正常工作状态下的运行速度。将锣刀的实际行刀速度设定为常规速度的0.8倍,够相对减小锣槽过程中形成的披锋,同时还能保证锣刀的切割效率,确保锣槽效果。
需要说明的是,根据板材及切割要求不同,锣刀的默认行刀速度也不同,具体可根据实际情况而定。
为了进一步减小插槽3边缘的披锋,本发明提供的一个实施例中,在步骤S2之前,制作方法还包括以下步骤:在基板1上方及基板1下方覆盖酚醛树脂盖板。酚醛树脂盖板覆盖到基板1上后,对基板1具有一定的保护作用,利用锣刀开设插槽3时,能够减少排屑过程中形成的披锋。
需要说明的是,酚醛树脂盖板直接放置于基板1上,在锣槽完成后,直接取下即可。
印刷电路板在进行蚀刻处理时,会同时侵蚀基板1上的底铜及图形线路的侧边,即对图形线路进行侧蚀,为避免侧蚀过度,保证蚀刻后图形线路的线宽能达到预设要求,在步骤S1之前,制作方法还包括以下步骤:根据基板1的底铜厚度及邦定部21到插槽3的预设间距,确定图形线路的补偿量。其中,底铜为铺设于图形线路与基板1表面之间的铜层,例如图6中G所示铜层即为底铜。
如图8和图9所示,碱性溶液在蚀刻图形线路时,会同时咬蚀基板1上的底铜,底铜越厚,蚀刻时间越久,侧蚀量也会越大。上述步骤中,根据底铜厚度及预设间距的不同来设计图形线路的补偿量,能够消除底铜厚度不同对蚀刻产生的影响,从而进一步确保蚀刻后图形线路的线宽满足预设要求。
进一步地,记基板1的底铜厚度为D,记邦定部21的邦定端到插槽3的预设间距为B,记图形线路的补偿量为L(例如图5中箭头及标号所示),基板1的底铜厚度、邦定部21的邦定端到插槽3的预设间距及图形线路的补偿量满足以下关系:
0.05mm<B≤0.08mm时,
1),当D<18μm,L=0.015mm;
2),当18μm≤D<30μm,L=0.02mm;
3),当30μm≤D<45μm,L=0.03mm;
4),当45μm≤D<60μm,L=0.04mm;
B≤0.05mm时,
1),当D<18μm,L=0.015mm;
2),当18μm≤D<30μm,L=0.02mm;
3),当30μm≤D<45μm,L=0.027mm。
需要说明的是,上述数据是发明人参考蚀刻速度及底铜厚度、经多次试验得出的数据,在实际应用中,根据实际情况不同,数据可能存在小范围波动。
为了进一步确保蚀刻后邦定焊盘2到插槽3的间距满足预设要求,在本发明提供的一个实施例中,记0.05mm<B≤0.08mm、D<45μm及B≤0.05mm、D<30μm条件下,对邦定焊盘2的延伸部22进行碱性蚀刻处理的蚀刻速度为常规蚀刻速度,当0.05mm<B≤0.08mm、45μm≤D<60μm及B≤0.05mm、30μm≤D<45μm时,对邦定焊盘2的延伸部22进行碱性蚀刻处理的蚀刻速度为常规蚀刻速度的1.2倍。
需要说明的是,蚀刻速度由控制蚀刻机的中控台直接进行控制。
本发明提供的一个实施例中,在步骤S1后,制作方法还包括以下步骤:加厚基板1的铜层,并在铜层上镀锡层4。其中,如图6所示,锡层4设置于图形线路上方。
需要说明的是,为保证印刷电路板能够正常使用,完成上述步骤后,本发明实施例提供的制作方法还包括退膜等步骤,例如图8所示,为经退膜处理后得到的印刷电路板。
由于基板1上预设开设插槽3的位置处没有设计图形线路,因此,相比于其他位置,预设开设插槽3的位置处基板1厚度较小,为了提升基板1表面的平整性以及电镀的均匀性,本发明提供的一个实施例中,如图4所示,在基板1上制作图形线路的步骤中,制作方法还包括以下步骤:在预设开设插槽3的部分区域覆盖辅助铜5,并使辅助铜5连接至邦定焊盘2的延伸部22远离邦定部21的一侧。通过增设辅助铜5,能够填平基板1表面,使基板1上各处厚度相等,从而能够保证基板1表面的平整性以及电镀的均匀性。
为了保证印刷电路板能够正常工作,在步骤S3之后,该印刷电路板的制作方法还包括退锡、缺陷检查等步骤,此部分属于现有技术,在此不再详细赘述。
第二方面,本发明实施例还提供了一种印刷电路板,该印刷电路板采用第一方面中的印刷电路板的制作方法制成。
参照图3-9,本发明实施例提供的印刷电路板在制作时,需要先在基板1上开设插槽3,而后利用碱性溶液对邦定焊盘2的延伸部22进行蚀刻处理,由于碱性溶液蚀刻图形线路时,各个方向的蚀刻速度基本相同,从而能够保证经蚀刻处理后的各个方向的邦定焊盘2至插槽3的间距相同或相近,即邦定焊盘2距插槽3的间距具有较高的一致性。同时,上述印刷电路板在制作时,通过设计邦定部21及连接至插槽3的延伸部22,能够确保经蚀刻处理后的邦定焊盘2距插槽3的间距满足预设要求,有效避免邦定焊盘2距插槽3间距过大引起的邦定金线浪费问题。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。

Claims (10)

1.一种印刷电路板的制作方法,其特征在于,包括:
在基板上制作图形线路,所述图形线路包括邦定焊盘,所述邦定焊盘包括邦定部及设于所述邦定部一端的延伸部;
在所述基板上开设插槽,所述插槽贯穿所述邦定焊盘的部分延伸部;
对所述邦定焊盘的延伸部进行碱性蚀刻处理,以去除所述延伸部。
2.根据权利要求1所述的印刷电路板的制作方法,其特征在于,所述延伸部包括延长段及补偿段,所述延长段的一端连接至所述邦定部、另一端连接至所述补偿段,其中,所述延长段的长度与所述邦定部的邦定端到插槽的预设间距相等;
记所述延伸部的长度为A,记所述邦定部的邦定端到插槽的预设间距为B,记所述延伸部的补偿量为C,则A=B+C,其中0.15mm≤C≤0.2mm。
3.根据权利要求1所述的印刷电路板的制作方法,其特征在于,在所述基板上开设插槽包括:
利用双刃螺旋锣刀在所述基板上开设插槽。
4.根据权利要求3所述的印刷电路板的制作方法,其特征在于,记所述双刃螺旋锣刀的默认行刀速度为V0,记所述双刃螺旋锣刀的实际行刀速度为V1,控制V1=0.8V0,其中,所述默认行刀速度为双刃螺旋锣刀正常工作状态下的运行速度。
5.根据权利要求1所述的印刷电路板的制作方法,其特征在于,在所述基板上开设插槽前,所述制作方法还包括:
在所述基板上方及所述基板下方覆盖酚醛树脂盖板。
6.根据权利要求1所述的印刷电路板的制作方法,其特征在于,在基板上制作图形线路之前,所述制作方法还包括:
根据所述基板的底铜厚度及所述邦定部到所述插槽的预设间距,确定所述图形线路的补偿量。
7.根据权利要求6所述的印刷电路板的制作方法,其特征在于,记所述基板的底铜厚度为D,记所述邦定部的邦定端到所述插槽的预设间距为B,记所述图形线路的补偿量为L,所述基板的底铜厚度、所述邦定部的邦定端到插槽的预设间距及所述图形线路的补偿量满足以下关系:
0.05mm<B≤0.08mm时,
1),当D<18μm,L=0.015mm;
2),当18μm≤D<30μm,L=0.02mm;
3),当30μm≤D<45μm,L=0.03mm;
4),当45μm≤D<60μm,L=0.04mm;
B≤0.05mm时,
1),当D<18μm,L=0.015mm;
2),当18μm≤D<30μm,L=0.02mm;
3),当30μm≤D<45μm,L=0.027mm。
8.根据权利要求7所述的印刷电路板的制作方法,其特征在于,记0.05mm<B≤0.08mm、D<45μm及B≤0.05mm、D<30μm条件下,对所述邦定焊盘的延伸部进行碱性蚀刻处理的蚀刻速度为常规蚀刻速度,当0.05mm<B≤0.08mm、45μm≤D<60μm及B≤0.05mm、30μm≤D<45μm时,对所述邦定焊盘的延伸部进行碱性蚀刻处理的蚀刻速度为常规蚀刻速度的1.2倍。
9.根据权利要求1所述的印刷电路板的制作方法,其特征在于,在基板上制作图形线路的步骤中,所述制作方法还包括:
在预设开设所述插槽的部分区域覆盖辅助铜,并使所述辅助铜连接至所述邦定焊盘的延伸部远离所述邦定部的一侧。
10.一种印刷电路板,其特征在于,采用如权利要求1至9中任一项所述的印刷电路板的制作方法所制成。
CN202011403603.8A 2020-12-04 2020-12-04 一种印刷电路板的制作方法及印刷电路板 Active CN112616265B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011403603.8A CN112616265B (zh) 2020-12-04 2020-12-04 一种印刷电路板的制作方法及印刷电路板
PCT/CN2021/135113 WO2022117042A1 (zh) 2020-12-04 2021-12-02 一种印刷电路板的制作方法及印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011403603.8A CN112616265B (zh) 2020-12-04 2020-12-04 一种印刷电路板的制作方法及印刷电路板

Publications (2)

Publication Number Publication Date
CN112616265A CN112616265A (zh) 2021-04-06
CN112616265B true CN112616265B (zh) 2021-12-14

Family

ID=75229925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011403603.8A Active CN112616265B (zh) 2020-12-04 2020-12-04 一种印刷电路板的制作方法及印刷电路板

Country Status (2)

Country Link
CN (1) CN112616265B (zh)
WO (1) WO2022117042A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112616265B (zh) * 2020-12-04 2021-12-14 景旺电子科技(珠海)有限公司 一种印刷电路板的制作方法及印刷电路板
CN115095805A (zh) * 2022-06-29 2022-09-23 广州市安旭特电子有限公司 一种led灯条与引线的连接方法及led芯片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263852A (ja) * 1994-03-17 1995-10-13 Ibiden Co Ltd はんだ層の形成方法
JP3666591B2 (ja) * 2002-02-01 2005-06-29 株式会社トッパンNecサーキットソリューションズ 半導体チップ搭載用基板の製造方法
EP1542519A4 (en) * 2002-07-31 2010-01-06 Sony Corp METHOD FOR PCB CONSTRUCTION WITH AN INTEGRATED EQUIPMENT AND PCB WITH INTEGRATED EQUIPMENT AND METHOD FOR PRODUCING A PRINTED PCB AND PRINTED PCB
JP2004172415A (ja) * 2002-11-20 2004-06-17 Kyocera Corp 配線基板の製造方法
US8049114B2 (en) * 2009-03-22 2011-11-01 Unimicron Technology Corp. Package substrate with a cavity, semiconductor package and fabrication method thereof
CN103929883B (zh) * 2013-01-15 2017-01-25 南京尚孚电子电路有限公司 一种单晶cob封装碗杯孔状铝基板的制作方法
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
CN111885857B (zh) * 2020-08-25 2021-03-09 景旺电子科技(珠海)有限公司 印刷电路板的制作方法及印刷电路板
CN112616265B (zh) * 2020-12-04 2021-12-14 景旺电子科技(珠海)有限公司 一种印刷电路板的制作方法及印刷电路板

Also Published As

Publication number Publication date
WO2022117042A1 (zh) 2022-06-09
CN112616265A (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
US8866025B2 (en) Multilayer wiring board
CN112616265B (zh) 一种印刷电路板的制作方法及印刷电路板
KR101130633B1 (ko) 면실장형 전자부품과 그 제조방법
US8227710B2 (en) Wiring structure of printed wiring board and method for manufacturing the same
CN101281872B (zh) 布线基板和布线基板的制造方法
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
CN102573278B (zh) 多层布线基板
CN104956477A (zh) 布线基板
US7528069B2 (en) Fine pitch interconnect and method of making
US20090289342A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
TWI397358B (zh) 打線基板及其製作方法
US7065869B2 (en) Method for plating of printed circuit board strip
US8975742B2 (en) Printed wiring board
CN103179809A (zh) 布线基板的制造方法
EP1713312A2 (en) Method of manufacturing printed writing board
JP4203536B2 (ja) 配線基板の製造方法、及び配線基板
JP2007214568A (ja) 回路基板構造
TWI754982B (zh) 封裝基板及其製造方法
US20120021600A1 (en) Method of fabricating film circuit substrate and method of fabricating chip package including the same
CN211529939U (zh) 封装基板
KR102583276B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
KR20150107141A (ko) 인쇄회로기판 및 그의 제조 방법
JP2018088442A (ja) プリント配線板およびその製造方法
US8720053B2 (en) Process of fabricating a circuit board
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant