KR20150107141A - 인쇄회로기판 및 그의 제조 방법 - Google Patents

인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20150107141A
KR20150107141A KR1020140029595A KR20140029595A KR20150107141A KR 20150107141 A KR20150107141 A KR 20150107141A KR 1020140029595 A KR1020140029595 A KR 1020140029595A KR 20140029595 A KR20140029595 A KR 20140029595A KR 20150107141 A KR20150107141 A KR 20150107141A
Authority
KR
South Korea
Prior art keywords
metal layer
circuit board
printed circuit
pad
insulating plate
Prior art date
Application number
KR1020140029595A
Other languages
English (en)
Other versions
KR102159547B1 (ko
Inventor
류영호
손진영
남상혁
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140029595A priority Critical patent/KR102159547B1/ko
Publication of KR20150107141A publication Critical patent/KR20150107141A/ko
Application granted granted Critical
Publication of KR102159547B1 publication Critical patent/KR102159547B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0015Orientation; Alignment; Positioning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out

Abstract

한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 절연 플레이트를 준비하는 단계; 상기 준비된 절연 플레이트 위에 도금 시드층인 제 1 금속층을 형성하는 단계; 상기 제 1 금속층 위에 상기 제 1 금속층의 일부 표면을 노출하는 개구부를 갖는 드라이 필름을 형성하는 단계; 상기 제 1 금속층을 시드층으로 하여, 상기 노출된 제 1 금속층 위에 상기 개구부를 매립하는 제 2 금속층을 형성하는 단계; 상기 제 2 금속층 위에 제 3 금속층을 형성하는 단계; 상기 드라이 필름을 제거하는 단계; 및 상기 제 2 금속층 및 제 3 금속층이 형성된 영역을 제외한 나머지 영역의 제 1 금속층을 제거하여 상기 제 1 금속층, 제 2 금속층 및 제 3 금속층으로 이루어지는 패드를 형성하는 단계를 포함한다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
또한, 최근 들어 전자산업의 발달에 따라 전자 부품의 고기능화, 소형화, 가격 경쟁력 및 단납기의 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판업체에서는 세미 에디티브 방식(SAP: Semi Additive Process)을 적용하여 인쇄회로기판의 박형화 및 고밀도화 추세에 대응하고 있다.
도 1 내지 5는 종래 기술에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.
먼저, 도 1을 참조하면 절연 기판(10)을 준비한다.
상기 절연 기판(10)이 준비되면, 상기 절연 기판(10)의 상면에 금속층(20)을 형성한다. 상기 금속층(20)은 화학 동 도금(무전해 동도금) 방식에 의해 형성될 수 있다.
상기 금속층(20)은 추후 상기 금속층(20) 위에 형성되는 회로 패턴(추후 설명)의 전해 도금을 위한 시드층(seed layer)이다.
상기 금속층(20)이 형성되면, 상기 형성된 금속층(20) 위에 드라이 필름(30)을 형성한다.
다음으로, 도 2를 참조하면 상기 형성된 드라이 필름(30)을 선택적으로 제거하여, 상기 금속층(20)의 표면을 노출하는 개구부(35)를 형성한다.
상기 개구부(35)는 일정 간격을 두고 상기 드라이 필름(30) 상에서 복수 개 형성될 수 있다.
다음으로, 도 3을 참조하면 상기 금속층(20)을 시드층으로 전해 도금을 수행하여, 상기 형성된 개구부(35)를 매립하는 회로 패턴(40)을 형성한다.
상기 회로 패턴(40)이 형성되면, 도 4에 도시된 바와 같이 상기 금속층(20) 위에 형성된 드라이 필름(30)을 제거한다.
다음으로, 도 5를 참조하면 상기 드라이 필름(30)이 제거됨에 따라 상기 금속층(20)을 선택적으로 제거한다.
상기 제거되는 영역은 상기 금속층(20) 중 상기 드라이 필름(30)이 제거됨에 따라 표면이 노출된 영역을 의미한다. 다시 말해서, 상기 금속층(20)은 상면에 회로 패턴(40)이 형성되어 있는 제 1 영역과, 상기 회로 패턴(40)이 형성되어 있지 않은 제 2 영역을 포함한다.
그리고, 상기 금속층(20)의 제 1 및 2 영역 중 상기 회로 패턴(40)이 형성되어 있지 않은 제 2 영역만을 선택적으로 제거하여, 상기 금속층(20)과 회로 패턴(40)으로 이루어지는 패드(50)를 형성한다.
상기 패드(50)는 상면 및 하면의 폭이 서로 다른 형상을 갖는다. 즉, 상기 패드(50)는 사다리꼴 형상을 가지며 상기 절연 기판(10) 위에 형성된다.
즉, 상기와 같은 패드(50)는 포토리소그래피(photo lithography) 공정을 통해 형성된다. 그리고, 상기 회로 패턴(40)이 형성되면, 상기 금속층(20)을 제거하기 위하여 에칭(Etching) 공정을 진행한다.
이때, 상기와 같이 에칭 공정이 진행되는 중에, 상기 회로 패턴(40)의 상부 폭이 감소하게 되며, 이에 따라 회로 패턴(40)은 사각형이 아닌 사다리꼴 형상을 가지게 된다.
한편, 최근 들어 상기와 같은 회로 형태의 패드(50)도 파인 피치(fine pitch)화가 이루어지고 있다. 이때, 상기 회로 패턴(40)의 폭이 감소함에 따라 상기 회로 패턴(40)의 상부 폭의 감소 정도가 더 심하게 나타난다.
이에 따라, 상기와 같은 패드(50) 위에 다이 부착시, 상기 패드(50)의 상부 폭이 좁기 때문에, 상기 다이와 상기 패드(50) 사이의 정렬이 용이치 않으며, 상기 패드(50)와 상기 다이 사이에 형성되는 솔더의 본딩 불량이 발생하는 문제점이 있다.
본 발명에 따른 실시 예에서는, 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 본 발명에 따른 실시 예에서는 상부의 폭과 하부의 폭이 동일한 패드를 가지는 인쇄회로기판 및 이의 제조 방법을 제공한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 인쇄회로기판은 절연 플레이트; 및 상기 절연 플레이트 위에 형성되며, 상기 절연 플레이트의 상면으로부터 돌출되는 패드를 포함하며, 상기 패드는, 상부의 폭과 하부의 폭이 서로 동일하다.
또한, 상기 패드는, 상기 절연 플레이트 위에 형성되며, 도금 시드층인 제 1 금속층과, 상기 제 1 금속층 위에 형성된 제 2 금속층을 포함한다.
또한, 상기 패드는, 상기 제 2 금속층 위에 형성되는 제 3 금속층을 더 포함하며, 상기 제 3 금속층은, 상기 제 2 금속층과 다른 금속 물질로 형성된다.
또한, 상기 패드는, 상부에서 중심부로 갈수록 폭이 점차 감소하고, 하부에서 상기 중심부로 갈수록 폭이 점차 감소하는 형상을 갖는다.
또한, 상기 제 1 금속층은, 화학 동 도금 방식에 의해 형성되고, 상기 제 2 금속층은, 전해 도금 방식에 의해 형성되며, 상기 제 3 금속층은, 치환 도금 방식에 의해 형성된다.
한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 절연 플레이트를 준비하는 단계; 상기 준비된 절연 플레이트 위에 도금 시드층인 제 1 금속층을 형성하는 단계; 상기 제 1 금속층 위에 상기 제 1 금속층의 일부 표면을 노출하는 개구부를 갖는 드라이 필름을 형성하는 단계; 상기 제 1 금속층을 시드층으로 하여, 상기 노출된 제 1 금속층 위에 상기 개구부를 매립하는 제 2 금속층을 형성하는 단계; 상기 제 2 금속층 위에 제 3 금속층을 형성하는 단계; 상기 드라이 필름을 제거하는 단계; 및 상기 제 2 금속층 및 제 3 금속층이 형성된 영역을 제외한 나머지 영역의 제 1 금속층을 제거하여 상기 제 1 금속층, 제 2 금속층 및 제 3 금속층으로 이루어지는 패드를 형성하는 단계를 포함한다.
또한, 상기 패드는, 상부의 폭이 하부의 폭과 동일한 형상을 갖는다.
또한, 상기 제 1 금속층은, 화학 동 도금 방식에 의해 형성되고, 상기 제 2 금속층은, 전해 도금 방식에 의해 형성된다.
또한, 상기 제 3 금속층은, 상기 제 2 금속층과는 다른 금속물질을 치환 도금하여 형성된다.
또한, 상기 제 1 금속층이 제거되면, 상기 제 2 금속층 위에 형성된 제 3 금속층을 제거하는 단계가 더 포함된다.
또한, 상기 패드는, 상부에서 중심부로 갈수록 폭이 점차 감소하고, 하부에서 상기 중심부로 갈수록 폭이 점차 감소하는 형상을 갖는다.
본 발명에 따른 실시 예에 의하면, 패드를 이루는 회로 패턴이 형성되면, 상기 회로 패턴 위에 치환 도금 방법을 통해 금속 레지스트를 형성한 후 에칭 공정을 진행함으로써, 상기 에칭에 의해 상기 회로 패턴의 상부 폭이 감소하는 상황을 사전에 방지하여, 사다리꼴 형상이 아닌 사각형의 형상을 갖는 패드를 제공할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 금속 레지스트에 의해 패드의 상부 폭이 확보됨으로써, 다이와의 결합시에 발생할 수 있는 정렬 미스(miss align) 및 솔더 본딩 불량을 개선할 수 있으며, 이에 따른 인쇄회로기판의 신뢰성을 향상시킬 수 있다.
도 1 내지 5는 종래 기술에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.
도 6은 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 구조를 보여주는 단면도이다.
도 7 내지 11은 도 6에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 단면도이다.
도 12는 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 13은 본 발명의 제3 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 14는 종래 기술에 따른 패키지 기판을 나타낸 도면이다.
도 15는 본 발명의 실시 예에 따른 패키지 기판을 나타낸 도면이다.
첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.  반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 6은 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 구조를 보여주는 단면도이고, 도 7 내지 11은 도 6에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 단면도이다.
먼저, 도 6을 참조하면, 인쇄회로기판(100)은 절연 플레이트(110) 및 상기 절연 플레이트(110) 위에 형성된 패드(160)를 포함한다.
상기 패드(160)는 제 1 금속층(120), 제 2 금속층(140) 및 제 3 금속층(150)을 포함한다.
상기 절연 플레이트(110)는 단일 회로 패턴이 형성되는 인쇄회로기판(100)의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판(100) 중 한 회로 패턴(도시하지 않음)이 형성되어 있는 절연층 영역을 의미할 수도 있다.
상기 절연 플레이트(110)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(110)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수도 있으나, 특별히 이에 한정되는 것은 아니다.
상기 절연 플레이트(110) 위에는 패드(160)가 형성된다.
상기 패드(160)는 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
상기 패드(160)는 상기 절연 플레이트(110) 위에 형성되는 제 1 금속층(120)과, 상기 제 1 금속층(120) 위에 형성되는 제 2 금속층(140)과, 상기 제 2 금속층(140) 위에 형성되는 제 3 금속층(150)을 포함한다.
상기 제 1 금속층(120)은 상기 절연 플레이트(110) 위에 형성되며, 상기 제 2 금속층(140)의 형성을 위한 도금 시드층이다.
상기 제 1 금속층(120)는 화학 동 도금 방식에 의해 상기 절연 플레이트(110) 위에 형성될 수 있다.
상기 화학 동 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무 전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다.
또한, 상기 동 도금은 두께에 따라 헤비 동도금(Heavy Copper, 2㎛이상), 미디엄 동도금(Medium Copper, 1~2㎛), 라이트 동도금(Light Copper, 1㎛이하)으로 각각 구분되며, 여기에서는 미디엄 동도금 또는 라이트 동도금으로 0.5~1.5㎛를 만족하는 제 1 금속층(120)이 형성될 수 있다.
상기 제 1 금속층(120) 위에는 제 2 금속층(140)이 형성된다.
상기 제 2 금속층(140)은 상기 제 1 금속층(120)을 시드층으로 하여, 상기 제 1 금속층(120) 위에 형성된다.
상기 제 2 금속층(140)은 상기 제 1 금속층(120)과는 다르게 전해 도금 방식에 의해 형성된다.
상기 제 2 금속층(140) 위에는 제 3 금속층(150)이 형성된다.
상기 제 3 금속층(150)은 상기 제 2 금속층(140)의 상부 영역을 보호하기 위해 형성되는 금속 레지스트이다.
상기 제 3 금속층(150)은 상기 제 1 금속층(120) 및 제 2 금속층(140)과는 다른 금속물질로 형성될 수 있다.
즉, 상기 제 1 금속층(120)과 제 2 금속층(140)은 구리(Cu)로 형성될 수 있다. 그리고, 상기 제 3 금속층(150)은 은(Ag)으로 형성될 수 있다.
한편, 상기 제 3 금속층(150)은 상기 제 1 및 2 금속층(120, 140)과는 다른 도금 방식에 의해 형성될 수 있다.
상기 제 3 금속층(150)은 치환 도금 방식에 의해 상기 제 2 금속층(140) 위에 형성된다. 상기 치환 도금은 서로 다른 금속 사이의 전위차를 이용하는 도금으로, 무전해 도금에 속한다.
이에 따라, 상기에서는 상기 제 3 금속층(150)이 은(Ag)으로 형성된다고 하였으나, 이는 일 실시 예에 불과할 뿐, 상기 제 3 금속층(150)은 치환 도금이 가능한 모든 금속 중 적어도 어느 하나의 금속을 이용하여 형성될 수 있다.
따라서, 상기 제 1 금속층(120), 제 2 금속층(140) 및 제 3 금속층(150)은 서로 연결되어 하나의 패드(160)를 이루는데, 이때 상기 패드(160)를 이루는 제 1 금속층(120), 제 2 금속층(140) 및 제 3 금속층(150)은 모두 서로 다른 도금 방식으로 형성된다.
상기 제 3 금속층(150)에 의해, 상기 제 2 금속층(140)의 상부 영역이 보호되며, 이에 따라 상기 제 1 금속층(120)을 선택적으로 제거하기 위한 에칭 공정 시에 상기 제 2 금속층(140)의 상부 영역이 에칭되는 것을 방지할 수 있다.
따라서, 본 발명의 실시 예에 따른 패드(160)는 상부의 폭 및 하부의 서로 동일한 형상을 갖는다.
즉, 종래에서는, 상기 제 3 금속층(150)이 존재하지 않는 상태에서 에칭 공정을 진행하였으며, 이에 따라 상기 패드는 상부의 폭과 하부의 폭이 서로 다른 사다리꼴 형상을 가졌다.
그러나, 본 발명에서는 상기 제 3 금속층(150)을 형성한 이후에 상기 제 1 금속층(120)을 선택적으로 제거하기 위한 에칭 공정을 진행함으로써, 상기 에칭에 의해 상기 제 2 금속층(140)의 상부 폭의 감소가 발생하는 것을 방지하고, 이에 따라 상기 패드(160)는 상부의 폭과 하부의 폭이 서로 같은 사각형 형상을 가진다.
본 발명에 따른 실시 예에 의하면, 패드를 이루는 회로 패턴이 형성되면, 상기 회로 패턴 위에 치환 도금 방법을 통해 금속 레지스트를 형성한 후 에칭 공정을 진행함으로써, 상기 에칭에 의해 상기 회로 패턴의 상부 폭이 감소하는 상황을 사전에 방지하여, 사다리꼴 형상이 아닌 사각형의 형상을 갖는 패드를 제공할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 금속 레지스트에 의해 패드의 상부 폭이 확보됨으로써, 다이와의 결합시에 발생할 수 있는 정렬 미스(miss align) 및 솔더 본딩 불량을 개선할 수 있으며, 이에 따른 인쇄회로기판의 신뢰성을 향상시킬 수 있다.
이하에서는 도 6에 도시된 인쇄회로기판의 제조 방법에 대해 설명하기로 한다.
도 7을 참조하면, 먼저 절연 플레이트(110)를 준비한다.
상기 절연 플레이트(110)는 도 6에 도시된 인쇄회로기판 중 패드(160) 아래에 형성되어 있는 절연 기판을 의미한다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, FR-4, BT(Bismaleimide Triazine), ABF(Ajinomoto Build up Film) 등의 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리이미드계 수지를 포함할 수도 있으나, 특별히 이에 한정되는 것은 아니다.
상기 절연 플레이트(110)가 준비되면, 무전해 도금(화학 동 도금)을 수행하여, 상기 절연 플레이트(110) 위에 제 1 금속층(120)을 형성한다.
상기 제 1 금속층(120)은 상기 절연 플레이트(110)의 전체 상면을 덮으며 형성된다.
상기 제 1 금속층(120)은 도금 시드층이며, 이는 화학 동 도금 방식에 의해 형성될 수 있다.
상기 화학 동 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무 전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다.
또한, 상기 동 도금은 두께에 따라 헤비 동 도금(Heavy Copper, 2㎛이상), 미디엄 동 도금(Medium Copper, 1~2㎛), 라이트 동 도금(Light Copper, 1㎛이하)으로 각각 구분되며, 여기에서는 미디엄 동 도금 또는 라이트 동 도금으로 0.5~1.5㎛를 만족하는 제 1 금속층(120)을 형성한다.
상기 제 1 금속층(120)이 형성되면, 상기 제 1 금속층(120) 위에 드라이 필름(130)을 적층한다.
다음으로, 도 8에 도시된 바와 같이, 상기 제 1 금속층(120) 위에 형성된 드라이 필름(130)을 선택적으로 제거하여, 상기 제 1 금속층(120)의 표면을 노출하는 개구부(135)를 형성한다.
상기 드라이 필름(130)에는 서로 일정 간격을 복수 개의 개구부(135)가 형성될 수 있다.
상기 개구부(135)가 형성된 영역은 패드(160)가 형성될 영역을 의미한다.
다음으로, 도 9를 참조하면, 상기 제 1 금속층(120)을 시드층으로 전해 도금을 수행하여, 상기 드라이 필름(130)에 형성된 개구부(135)를 매립하는 제 2 금속층(140)을 형성한다.
상기 제 2 금속층(140)이 형성되면, 상기 제 2 금속층(140)과는 다른 금속으로 치환 도금을 수행하여, 상기 제 2 금속층(140) 위에 제 3 금속층(150)을 형성한다.
다음으로, 도 9에 도시된 바와 같이, 상기 제 3 금속층(150)이 형성되면, 상기 제 1 금속층(120) 위에 형성되어 있는 드라이 필름(120)을 박리한다.
다음으로, 도 10에 도시된 바와 같이 상기 제 1 금속층(120)을 에칭하여 상기 절연 플레이트(110) 위로 돌출되는 패드(160)를 형성한다.
이때, 상기 패드(160)는 제 1 금속층(120), 제 1 금속층(120) 위에 형성된 제 2 금속층(140), 그리고 상기 제 2 금속층(140) 위에 형성된 제 3 금속층(150)으로 이루어진다.
그리고, 상기 패드(160)는 상부 폭과 하부 폭이 서로 동일한 형상을 갖는다. 즉, 상기 제 1 금속층(120)의 에칭 시에 상기 패드(160)를 구성하는 제 2 금속층(140)의 상부 영역도 함께 에칭될 수 있다. 그러나, 본 발명에서는 상기 제 2 금속층(140) 위에 상기 제 2 금속층(140)과는 다른 금속물질의 제 3 금속층(150)을 형성하고, 상기 제 3 금속층(150)이 형성된 이후에 상기 제 1 금속층(110)의 에칭을 진행함으로써, 상기 제 2 금속층(140)의 상부 영역이 에칭되는 것을 방지한다.
즉, 상기 제 3 금속층(150)은 상기 제 2 금속층(140)의 상부 영역을 보호하기 위한 보호층이며, 상기 제 1 금속층(120)의 에칭시에 상기 제 2 금속층(140)의 상부 영역이 에칭되는 것을 방지한다.
도 12는 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 12를 참조하면, 인쇄회로기판(200)은 절연 플레이트(210)와, 제 1 금속층(220) 및 제 2 금속층(240)으로 이루어지는 패드(260)를 포함한다.
즉, 상기 본 발명의 제 2 실시 예에 따른 인쇄회로기판에서, 상기 패드(260)의 구조를 제외한 나머지 부분은 도 6에 도시된 본 발명의 제1 실시 예에 따른 인쇄회로기판과 동일하다.
그리고, 상기 제 1 실시 예에서는, 상기 패드(160)가 제 1 금속층(120), 제 2 금속층(140) 및 제 3 금속층(150)으로 이루어졌다.
그러나, 제 2 실시 예에서는, 상기 패드(160)가 제 1 금속층(220) 및 제 2 금속층(240)으로만 이루어진다.
이는, 도 11에 도시된 공정을 진행한 이후에, 상기 제 2 금속층 위에 형성되어 있는 제 3 금속층을 제거하는 공정을 추가 진행하여 형성할 수 있다.
상기 제 3 금속층은 상기 제 1 및 2 금속층과는 다른 금속물질로 형성되기 때문에, 상기 3 금속층을 형성하는 금속 물질의 에칭 용액을 사용하여 에칭 공정을 진행하여도 상기 제 1 및 2 금속층은 상기 절연 플레이트 위에 그대로 남아있을 수 있다.
상기 제 3 금속층은 상기 설명한 바와 같이 은 치환 도금으로 형성된다. 상기 은(Ag)은 변색 및 수분 흡수력이 높은 금속 물질로써, 추후 본딩 시에 본딩력을 저하시킬 수 있다.
따라서, 본 발명의 제 2 실시 예에서는, 상기 제 1 금속층이 선택적으로 제거된 이후에, 상기 제 2 금속층 위에 형성된 제 3 금속층을 추가 제거하여, 도 12와 같은 구조의 패드(260)를 형성한다.
도 13은 본 발명의 제3 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 13을 참조하면, 인쇄회로기판(300)은 절연 플레이트(310) 및 상기 절연 플레이트(310) 위에 형성된 패드(360)를 포함한다.
상기 패드(360)는 사각 형상이 아닌 모래시계 형상을 갖는다.
즉, 도 11에서와 같은 공정을 진행하면, 상기 제 2 금속층의 상부는 상기 제 3 금속층에 의해 보호되지만, 상기 제 2 금속층의 측부는 상기 제 1 금속층과 함께 에칭이 된다.
따라서, 도 6이나 도 12와 같은 패드를 형성하는 것이 가장 이상적이지만, 실질적인 상기 패드의 형상은 도 13에 도시된 바와 같은 모래시계 형상을 갖는다.
그러나, 도 13에 도시된 바와 같이 상기 패드(360)의 상부 폭과 하부 폭은 상기 제 3 금속층의 보호로 인해 서로 동일하게 나타난다. 그리고, 상기 패드(360)의 측부는 상기 에칭 공정에서 에칭이 이루어진다.
따라서, 본 발명의 제 3 실시 예에 따른 패드(360)는 상부에서 중심부(A)로 갈수록 폭이 점차 감소하게 되며, 또한 하부에서 상기 중심부(A)로 갈수록 폭이 점차 감소하게 된다.
그러나, 상기 패드(360)의 상부 폭은 상기 하부 폭과 동일하기 때문에, 추후 다이와의 연결을 위한 상부 폭을 확보할 수 있으며, 이에 따라 정렬의 용이성 및 솔더 본딩성 향상과 같은 효과를 제공할 수 있다.
도 14는 종래 기술에 따른 패키지 기판을 나타낸 도면이고, 도 15는 본 발명의 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 14에 도시된 바와 같이, 종래 기술에 따른 패키지 기판은, 절연 플레이트(10), 패드(50), 솔더(60), 다이(70) 및 범프(80)를 포함한다.
그러나, 상기 도면에서와 같이 상기 패드(50)는 하부에서 상부로 갈수록 폭이 점차 감소하는 사다리꼴 형상을 가지기 때문에, 상기 범프(80)와 연결되는 패드(50)의 상부 영역이 좁은 폭으로 형성된다.
이에 따라, 상기 패드(50)의 상부 영역과 상기 범프(80)의 하부 영역 사이의 정렬이 용이하지 않으며, 상기 패드(50)의 상부 폭의 감소로 인해 상기 솔더(60)의 본딩성도 저하된다.
한편, 도 15에 도시된 바와 같이 본 발명에 따른 패키지 기판은, 절연 플레이트(310), 패드(360), 솔더(370), 다이(380) 및 범프(390)를 포함한다.
이때, 상기 패드(360)는 상부의 폭과 하부의 폭이 동일한 형상을 가진다.
이에 따라, 상기 패드(360)의 상부 영역과 상기 범프(390)의 하부 영역 사이의 정렬이 용이하며, 상기 패드(360)의 상부 영역의 폭 확보로 인해 상기 솔더(370)의 본딩성도 향상시킬 수 있다.
본 발명에 따른 실시 예에 의하면, 패드를 이루는 회로 패턴이 형성되면, 상기 회로 패턴 위에 치환 도금 방법을 통해 금속 레지스트를 형성한 후 에칭 공정을 진행함으로써, 상기 에칭에 의해 상기 회로 패턴의 상부 폭이 감소하는 상황을 사전에 방지하여, 사다리꼴 형상이 아닌 사각형의 형상을 갖는 패드를 제공할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 금속 레지스트에 의해 패드의 상부 폭이 확보됨으로써, 다이와의 결합시에 발생할 수 있는 정렬 미스(miss align) 및 솔더 본딩 불량을 개선할 수 있으며, 이에 따른 인쇄회로기판의 신뢰성을 향상시킬 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200, 300: 인쇄회로기판
110, 210, 310: 절연 플레이트
160, 260, 360: 패드

Claims (11)

  1. 절연 플레이트; 및
    상기 절연 플레이트 위에 형성되며, 상기 절연 플레이트의 상면으로부터 돌출되는 패드를 포함하며,
    상기 패드는,
    상부의 폭과 하부의 폭이 서로 동일한
    인쇄회로기판.
  2. 제 1항에 있어서,
    상기 패드는,
    상기 절연 플레이트 위에 형성되며, 도금 시드층인 제 1 금속층과,
    상기 제 1 금속층 위에 형성된 제 2 금속층을 포함하는
    인쇄회로기판.
  3. 제 2항에 있어서,
    상기 패드는,
    상기 제 2 금속층 위에 형성되는 제 3 금속층을 더 포함하며,
    상기 제 3 금속층은,
    상기 제 2 금속층과 다른 금속 물질로 형성되는
    인쇄회로기판.
  4. 제 1항에 있어서,
    상기 패드는,
    상부에서 중심부로 갈수록 폭이 점차 감소하고, 하부에서 상기 중심부로 갈수록 폭이 점차 감소하는 형상을 갖는
    인쇄회로기판.
  5. 제 3항에 있어서,
    상기 제 1 금속층은, 화학 동 도금 방식에 의해 형성되고,
    상기 제 2 금속층은, 전해 도금 방식에 의해 형성되며,
    상기 제 3 금속층은, 치환 도금 방식에 의해 형성되는
    인쇄회로기판.
  6. 절연 플레이트를 준비하는 단계;
    상기 준비된 절연 플레이트 위에 도금 시드층인 제 1 금속층을 형성하는 단계;
    상기 제 1 금속층 위에 상기 제 1 금속층의 일부 표면을 노출하는 개구부를 갖는 드라이 필름을 형성하는 단계;
    상기 제 1 금속층을 시드층으로 하여, 상기 노출된 제 1 금속층 위에 상기 개구부를 매립하는 제 2 금속층을 형성하는 단계;
    상기 제 2 금속층 위에 제 3 금속층을 형성하는 단계;
    상기 드라이 필름을 제거하는 단계; 및
    상기 제 2 금속층 및 제 3 금속층이 형성된 영역을 제외한 나머지 영역의 제 1 금속층을 제거하여 상기 제 1 금속층, 제 2 금속층 및 제 3 금속층으로 이루어지는 패드를 형성하는 단계를 포함하는
    인쇄회로기판의 제조 방법.
  7. 제 6항에 있어서,
    상기 패드는,
    상부의 폭이 하부의 폭과 동일한 형상을 갖는
    인쇄회로기판의 제조 방법.
  8. 제 6항에 있어서,
    상기 제 1 금속층은, 화학 동 도금 방식에 의해 형성되고,
    상기 제 2 금속층은, 전해 도금 방식에 의해 형성되는
    인쇄회로기판의 제조 방법.
  9. 제 8항에 있어서,
    상기 제 3 금속층은,
    상기 제 2 금속층과는 다른 금속물질을 치환 도금하여 형성되는
    인쇄회로기판의 제조 방법.
  10. 제 6항에 있어서,
    상기 제 1 금속층이 제거되면, 상기 제 2 금속층 위에 형성된 제 3 금속층을 제거하는 단계가 더 포함되는
    인쇄회로기판의 제조 방법.
  11. 제 6항에 있어서,
    상기 패드는,
    상부에서 중심부로 갈수록 폭이 점차 감소하고, 하부에서 상기 중심부로 갈수록 폭이 점차 감소하는 형상을 갖는
    인쇄회로기판의 제조 방법.
KR1020140029595A 2014-03-13 2014-03-13 패키지 기판 및 그의 제조 방법 KR102159547B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140029595A KR102159547B1 (ko) 2014-03-13 2014-03-13 패키지 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140029595A KR102159547B1 (ko) 2014-03-13 2014-03-13 패키지 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150107141A true KR20150107141A (ko) 2015-09-23
KR102159547B1 KR102159547B1 (ko) 2020-09-24

Family

ID=54245707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140029595A KR102159547B1 (ko) 2014-03-13 2014-03-13 패키지 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR102159547B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114615811A (zh) * 2020-12-07 2022-06-10 深南电路股份有限公司 一种高精密线路的加工方法及高精密线路板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220070684A (ko) 2020-11-23 2022-05-31 삼성전기주식회사 인쇄회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08232072A (ja) * 1994-12-09 1996-09-10 Alpha Metals Ltd 銀めっき
JP2000286534A (ja) * 1999-03-31 2000-10-13 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2011253855A (ja) * 2010-05-31 2011-12-15 Jx Nippon Mining & Metals Corp プリント配線板用銅箔又は銅層と絶縁基板との積層体、プリント配線板、及び、回路基板の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08232072A (ja) * 1994-12-09 1996-09-10 Alpha Metals Ltd 銀めっき
JP2000286534A (ja) * 1999-03-31 2000-10-13 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2011253855A (ja) * 2010-05-31 2011-12-15 Jx Nippon Mining & Metals Corp プリント配線板用銅箔又は銅層と絶縁基板との積層体、プリント配線板、及び、回路基板の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114615811A (zh) * 2020-12-07 2022-06-10 深南电路股份有限公司 一种高精密线路的加工方法及高精密线路板

Also Published As

Publication number Publication date
KR102159547B1 (ko) 2020-09-24

Similar Documents

Publication Publication Date Title
US8835773B2 (en) Wiring board and method of manufacturing the same
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US8847082B2 (en) Multilayer wiring substrate
US9572250B2 (en) Printed circuit board and method for manufacturing the same
JP2010129998A (ja) 金属バンプを持つプリント基板及びその製造方法
US9699916B2 (en) Method of manufacturing wiring substrate, and wiring substrate
KR102159547B1 (ko) 패키지 기판 및 그의 제조 방법
KR101199174B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20180096926A1 (en) Interconnection substrate and semiconductor package
KR101189337B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR102531702B1 (ko) 인쇄회로기판의 제조방법
US8976538B2 (en) Printed circuit board and method for manufacturing the same
KR100815322B1 (ko) 인쇄회로기판 및 그 제조방법
KR100651323B1 (ko) 휨저항 물질층이 구비된 반도체 패키지 기판
KR20150115346A (ko) 인쇄회로기판 및 이의 제조 방법
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101189330B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154700B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231522B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154720B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231343B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101251749B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2022176709A (ja) プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right