KR20220070684A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20220070684A
KR20220070684A KR1020200157485A KR20200157485A KR20220070684A KR 20220070684 A KR20220070684 A KR 20220070684A KR 1020200157485 A KR1020200157485 A KR 1020200157485A KR 20200157485 A KR20200157485 A KR 20200157485A KR 20220070684 A KR20220070684 A KR 20220070684A
Authority
KR
South Korea
Prior art keywords
layer
bump
circuit board
printed circuit
layers
Prior art date
Application number
KR1020200157485A
Other languages
English (en)
Inventor
최성호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200157485A priority Critical patent/KR20220070684A/ko
Priority to US17/180,101 priority patent/US11552009B2/en
Priority to CN202110590862.4A priority patent/CN114531776A/zh
Publication of KR20220070684A publication Critical patent/KR20220070684A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 제1 절연층; 상기 제1 절연층의 일면 상에 배치된 제1 배선층; 및 상기 제1 절연층을 관통하며, 상기 제1 절연층의 타면으로부터 적어도 일부가 돌출되는 범프; 를 포함하는, 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 개시는 인쇄회로기판에 관한 것이다.
현재 솔더 볼을 배치하는 솔더링 기술을 통한 인쇄회로기판과 집적회로소자(IC Chip)간의 접합 방법이 많이 이용되고 있다. 다만, 현재 솔더 볼 이용 시 솔더레지스트 상에 미세한 크기의 개구부를 형성해야하는 문제 및 최외층 패드와 솔더레지스트 간 정합 문제가 발생할 수 있으며, 각각의 솔더 볼 간 단락 발생 문제 또한 대안이 필요하다.
본 개시의 여러 목적 중 하나는 금속 범프 형태의 전기연결금속이 배치된 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는, 절연층에 일부는 매립되고, 일부는 돌출되는 금속 범프를 포함하는 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는, 복수의 도금층을 포함하는 금속 범프를 포함하는 인쇄회로기판을 제공하는 것이다.
본 발명의 일례에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층의 일면 상에 배치된 제1 배선층; 및 상기 제1 절연층 내에 적어도 일부가 배치되어, 상기 제1 배선층과 전기적으로 연결되는 범프; 를 포함하며, 상기 범프는 상기 제1 절연층의 일면의 반대측 면인 타면으로부터 적어도 일부가 돌출되는 것일 수 있다.
또는, 다른 일례에 따른 인쇄회로기판은 복수의 절연층 상에 또는 사이에 배치되는 복수의 배선층; 상기 복수의 배선층을 전기적으로 연결하는 복수의 비아층; 및 상기 복수의 배선층 중 적어도 하나와 일체로 연결되는 범프; 를 포함하며, 상기 범프는 제1 층 및 상기 제1 층의 측면 상에 배치되어 상기 제1 층을 둘러싸는 제2 층을 포함하는 것일 수도 있다.
본 개시의 여러 효과 중 하나로 금속 범프 형태의 전기연결금속이 배치된 인쇄회로기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로, 절연층에 일부는 매립되고, 일부는 돌출되는 금속 범프를 포함하는 인쇄회로기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로, 복수의 도금층을 포함하는 금속 범프를 포함하는 인쇄회로기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4 내지 도 11은 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정 단면도들이다.
도 12는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이러한 칩 외에도 기타 다른 형태의 칩 관련부품이 포함될 수도 있다. 또한, 이들 칩 관련부품이 서로 조합될 수도 있다. 칩 관련부품(1020)은 상술한 칩을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 조합되어 패키지 형태로 제공될 수도 있다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 조합되어 패키지 형태로 제공될 수도 있다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140) 등이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 전자부품 내장기판 (1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자부품 내장기판(1121)은 다층 인쇄회로기판 내에 전자부품이 내장된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 인쇄회로기판(100A)은, 제1 절연층(110), 제1 절연층(110) 상에 배치되며, 금속층(213), 제1 시드층(211) 및 제1 전해도금층(212)을 포함하는 제1 배선층(210), 제1 절연층(110)을 관통하며, 제1 배선층(210)과 연결되는 제1 비아층(310), 상기 제1 절연층(110) 상에 배치되며, 복수의 절연층, 복수의 배선층 및 복수의 비아층을 포함하는 빌드업 구조체, 상기 빌드업 구조체 상에 배치되며, 최외층의 배선층의 적어도 일부를 노출시키도록 배치되는 솔더레지스트층(400)을 더 포함할 수 있다.
한편, 상기 빌드업 구조체는, 제1 절연층(110) 상에 배치되며 상기 제1 배선층(210)을 덮는 제2 절연층(120), 상기 제2 절연층(120) 상에 배치되며, 제2 시드층(221) 및 제2 전해도금층(222)을 포함하는 제2 배선층, 상기 제2 절연층(120)을 관통하며 상기 제2 배선층(220)과 상기 제1 배선층(210)을 연결하는 제2 비아층(320), 상기 제2 절연층(120) 상에 배치되며 상기 제2 배선층(220)을 덮는 제3 절연층(130), 상기 제3 절연층(130) 상에 배치되며 제3 시드층(231) 및 제3 전해도금층(232)을 포함하는 제3 배선층(230), 상기 제3 절연층(130)을 관통하며, 상기 제3 배선층(230)과 상기 제2 배선층(220)을 연결하는 제3 비아층(330), 상기 제3 절연층(130) 상에 배치되며 상기 제3 배선층(230)을 덮는 제4 절연층(140), 상기 제4 절연층(140) 상에 배치되며, 제4 시드층(241) 및 제4 전해도금층(242)을 포함하는 제4 배선층(240), 상기 제4 절연층(140)을 관통하며, 상기 제4 배선층(240) 및 상기 제3 배선층(230)을 연결하는 제4 비아층(340)을 포함할 수 있다.
예를 들면, 일례에 따른 인쇄회로기판(100A)은, 후술하는 공정에서와 같이, 적어도 일부가 제1 절연층(110)의 타면으로부터 돌출된 금속 범프(310)를 포함한다. 금속 범프(310)는, 제1 비아층(310)이 베이스기판(10)의 양면 가공 방법으로 형성된 이후, 주변의 절연재를 제거함으로써 형성될 수 있는 바, 모래시계 형상을 가질 수 있다. 다시 말해, 금속 범프(310)의 폭은, 인쇄회로기판(100A)의 적층 방향을 따라 변화할 수 있고, 구체적으로는, 인쇄회로기판(100A)의 적층 방향을 따라 감소하다가 다시 증가하도록 형성될 수 있다. 이렇게 금속 범프(310)를 베이스기판(10)의 양면 가공 방식으로 가공함으로써, 베이스기판(10)의 두께 조절로 원하는 높이의 금속 범프(310)의 제작이 가능하다. 또한, 기판 제조 공정 중 솔더 볼을 별도로 배치하는 솔더 범프(Solder bump) 공정이 삭제될 수 있어, 공정의 간소화가 가능하다. 또한, 금속 범프(310)를 이용함에 따라, 솔더레지스트의 미세한 개구부 형성에 따른 솔더레지스트 미현상 불량, 솔더레지스트 편심에 의한 불량을 방지할 수 있다.
이하에서는, 도면을 참조하여 일례에 따른 전자부품 내장기판(100A)의 구성요소에 대하여 보다 자세히 설명한다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
제1 절연층(110) 상에는 빌드업 구조체(111)가 적층될 수 있다. 빌드업 구조체(111)는 인쇄회로기판(100A)에 다양한 배선 경로를 제공할 수 있다. 빌드업 구조체(111)는 제1 절연층(110)의 상면 상에 배치될 수 있다. 빌드업 구조체(111)는 복수의 절연층(120, 130, 140)과 복수의 배선층(220, 230, 240)과 복수의 비아층(320, 330, 340)을 포함한다.
제1 절연층(110)의 두께는, 빌드업 구조체(111)의 제2 내지 제4 절연층(120, 130, 140) 각각의 두께보다 더 얇을 수 있으며, 이는, 후술하는 공정에서와 같이 제1 절연층(110)이 절연재(11)를 블라스트 공정에 의해 제거함으로써 형성되기 때문이다. 후술할 베이스기판(10)의 절연재(11)는 인쇄회로기판(100A)의 제조 공정 도중에 인쇄회로기판(100A)의 지지기판으로서 기능할 수 있다. 또한, 제1 절연층(110)은 일면과 일면과 반대측 면인 타면을 포함할 수 있다. 제1 절연층(110)의 일면에는 제1 배선층(110)이 배치되며, 제1 절연층(110)의 타면에는 후술할 블라스트 공정이 수행되므로, 제1 절연층(110)의 타면의 조도는 제1 절연층(110)의 일면의 조도보다 높을 수 있다.
제1 절연층(110)의 재료로는 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지를 이용할 수 있다. 또한, 이들 수지에 실리카 등의 무기필러와 유리섬유 등의 보강재가 포함된 것을 이용할 수도 있다. 예를 들면, 프리프레그(prepreg)가 이용될 수 있으나, 이에 한정되는 것은 아니다.
제1 배선층(210)은, 제1 절연층(110)의 일면 상에 배치될 수 있다. 제1 배선층(210)은 금속층(213), 금속층(213) 상에 배치되는 제1 시드층(211) 및 제1 시드층(211) 상에 배치되는 제1 전해도금층(212)을 포함할 수 있다. 경우에 따라, 베이스기판(10)이 동박(12)을 포함하지 않는 절연재(11)로 구성될 경우, 상기 제1 배선층(210)의 상기 금속층(213)은 생략될 수 있으며, 이 경우 제1 시드층(211) 및 제1 시드층(211) 상에 배치되는 제1 전해도금층(212)을 포함할 수 있다.
제1 배선층(210)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 제1 배선층(210)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 제1 배선층(210)은 AP(Additive Process), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 제2 내지 제4 절연층(120, 130, 140)으로 RCC(Resin Coated Copper)를 이용하는 경우, 최하측에 동박 등의 금속박을 더 포함할 수 있으며, 필요에 따라서는 금속박의 표면에 형성된 프라이머 수지를 더 포함할 수도 있다.
범프(310)는, 제1 배선층(210)과 일체로 연결되며, 제1 층(311) 및 제2 층(312)을 포함할 수 있다. 이 때, 제1 층(311)이 제2 층(312)의 측면에 배치되어, 제2 층(312)을 둘러싸는 구조를 가질 수 있다. 범프(310)는, 도 3에 개시된 바와 같이, 일 방향을 따라 폭이 변화하는 형상을 가질 수 있으며, 여기서 일 방향이란 인쇄회로기판(100A)의 빌드업 방향, 적층 방향 또는 두께 방향과 같은 방향이다.
일례에 따른 인쇄회로기판(100A)에서, 범프(310)는 상기 일 방향을 따라 폭, 직경 또는 단면적이 변화할 수 있으며, 구체적으로, 범프(310)는 일 방향을 따라 폭, 직경 또는 단면적이 감소하다 증가하는 구조를 가질 수 있다.
또한, 범프(310)는, 인쇄회로기판(100A)의 복수의 절연층 내에 적어도 일부가 매립되고, 적어도 일부는 돌출되는 구조를 가질 수 있다. 구체적으로, 범프(310)는, 제1 절연층(110)의 타면으로부터 적어도 일부가 돌출되는 구조를 가진다. 이를 통하여, 범프(310)는 외부 구성과 인쇄회로기판(100A)를 연결시키는 기능을 할 수 있다. 또한, 범프(310)의 다른 적어도 일부 영역은, 제1 절연층(110) 내에 배치될 수 있다. 도 3을 참조하면, 범프(310)의 적어도 일부는, 제1 절연층(110)을 관통하도록 배치될 수 있다.
구체적인 범프(310)의 형상에 관하여, 상기 범프(310) 중 상기 제1 절연층(110)의 타면으로부터 돌출된 영역은, 제1 및 제2 영역(310-1, 310-2)을 포함할 수 있다. 상술한 바와 같이, 범프(310)는, 일 방향을 따라 폭이 감소하다 증가하는 구조를 가질 수 있다. 그에 따라 범프(310)의 폭이 가장 작은 영역을 기준으로, 상부에 배치된 제1 영역(310-1) 및 하부에 배치된 제2 영역(310-2)을 각각 포함할 수 있다. 후술할 범프(310)의 형성 과정에서 절연재(11)의 일부 영역만을 제거하므로, 제1 절연층(110)의 적어도 일부는 제1 배선층(210)의 하부에 잔존할 수 있다. 따라서, 상술한 범프(310)의 제1 영역(310-1)의 두께는, 제2 영역(310-2)의 두께보다 작을 수 있다. 달리 말해, 제1 영역(310-1)의 높이는, 제2 영역(310-2)의 높이보다 낮을 수 있다. 결과적으로, 상기 범프(310) 중 상기 제1 절연층(110)의 타면으로부터 돌출된 영역은 폭이 가장 작은 영역을 기준으로 상/하부가 비대칭의 구조를 가질 수 있다.
본 발명에 따른 인쇄회로기판(100A)에 있어서, 범프(310) 제조 시 별도의 드라이필름(Dry Film Resist)을 이용한 제조 공정을 생략할 수 있다. 범프(310)는 후술할 제1 비아층(310')을 형성하는 공정을 통해 배치될 수 있으며, 제1 비아층(310')의 주변의 절연재(11)를 제거함으로써 범프(310)의 구조가 완성될 수 있다. 따라서, 제1 비아층(310')과 범프(310)는, 동일한 구성을 나타내는 의미로 사용될 수 있으며, 본 발명에 따른 상세한 설명에서, 혼용되어 사용될 수도 있다.
범프(310)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 범프(310)는 각각 비아홀이 금속물질로 완전히 충전되는 방식으로 형성된 것일 수 있다. 범프(310)도 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 무전해 도금층으로서 시드층인 제1 층(311)과 이러한 시드층을 기초로 형성되는 제2 층(322)을 포함할 수 있다.
빌드업 구조체(111)의 제2 내지 제4 절연층(120, 130, 140)은, 상기 제1 절연층(110)과 동일한 재료로 구성될 수 있으나, 그렇지 않을 수도 있다. 구체적으로, 제2 내지 제4 절연층(120, 130, 140)의 재료로는 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지를 이용할 수 있다. 또한, 이들 수지에 실리카 등의 무기필러와 유리섬유 등의 보강재가 포함된 것을 이용할 수도 있다. 예를 들면, 프리프레그(prepreg)가 이용될 수 있으나, 이에 한정되는 것은 아니다. 한편, 도 3을 참조하면, 현재 빌드업 구조체(111)는 제2 내지 제4 절연층(120, 130, 140)의 3층의 절연층을 포함하는 구조를 개시하나, 이보다 많은 수의 절연층이 빌드업 될 수도 있고, 또는 이보다 적은 수의 절연층을 포함할 수도 있다. 상기 빌드업 구조체(111)는, 제1 절연층(110)의 일면 상에 배치되며, 그 중 최하층의 제2 절연층(120)은 제1 배선층(210)을 덮도록 배치될 수 있다. 또한, 순차적으로 제2 절연층(120) 상에 제3 및 제4 절연층(130, 140)이 배치될 수 있다. 일례에 따른 인쇄회로기판(100A)에서, 빌드업 구조체의 복수의 절연층 각각은, 제1 절연층(110)보다 두꺼운 두께를 가질 수 있다.
빌드업 구조체(111)의 제2 내지 제4 배선층(220, 230, 240)은, 빌드업 구조체(111)의 제2 내지 제4 절연층(120, 130, 140) 상에 또는 그 사이에 배치될 수 있다. 제2 내지 제4 배선층(220, 230, 240) 각각은, 제2 내지 제4 시드층(221, 231, 241)과 제2 내지 제4 전해도금층(222, 232, 242)을 각각 포함할 수 있다. 제2 내지 제4 배선층(220, 230, 240)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 제1 배선층(210)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 제1 배선층(210)은 AP(Additive Process), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 한편, 도 3을 참조하면, 현재 빌드업 구조체(111)는 제2 내지 제4 배선층(220, 230, 240)의 3층의 배선층을 포함하는 구조를 개시하나, 이보다 많은 수의 배선층이 빌드업 될 수도 있고, 또는 이보다 적은 수의 배선층을 포함할 수도 있다.
빌드업 구조체(111)가 포함하는 복수의 배선층 중 최외층에 배치된 배선층의 경우 최외층에 배치된 솔더레지스트층(400)의 개구부에 의해 적어도 일부가 노출될 수 있다. 따라서, 외부의 다른 구성과의 접속을 위한 패드로서 기능할 수 있으며, 표면에 금도금 또는 표면처리층이 배치될 수 있다. 한편, 표면에 솔더링 공정을 통한 솔더 볼 또는 범프 등의 연결금속이 배치될 수 있다.
솔더레지스트층(400)은, 상술한 빌드업 구조체(111) 상에 배치되며, 최외층에 위치한 배선층(도 3에서는 제4 배선층(240))을 커버하여 보호하는 층이다. 솔더레지스트층(400)에는 개구가 형성되어 최외층 배선층(예를 들어, 제4 회로층(240))의 일부를 노출시킬 수 있다. 최외층 배선층 중 솔더레지스트층(400)에 의해 노출된 영역은 패드로 기능하며, 외부 기판 또는 외부 디바이스와 연결될 수 있다.
솔더레지스트층(400)은 감광성 물질을 포함할 수 있다. 솔더레지스트층(400)은 광경화성 수지를 포함할 수 있다. 이 경우, 솔더레지스트층(400)의 개구는 포토리소그래피 공정에 의해 형성될 수 있다.
빌드업 구조체(111)의 제2 내지 제4 비아층(320, 330, 340)은, 제2 내지 제4 절연층(120, 130, 140) 각각의 적어도 일부를 관통하도록 배치될 수 있다. 구체적으로, 제2 비아층(320)은 제2 절연층(120)을 관통하며 제1 및 제2 배선층(210, 220)을 연결할 수 있고, 제3 비아층(330)은 제3 절연층(130)을 관통하며 제2 및 제3 배선층(220, 230)을 연결할 수 있으며, 제4 비아층(340)은 제4 절연층(140)을 관통하며 제3 및 제4 배선층(230, 240)을 연결할 수 있다. 도 3을 참조하면, 빌드업 구조체(111)는 제2 내지 제4 비아층(320, 330, 340)을 포함하여, 3층의 비아층을 포함하는 구조를 개시하나, 이보다 더 많은 복수의 비아층을 더 포함할 수도 있고, 이보다 더 적은 비아층을 포함할 수도 있다.
도시되지는 않았지만, 이와 같이 솔더레지스트층(400)에 의해 노출된 최외층의 배선층은 외부와의 접속을 위한 패드로서 기능할 수 있고, 상기 패드 상에는 연결부재로서 솔더 볼, 범프 등이 추가적으로 배치되어 외부 다른 구성과의 전기적인 연결이 가능할 수 있다.
또한, 도시하지는 않았지만, 일례에 따른 인쇄회로기판(100A)은, 금속 범프(310) 상에 배치되어, 금속 범프(310)와 전기적으로 연결되는 전자부품을 더 포함할 수 있다. 전자부품은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit) 다이일 수 있다. 예를 들면, 전자부품은 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 필드 프로그램어블 게이트 어레이(FPGA), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 프로세서칩, 구체적으로는 어플리케이션 프로세서(AP: Application Processor)일 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 기타 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리나, 아날로그-디지털 컨버터, 또는 ASIC(application-specific IC) 등의 로직 등일 수도 있다. 필요에 따라서는, 전자부품은 칩 형태의 수동부품, 예를 들면, 칩 형태의 인덕터나 칩 형태의 커패시터 등일 수도 있다. 전자부품은 접속패드가 배치된 면이 상부를 향하도록, 그리고 그 반대측 면이 하부를 향하도록 배치될 수 있다. 전자부품의 접속패드는 구리(Cu), 알루미늄(Al) 등의 금속물질을 포함할 수 있으며, 금속 범프(310)와 연결될 수 있다.
도 4 내지 도 10은 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정 단면도들이다.
도 4를 참조하면, 먼저 적어도 일면에 동박(12)이 배치된 베이스기판(10)을 준비한다. 상기 베이스기판(10)은 절연재(11)와 동박(12)을 포함하는 동박적층판(Copper Clad Laminate)일 수 있으나, 이에 한정되는 것은 아니고, 절연재(11)만으로 구성될 수도 있다. 다음으로, 베이스기판(10)을 관통하는 비아홀(310H)이 가공될 수 있다. 상기 비아홀(310H)은, 베이스기판(10)의 양면 가공방식(Double Side Laser Drill, DSLD)을 통해 가공될 수 있다. 따라서, 비아홀(310H)은 베이스기판(10)의 일면에서 타면으로 갈수록 상기 베이스기판(10)의 두께 방향을 따라 비아홀(310H)의 폭이 감소하다 증가하는 형상 또는 모래시계 형상을 가질 수 있다.
또한, 경우에 따라 상기 비아홀(310H)은, 양면 가공이 아닌 일면 가공 방식에 의하여 가공될 수 있으며, 이 경우 베이스기판(10)의 일면 또는 타면으로부터 그 반대측 면까지 가공될 수 있다. 일면 가공에 의할 경우, 비아홀(310H)의 형상은, 테이퍼(Tapered)진 형상을 가질 수 있으며, 이에 따라 일 방향에서 타 방향으로, 또는 타 방향에서 일 방향으로 갈수록 폭이 감소하거나 증가하는 형상을 가질 수도 있다.
비아홀의 가공 방식에 있어서, 통상의 비아홀 가공방식이 이용될 수 있다. 예를 들면, CO2 레이저, YAG 레이저 등을 이용한 레이저 가공방식이 이용될 수 있으나 이에 제한되는 것은 아니다.
도 6을 참조하면, 상기 비아홀(310H)이 가공된 베이스기판(10)에, 무전해도금 공정 또는 화학동도금 공정을 통해 시드층(13)이 형성될 수 있다. 상기 시드층(13)은, 베이스기판(10)의 일면 및 타면과 비아홀(310H)의 내벽에 연장되어 배치될 수 있다.
도 7을 참조하면, 무전해도금층(13) 상에 전해도금을 이용하여, 전해도금층(14)이 배치될 수 있다. 전해도금을 통해, 비아홀(310H)의 내벽이 전해도금층(14)으로 충진될 수 있고, 이 때 충진된 전해도금층(14)은 상술한 비아홀(310H)의 형상에 따라 다양한 형상을 가질 수 있다.
도 8을 참조하면, 패터닝 공정을 통하여, 베이스기판(10)의 일면에 배치된 동박(12), 무전해도금층(13) 및 전해도금층(14)이 패터닝되어, 제1 배선층(210)이 형성될 수 있다. 제1 배선층(210)은 상술한 바와 같이 패터닝된 금속층(213), 금속층(213) 상부에 배치된 제1 시드층(211) 및 제1 시드층(211) 상에 배치된 제1 전해도금층(212)을 포함할 수 있으며, 상기 패터닝 공정은, 통상의 패터닝 공정이라면 제한되지 않고 적용될 수 있다. 패터닝 공정의 일례로, 감광성 레지스트(Photosensitive Resist)를 이용하여 노광/현상 공정을 통해 패터닝 공정이 수행될 수 있다.
도 9를 참조하면, 에칭(Etching) 또는 블라스트(Blast) 공정을 통해, 베이스기판(10)의 타면측에 배치된 시드층(13) 및 전해도금층(14)이 제거되어, 제1 비아층(310')이 형성될 수 있다. 제1 비아층(310')은, 시드층과 전해도금층으로 구성되는 복수의 도금층(311', 312')을 포함할 수 있다. 한편, 에칭 공정은 통상의 에칭 공정으로서 습식 또는 건식 에칭이 제한되지 않고 이용될 수 있다.
도 10을 참조하면, 베이스기판(10) 상에 빌드업 구조체(111)가 더 배치될 수 있다. 빌드업 구조체(111)는 베이스기판(10)의 일면 상에 적층될 수 있으며, 제2 내지 제4 절연층(120, 130, 140)과 제2 내지 제4 배선층(220, 230, 240)과 제2 내지 제4 비아층(320, 330, 340)을 포함할 수 있다. 빌드업 구조체(111)의 제2 절연층(120)은, 상기 제1 배선층(210)의 상면과 측면 각각을 덮으며 배치될 수 있다.
이후, 도 11을 참조하면, 블라스트 공정을 통해, 절연재(11)의 일부가 제거될 수 있다. 블라스트 공정의 경우, 베이스기판(10)의 타면 측에 수행될 수 있으며, 이를 통해 레진(Resin)을 포함하는 절연재(11)가 제거되어, 남은 절연재(11)는 본 발명에 따른 인쇄회로기판(100A)의 제1 절연층(110)이 될 수 있다. 블라스트 공정 도중에 절연재(11)가 제거됨에 따라서, 제1 비아층(310')은, 측면의 적어도 일부가 노출될 수 있고, 제1 절연층(110)의 하면으로부터 돌출된 제1 비아층(310')은, 범프(310)가 될 수 있다. 상술한 블라스트 공정의 제어를 위하여, 본 발명에 따른 인쇄회로기판(100A)은 스타퍼(Stopper)층을 추가적으로 구비할 수도 있으나, 필수적인 구성은 아니고, 생략할 수도 있다.
상기 범프(310)은, 상술한 무전해도금 및 전해도금공정을 통하여, 제1 및 제2 층(311, 312)를 포함할 수 있으며, 제1 층(311)이 제2 층(312)의 측면을 둘러싸는 구조를 가질 수 있다.
한편, 상기 블라스트 공정에 의하여, 제1 절연층(110)의 타면 및 범프(310)의 하면 각각에는, 큰 조도가 형성될 수 있다. 예를 들면, 제1 절연층(110)은, 일면의 조도보다 타면의 조도가 상대적으로 더 클 수 있다. 또한, 예를 들면, 범프(310)의 하면의 조도가 범프(310)의 측면의 조도보다 상대적으로 더 클 수 있다.
또한, 블라스트 공정을 통해 돌출된 범프(310)는, 폭이 최소값을 갖는 횡단면을 기준으로, 제1 영역(310-1) 및 제2 영역(310-2)으로 구분될 수 있다. 제1 영역(310-1)은, 구분된 영역 중 제1 절연층(110)과 상대적으로 인접한 영역을 의미하며, 이 때, 제1 영역(310-1)의 두께 또는 높이는 제2 영역(310-2)의 두께 또는 높이보다 클 수 있다. 결과적으로, 제1 절연층(110)의 타면으로부터 돌출된 범프(310)는, 폭이 최소값을 갖는 횡단면을 기준으로 비대칭적인 구조를 가질 수 있다.
상술한 인쇄회로기판(100A)의 제조방법을 통하여, 본 발명의 경우 베이스기판(10)의 두께 조절을 통해 범프(310)의 높이 제어가 가능하다. 또한, 별도의 솔더링(Soldering) 공정 또는 범프(Bumping) 공정을 생략할 수 있다는 점에서 공정의 간소화 및 생산성 향상 측면의 효과가 있따. 도한, 미세 단위의 솔더 레지스트 오픈에 따른 솔더레지스트 미현상 불량, 솔더레지스트 편심에 의한 불량 문제를 미연에 방지할 수 있다.
도 12는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
본 발명의 다른 일례에 따른 인쇄회로기판(100B)의 구조가 도시된다. 다른 일례에 따른 인쇄회로기판(100B)의 경우, 상술한 일례에 따른 인쇄회로기판(100A)에 비하여, 제1 절연층(110)의 타면으로부터 돌출된 범프(310)의 형상이 다를 수 있다. 따라서, 이하 설명에서는, 일례에 따른 인쇄회로기판(100A)과 상이한 구조를 위주로 설명하되, 중복되는 구성에 관하여는, 상술한 일례에 따른 인쇄회로기판(100A)에 대한 설명이 동일하게 적용될 수 있다.
도 12를 참조하면, 다른 일례에 따른 인쇄회로기판(100B)의 경우, 제1 절연층(110) 의 타면으로부터 돌출된 범프(310)는, 테이퍼진(Tapered) 형상을 가질 수 있다. 따라서, 범프(310) 전체의 형상은 비대칭의 모래시계 형상을 가지더라도, 제1 절연층(110)의 타면으로부터 돌출된 영역은, 일 방향으로 갈수록 폭이 감소하는 테이퍼진 형상을 가질 수 있다.
도 12의 다른 일례에 따른 인쇄회로기판(100B)의 구조는, 일례에 따른 인쇄회로기판(100A)에 적용되는 블라스트 공정의 제어를 통하여 도출될 수 있으며, 상술한 블라스트 공정의 제어를 위하여, 본 발명에 따른 인쇄회로기판(100A)은 스타퍼(Stopper)층을 추가적으로 구비할 수도 있으나, 필수적인 구성은 아니고, 생략할 수도 있다.
본 개시에서 측부, 측면 등의 표현은 편의상 도면을 기준으로 좌/우 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 도면을 기준으로 위 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 아래 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
베이스기판: 10
절연재: 11
동박:12
인쇄회로기판: 100A, 100B
제1 내지 제4 절연층: 110, 120, 130, 140
제1 내지 제4 배선층: 210, 220, 230, 240
제1 내지 제4 비아층: 310', 320, 330, 340
범프: 310
솔더레지스트: 400

Claims (16)

  1. 제1 절연층;
    상기 제1 절연층의 일면 상에 배치된 제1 배선층; 및
    상기 제1 절연층 내에 적어도 일부가 배치되어, 상기 제1 배선층과 전기적으로 연결되는 범프; 를 포함하며,
    상기 범프는 상기 제1 절연층의 일면의 반대측 면인 타면으로부터 적어도 일부가 돌출되는, 인쇄회로기판.
  2. 제1 항에 있어서,
    상기 범프는 상기 제1 절연층을 관통하는, 인쇄회로기판.
  3. 제1 항에 있어서,
    상기 범프의 폭은 일 방향을 따라 변화하는, 인쇄회로기판.
  4. 제3 항에 있어서,
    상기 범프의 폭은 상기 일 방향을 따라 감소하다 증가하는, 인쇄회로기판.
  5. 제4 항에 있어서,
    상기 제1 배선층과 상기 범프는 일체로 형성되는, 인쇄회로기판.
  6. 제4 항에 있어서,
    상기 범프 중 상기 제1 절연층의 타면으로부터 돌출된 영역은,
    상기 범프의 폭이 가장 작은 횡단면을 기준으로 구분되는 제1 및 제2 영역을 포함하고,
    상기 제1 영역의 두께는 상기 제2 영역의 두께보다 작은, 인쇄회로기판.
  7. 제4 항에 있어서,
    상기 범프 중 상기 제1 절연층의 타면으로부터 돌출된 영역은 테이퍼진 형상을 갖는, 인쇄회로기판.
  8. 제4 항에 있어서,
    상기 범프는, 하면의 조도가 측면의 조도보다 상대적으로 큰, 인쇄회로기판.
  9. 제4 항에 있어서,
    상기 제1 절연층의 일면 상에 배치되며, 복수의 빌드업 절연층과 복수의 빌드업 배선층과 복수의 비아층을 포함하는 빌드업 구조체; 를 더 포함하는, 인쇄회로기판.
  10. 제9 항에 있어서,
    상기 빌드업 구조체 상에 배치되는 솔더레지스트층; 을 더 포함하는 인쇄회로기판.
  11. 복수의 절연층 상에 또는 사이에 배치되는 복수의 배선층;
    상기 복수의 배선층을 전기적으로 연결하는 복수의 비아층; 및
    상기 복수의 배선층 중 적어도 하나와 일체로 연결되는 범프; 를 포함하며,
    상기 범프는 제1 층 및 상기 제1 층의 측면 상에 배치되어 상기 제1 층을 둘러싸는 제2 층을 포함하는, 인쇄회로기판.
  12. 제11 항에 있어서,
    상기 범프는, 상기 복수의 절연층 중 적어도 하나의 내부에 배치되는 영역과 상기 복수의 절연층 중 적어도 하나로부터 돌출되는 영역을 포함하는, 인쇄회로기판.
  13. 제11 항에 있어서,
    상기 복수의 배선층 중 상기 범프와 일체로 연결되는 배선층은,
    금속층, 상기 금속층 상에 배치되는 시드층 및 상기 시드층 상에 배치되는 전해도금층을 포함하는, 인쇄회로기판.
  14. 제11 항에 있어서,
    상기 범프의 폭은, 상기 복수의 절연층의 적층 방향을 따라 변화하는, 인쇄회로기판.
  15. 제14 항에 있어서,
    상기 범프의 폭은 상기 복수의 절연층의 적층 방향을 따라 감소하다 증가하는, 인쇄회로기판.
  16. 제12 항에 있어서,
    상기 범프가 상기 복수의 절연층 중 적어도 하나로부터 돌출되는 영역은, 테이퍼진 형상을 갖는, 인쇄회로기판.

KR1020200157485A 2020-11-23 2020-11-23 인쇄회로기판 KR20220070684A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200157485A KR20220070684A (ko) 2020-11-23 2020-11-23 인쇄회로기판
US17/180,101 US11552009B2 (en) 2020-11-23 2021-02-19 Printed circuit board
CN202110590862.4A CN114531776A (zh) 2020-11-23 2021-05-28 印刷电路板以及印刷电路板安装组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200157485A KR20220070684A (ko) 2020-11-23 2020-11-23 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20220070684A true KR20220070684A (ko) 2022-05-31

Family

ID=81619034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200157485A KR20220070684A (ko) 2020-11-23 2020-11-23 인쇄회로기판

Country Status (3)

Country Link
US (1) US11552009B2 (ko)
KR (1) KR20220070684A (ko)
CN (1) CN114531776A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751554B (zh) * 2020-05-12 2022-01-01 台灣愛司帝科技股份有限公司 影像顯示器及其拼接式電路承載與控制模組

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431832B2 (en) * 2007-11-28 2013-04-30 Kyocera Corporation Circuit board, mounting structure, and method for manufacturing circuit board
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
JP6210777B2 (ja) * 2013-07-26 2017-10-11 新光電気工業株式会社 バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
JP2015072983A (ja) 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP2015072984A (ja) 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
KR102159547B1 (ko) 2014-03-13 2020-09-24 엘지이노텍 주식회사 패키지 기판 및 그의 제조 방법
KR102212827B1 (ko) * 2014-06-30 2021-02-08 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP2016171190A (ja) * 2015-03-12 2016-09-23 イビデン株式会社 パッケージ−オン−パッケージ用プリント配線板
TWI693872B (zh) * 2018-10-29 2020-05-11 欣興電子股份有限公司 電路板製造方法
KR102597994B1 (ko) * 2018-12-06 2023-11-06 삼성전자주식회사 배선 구조체 및 이의 형성 방법

Also Published As

Publication number Publication date
CN114531776A (zh) 2022-05-24
US11552009B2 (en) 2023-01-10
US20220165649A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
KR20210026758A (ko) 패키지 기판
JP2022095515A (ja) 連結構造体内蔵基板
US20230245989A1 (en) Printed circuit board and electronic component package including the same
KR20220070684A (ko) 인쇄회로기판
KR20220065550A (ko) 연결구조체 내장기판
KR20220020018A (ko) 부품 패키지 및 이에 이용되는 인쇄회로기판
KR20220005236A (ko) 전자부품 내장기판
KR20220062913A (ko) 브리지 내장기판
KR20220015573A (ko) 인쇄회로기판 및 그 제조방법
KR20220146907A (ko) 인쇄회로기판
KR20220053310A (ko) 인쇄회로기판
KR20220001634A (ko) 인쇄회로기판
KR20220033234A (ko) 인쇄회로기판 및 전자부품 내장기판
KR20210077373A (ko) 전자부품　내장기판
KR20230026101A (ko) 인쇄회로기판
KR20220136869A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
US12022613B2 (en) Printed circuit board
KR20220042603A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
US11895771B2 (en) Printed circuit board
US20230030484A1 (en) Printed circuit board
KR20210123817A (ko) 인쇄회로기판
KR20230094663A (ko) 인쇄회로기판 및 그 제조방법
KR20230003864A (ko) 연결구조체 내장기판
KR20220151431A (ko) 인쇄회로기판
KR20230105167A (ko) 인쇄회로기판 및 전자부품 패키지