KR20230105167A - 인쇄회로기판 및 전자부품 패키지 - Google Patents

인쇄회로기판 및 전자부품 패키지 Download PDF

Info

Publication number
KR20230105167A
KR20230105167A KR1020220000391A KR20220000391A KR20230105167A KR 20230105167 A KR20230105167 A KR 20230105167A KR 1020220000391 A KR1020220000391 A KR 1020220000391A KR 20220000391 A KR20220000391 A KR 20220000391A KR 20230105167 A KR20230105167 A KR 20230105167A
Authority
KR
South Korea
Prior art keywords
wiring pattern
insulating layer
layer
outermost
printed circuit
Prior art date
Application number
KR1020220000391A
Other languages
English (en)
Inventor
홍석창
이용덕
김상훈
김기곤
최우정
신철민
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020220000391A priority Critical patent/KR20230105167A/ko
Priority to US17/743,775 priority patent/US20230215794A1/en
Priority to CN202210877082.2A priority patent/CN116437565A/zh
Publication of KR20230105167A publication Critical patent/KR20230105167A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시의 일 실시예에 따른 인쇄회로기판은 복수의 절연층과 복수의 배선패턴이 반복 적층되는 기판층; 상기 절연층의 상면과 하면에 형성되는 상기 배선패턴을 연결하는 도체 비아층; 상기 기판층의 최외부에 배치되는 최외부 절연층, 상기 최외부 절연층에 배치되는 제1 배선패턴을 포함하는 최상부 기판층; 및 상기 제1 배선패턴의 상면에 적층되며, 상기 제1 배선패턴보다 더 짧은 길이를 가지는 범퍼패드;를 포함할 수 있다.

Description

인쇄회로기판 및 전자부품 패키지{PRINTED CIRCUIT BOARDAND AND ELECTRONIC COMPONENT PACKAGE}
본 개시는 인쇄회로기판 및 그 제조방법에 관한 것이다.
모바일 등의 소형 단말 전자제품의 소형화 및 고기능화가 급속히 진행되고 있어, 박형 및 고기능의 AP(Access Point) 칩, CPU 등 비메모리 반도체 칩은 지속적으로 노드의 피치를 축소하고 고집적화 개발을 추구하고 있다.
이와 같은 반도체 칩이 실장되는 미소 피치로 고밀집 배치되는 범퍼패드를 구비하는 인쇄회로기판을 제조할 때에는 범퍼패드의 피치를 축소하면 칩을 실장할 때 심각한 솔더 브리지 쇼트가 야기되는 문제점이 있다. 또한, 솔더링하는 경우 범퍼패드가 크랙이 일어나는 문제가 발생한다.
또한, 범퍼패드의 피치 축소에 따라 솔더링 시 반도체 칩의 노드로 위킹되는 경우 더 심각한 불량이 야기될 수 있다.
본 개시의 여러 목적 중 하나는, 미소 피치로 고밀집 배치되는 범퍼패드를 구비함에도 칩 실장시 야기되는 문제점을 해결하는 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 하나는, 미소 피치로 고밀집 배치되는 범퍼패드가 적용된 인쇄회로기판에 안정적으로 노드의 피치가 축소된 반도체 칩이 실장된 전자부품 패키지를 제공하는 것이다.
본 개시의 일 실시예에 따른 인쇄회로기판은 복수의 절연층과 복수의 배선패턴이 반복 적층되는 기판층; 상기 절연층의 상면과 하면에 형성되는 상기 배선패턴을 연결하는 도체 비아층; 상기 기판층의 최외부에 배치되는 최외부 절연층, 상기 최외부 절연층에 배치되는 제1 배선패턴을 포함하는 최상부 기판층; 및 상기 제1 배선패턴의 상면에 적층되며, 상기 제1 배선패턴보다 더 짧은 길이를 가지는 범퍼패드;를 포함할 수 있다.
본 개시의 다른 일 실시예에 따른 인쇄회로기판은 복수의 절연층과 복수의 배선패턴이 반복 적층되는 기판층; 상기 절연층의 상면과 하면에 형성되는 상기 배선패턴을 연결하는 도체 비아층; 상기 기판층 중 최외부에 배치되는 최외부 절연층 및 상기 최외부 절연층에 배치되는 제1 배선패턴을 포함하는 최상부 기판층; 상기 제1 배선패턴의 상면에 적층되며, 상기 제1 배선패턴보다 짧은 길이를 가지는 범퍼패드; 및 상기 범퍼패드를 노출시키는 홀이 형성된 솔더 레지스트층;을 포함하며, 상기 제1 배선패턴의 상면은 상기 최외부 절연층의 상면보다 낮고, 상기 최외부 절연층은 상기 제1 배선패턴의 상면 위로 돌출되는 솔더 댐이 형성되고, 상기 솔더 댐의 측면과 상기 범퍼패드의 측면 사이에 공간이 형성될 수 있다.
또한, 본 개시의 다른 일 실시예에 따른 복수의 절연층과 복수의 배선패턴이 반복 적층되는 기판층; 상기 절연층의 상면과 하면에 형성되는 상기 배선패턴을 연결하는 도체 비아층; 상기 기판층 중 최외부에 배치되는 최외부 절연층, 상기 최외부 절연층에 배치되는 제1 배선패턴을 포함하는 최상부 기판층; 상기 제1 배선패턴의 상면에 적층되며, 상기 제1 배선패턴보다 더 짧은 길이를 가지는 범퍼패드; 및 상기 범퍼패드를 노출시키는 홀이 형성된 솔더 레지스트층;을 인쇄회로기판; 및 상기 범퍼패드에 솔더링 연결되는 반도체 칩;을 포함할 수 있다.
본 개시의 인쇄회로기판에 의하면, 미소 피치로 고밀집 배치되는 범퍼패드를 구비함에도 칩 실장 시 야기되는 솔더 브리지 쇼트나 패키징 공정 상의 워피지 등의 문제점을 개선할 수 있다.
본 개시의 인쇄회로기판에 의하면, 길이가 다른 외부 접속패드와 범퍼패드를 동시에 형성하는 등 공정상의 효율을 증대시킬 수 있다.
본 개시의 인쇄회로기판에 의하면, 기판 회로 미세화함에도 솔더링 성능이 향상되어 패키징 전체 성능을 향상시킬 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 본 개시의 일례에 따른 인쇄회로기판의 단면을 개략적으로 나타낸 단면도이다.
도 4는 도 3의 A를 확대하여 도시한 확대도이다.
도 5는 도 4의 B를 확대하여 도시한 확대도이다.
도 6는 도 4의 C를 확대하여 도시한 확대도이다.
도 7a 내지 도 7d는 도 3의 인쇄회로기판을 제조하기 위한 제조방법으로 캐리어와 분리 전의 인쇄회로기판을 제조하는 공정을 도시한 단면도이다.
도 8a 내지 도 8c는 도 3의 인쇄회로기판을 제조하기 위한 제조방법으로 캐리어와 분리 후의 인쇄회로기판을 제조하는 공정을 도시한 단면도이다.
도 9는 본 개시의 일례에 따른 전자부품 패키지의 개략 단면도이다.
이하, 첨부된 도면을 참조하여 본 개시의 바람직한 실시예들을 설명한다.
본 개시의 실시예들은 여러가지 다른 형태로 변경될 수 있으며, 당업계의 평균적인 지식을 가진 자에게 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소를 지칭한다.
본 개시에서, "연결"의 의미는 "직접 연결된 것"뿐만 아니라, 다른 구성을 통하여 "간접적으로 연결된 것"을 포함하는 개념이다. 또한, 경우에 따라 "전기적으로 연결된 것"을 모두 포함하는 개념이다.
본 개시에서, "제1", "제2" 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기 시스템
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이러한 칩 외에도 기타 다른 형태의 칩 관련부품이 포함될 수도 있다. 또한, 이들 칩 관련부품이 서로 조합될 수도 있다. 칩 관련부품(1020)은 상술한 칩을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 조합되어 패키지 형태로 제공될 수도 있다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 조합되어 패키지 형태로 제공될 수도 있다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140) 등이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 표면에 복수의 전자부품이 실장된 브리지 내장기판(1121)일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
인쇄회로기판
도 3은 본 개시의 일례에 따른 인쇄회로기판의 단면을 개략적으로 나타낸 단면도이며, 도 4는 도 3의 A를 확대하여 도시한 확대도이고, 도 5는 도 4의 B를 확대하여 도시한 확대도이고, 도 6는 도 4의 C를 확대하여 도시한 확대도이다.
도 3 내지 도 6을 참조하면, 본 개시의 일례에 따른 인쇄회로기판(1)은 기판층(10, 20, 30), 도체 비아층(15, 25, 35), 최상부 기판층(10), 외부 접속패드(60) 및 범퍼패드(62)를 포함한다.
기판층(10, 20, 30) 각각은 복수의 절연층(12, 22, 32)과 복수의 배선패턴(14, 24, 34)을 포함하며, 인쇄회로기판(1)은 복수의 절연층(12, 22, 32)과 복수의 배선패턴(14, 24, 34)이 반복 적층되어 구성된다.
도면 상에서 인쇄회로기판(1)을 상부에서 아래로, 제1 기판층(10), 제2 기판층(20), 제3 기판층(30)이라고 할 때, 제1 기판층(10) 상의 제1 절연층(12)의 상면의 제1 배선패턴(14)과 제1 절연층(12)의 하면의 제2 배선패턴(24)은 제1 절연층(12)을 관통하는 제1 도체 비아층(15)으로 연결된다.
이와 같은 방식으로, 제2 배선패턴(24)과 제3 배선패턴(34)이 제2 도체 비아층(25)으로 연결되며, 제3 배선패턴(34)과 최하부 외부 접속패드(44)는 제3 도체 비아층(35)으로 연결된다.
도 3의 실시예에서 절연층(12, 22, 32)과 배선패턴(14, 24, 34)이 3개의 층인 인쇄회로기판(1)을 도시하고 있으나, 인쇄회로기판(1)은 필요에 따라 더 다수의 층으로 빌드 업된 절연층과 배선패턴을 포함할 수 있다.
절연층(12, 22, 32)은 글래스 함유 절연재 또는 글래스 비함유 무기절연수지로 형성될 수 있다. 글래스 함유 절연재는 프리프레그(PPG)를 사용할 수 있으며, 글래스 비함유 무기절연수지로 ABF 필름을 사용할 수 있다. 절연재는 특별하게 한정되는 것이 아니다.
또한, 절연층(12, 22, 32)은 ABF(Ajinomoto Build-up Film) 및 폴리이미드(Polyimide) 중 적어도 하나를 포함하는 유기 절연층일 수 있으나, 이에 한정되는 것은 아니다.
배선패턴(14, 24, 34) 중 인쇄회로기판(1)의 최외층에 형성되어 외부에 노출되는 것을 접속패드로 명명할 수 있다. 접속패드는 외부의 반도체 칩이나 다른 기판에 접속할 수 있다.
배선패턴(14, 24, 34)은 전해도금, 화학도금 또는 스퍼터링의 방법으로 형성된 전도성 금속층으로, 이들 배선패턴(14, 24, 34)의 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금의 금속층일 수 있다.
복수 층의 도체 비아층(15, 25, 35)의 재료는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수 층의 도체 비아층(15, 25, 35)는 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 복수 층의 도체 비아층(15, 25, 35)의 배선비아는 각각 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 복수 층의 도체 비아층(15, 25, 35)는 테이퍼 형태를 가질 수 있으며, 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있다. 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 복수 층의 도체 비아층(15, 25, 35)의 수는 도면에 도시한 것 보다 많을 수 있고 더 적을 수 있다.
여기서, 기판층(10, 20, 30)의 최외부에 형성되는 제1 기판층(10)을 최상부 기판층이라고 할 때 최외부 절연층(12)에는 제1 배선패턴(14-1) 및 제2 배선패턴(14-2)이 배치된다. 제1 배선패턴(14-1)은 제2 배선패턴(14-2)과 이격되어 배치되며, 상기 제2 배선패턴(14-2)의 상면에는 외부 접속패드(60)가 적층되고 제1 배선패턴(14-1)의 상면에는 범퍼패드(62)가 적층된다. 외부 접속패드(60)의 길이(lp)는 범퍼패드(62)의 길이(lb)보다 길다.
범퍼패드(62)는 미소피치의 노드가 형성되는 반도체 칩이 실장되기 위한 외부 접속패드이며, 외부 접속패드(60)는 다른 외부의 인쇄회로기판이나 수동부품 등을 솔더링하여 연결하는 배선패턴이다.
범퍼패드(62) 간의 피치는 미소 피치로 이루어지며, 반도체 칩의 노드와 고밀집으로 상호 연결된다.
인쇄회로기판(1)의 최외층에는 외부 전자 부품과 접속시 솔더의 리플로우를 방지하기 위한 솔더 레지스트 층(52, 54)이 형성된다. 솔더 레지스트 층(52, 54)은 외부 접속패드(60) 및 범퍼패드(62)를 노출시키는 홀(55)을 포함한다
솔더 레지스트층(52, 54)은 감광성 재료 또는 열경화성 재료일 수 있으며, 스크린 인쇄법(screen printing method)에 의해 솔더 레지스트층을 형성한다. 이 경우, 솔더 레지스트(50)는, 예컨대, 필름 형상의 레지스트 재료를 적층(laminating) 또는 도포(coating)하는 방법에 의해 형성될 수 있다.
또한, 도 4 및 도 5를 참조하면, 제2 배선패턴(14-2)의 길이(l2)은 외부 접속패드(60)의 길이(lp)보다 짧다. 외부 접속패드(60)의 길이(lp)가 제2 배선패턴(14-2)보다 길기 때문에 표면 실장에 있어서 실장 강도가 증가할 수 있다. 또한, 제2 배선패턴(14-2)이 외부 접속패드가 되는 경우보다 다른 하나의 배선층, 즉 외부 접속패드(60)가 있는 경우 그 높이가 더 높아지기 때문에 솔더 볼의 높이를 더 높일 수 있고, 외부 접속패드(60)의 중앙부의 두께가 증가하여 접속패드의 금속 소모에 의한 솔더 볼 크랙 불량을 개선할 수 있다.
도 4 및 도 6을 참조하면, 미소피치를 가지도록 배치되는 범퍼패드(62)가 도시된다.
범퍼패드(62)의 길이(lb)는 제1 배선패턴(14-1)의 길이(l1)보다 짧다. 범퍼패드(62)의 상면은 상기 최외부 절연층(12)의 상면보다 높게 돌출된다. 그리고, 범퍼패드(62)가 커버하지 않는 제1 배선패턴(14-1)의 상면은 상기 최외부 절연층(12)의 상면보다 낮고, 최외부 절연층(12)은 제1 배선패턴(14-1)의 상면 위로 돌출되는 솔더 댐(12D)을 구비한다.
솔더 댐(12D)의 측면과 범퍼패드(62)의 측면 사이에 공간(80)이 형성되어 솔더링 시 솔더가 수용되어 범퍼패드(62) 사이의 솔더 브리지 쇼트를 효과적으로 방지될 수 있다. 솔더 댐(12D)의 측면과 범퍼패드(62)의 측면 사이에 공간(80)의 길이는 5㎛ 이상이 되는 것이 솔더 브리지 쇼트 방지에 효과적이다.
솔더 댐(12D)은 인쇄회로기판 제조하는 공정상에서 캐리어의 시드 금속박을 제거할 때 형성되는 것으로 그 깊이는 자연적으로 형성되며, 솔더 댐(12D)의 턱의 깊이는 1 내지 6㎛ 정도로 형성되는 것이 바람직하다.
일반적으로 범퍼패드(62) 사이의 피치가 90㎛ 이하인 경우 솔더링할 때 솔더링 불량에 대한 리스크가 높았지만, 본 개시 구조의 범퍼패드(62)는 솔더 브리딩(bleeding) 쇼트 방지에 효과적이다.
절연층(12)의 상면에서 절연층(12)의 상면 위로 돌출되는 범퍼패드(62)의 상면까지의 높이를 범퍼패드 돌출 높이(hb)로 정의할 때, 범퍼패드 돌출 높이(hb)가 7㎛ 이상이면 범퍼패드(62)의 금속 소모에 따른 솔더 볼 크랙 불량이 개선될 뿐만 아니라 패키지 높이 축소 구현에 효과적이다. 범퍼패드 돌출 높이(hb)가 7㎛ 미만이면 범퍼패드(62)의 금속 소모에 따른 솔더 볼 크랙 불량에 효과적이지 못할 수 있다.
한편, 범퍼패드(62)와 다른 범퍼패드(64) 사이에는 그 사이를 지나는 다른 배선패턴이 없기 때문에 미소 피치를 이루는 범퍼패드(62)와 다른 범퍼패드(64) 사이에서 솔더 브리지 쇼트를 방지할 수 있다. 도 7a 내지 도 7d는 도 3의 인쇄회로기판을 제조하기 위한 제조방법으로 캐리어와 분리 전의 인쇄회로기판을 제조하는 공정(S1)을 도시한 단면도이다.
도 7a은 캐리어(100)가 제공되어 제1 배선패턴(14)이 형성되는 모습의 단면도이다. 캐리어(carrier)는 기판을 전달할 수 있는 구조체를 말하는 것으로, 캐리어는(100)는 예컨대 실리콘 또는 유리 웨이퍼로 구성되거나 금속을 포함하는 강성 구조체(rigid structure)를 포함할 수 있다. 캐리어(100)는 결합층(102)과 배선패턴 형성을 위한 시드층 역할을 하는 금속박(105)이 형성될 수 있다. 금속박(105)은 도전성 동박일 수도 있다.
캐리어(100)의 상하 모두에서 인쇄회로기판 공정을 수행할 수 있으나 도면의 간략화를 위하여 캐리어의 일면에서 수행되는 공정만을 도시하였다.
도 7b는 최 외층의 절연층(12)과 제2 배선패턴(24), 제1 배선패턴(14)과 제2 배선패턴(24)을 연결하는 제1 도체 비아층(15)을 빌드 업하는 공정(S2)의 단면도이다. 그리고, 도 7c는 제2 절연층(22)과 제3 배선패턴(24), 제2 배선패턴(24)과 제3 배선패턴(34)을 연결하는 제2 도체 비아층(25)을 빌드 업하는 공정(S3)의 단면도이다.
절연층, 배선패턴 및 도체 비아층은 필요에 따라 더 많이 빌드 업될 수 있다.
도 7d는 빌드업된 기판층을 캐리어로부터 분리하는 공정(S4)을 도시한다. 여기서, 캐리어(100)에 부착된 금속박(105)은 기판층과 같이 분리된다.
도 8a 내지 도 8c는 도 3의 인쇄회로기판을 제조하기 위한 제조방법으로 캐리어와 분리 후의 인쇄회로기판을 제조하는 공정을 도시한 단면도이다.
도 8a는 분리된 기판층에 시드층인 금속박(105)을 이용하여 외부 접속패드(60) 및 범퍼패드(62)를 형성하고, 또한 기판층의 최하부 절연층(32)과 최하부 절연층(32)의 하면에 외부 접속패드(44)를 형성한다.
도 8b는 금속박(105)을 에칭하여 제거하는 공정을 도시한다. 여기서, 외부 접속패드(60)와 범퍼패드(62, 64)가 커버하는 금속박(105)은 그 형상을 실질적으로 유지하지만, 외부 접속패드(60)와 범퍼패드(62, 64)가 커버하지 않는 금속박(105)은 에칭되어 없어진다. 범퍼패드(62, 64)가 커버하지 않는 금속박(105)이 에칭될 때, 금속박(105) 아래의 구성요소가 절연층(12)이 아닌 제1 배선패턴(14-1)인 경우 제1 배선패턴(14-1)의 일부가 같이 에칭되어 절연층(12)에 솔더 댐(12D)이 형성된다.
상기 에칭 프로세서에 의해 절연층(12)에서 솔더 브리지 쇼트를 방지하는 솔더 댐(12D)의 깊이가 형성된다.
도 8c는 솔더 레지스트(52, 54)를 도포하고, 외부 접속패드(60, 44)와 범퍼패드(62, 64)를 외부로 노출하도록 홀(55)을 형성하는 공정을 도시한다.
전자부품 패키지
도 9는 본 개시의 일례에 따른 전자부품 패키지를 개략적으로 나타낸 단면도이다.
도 9를 참조하면, 본 개시의 일례에 따른 전자부품 패키지(500)는 상술한 인쇄회로기판(1) 및 반도체 칩(300)을 포함한다.
인쇄회로기판(1)은 상술한 바와 같은 외부 접속패드(60)과 범퍼패드(62, 64)가 형성된다. 반도체 노드(350)가 고밀집 형성된 범퍼패드(62, 64)와 솔더링(352)으로 연결된다. 외부 접속패드(60)의 솔더 볼(250)은 외부의 다른 인쇄회로기판이나 수동 부품 등이 결합될 수 있다.
또한, 반도체 칩(300)은 봉지층으로 몰딩되어 외부 환경으로부터 보호할 수 있다.
본 개시의 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니며 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의하여 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 인쇄회로기판 12, 22, 32: 절연층
14, 24, 34: 배선패턴 15, 25, 35: 도체 비아층
50, 52, 54: 솔더 레지스트 300: 반도체 칩
100: 캐리어

Claims (15)

  1. 복수의 절연층과 복수의 배선패턴이 반복 적층되는 기판층;
    상기 절연층의 상면과 하면에 형성되는 상기 배선패턴을 연결하는 도체 비아층;
    상기 기판층의 최외부에 배치되는 최외부 절연층, 상기 최외부 절연층에 배치되는 제1 배선패턴을 포함하는 최상부 기판층; 및
    상기 제1 배선패턴의 상면에 적층되며, 상기 제1 배선패턴보다 더 짧은 길이를 가지는 범퍼패드;를 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 범퍼패드의 상면은 상기 최외부 절연층의 상면보다 높게 돌출되는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제1 배선패턴의 상면은 상기 최외부 절연층의 상면보다 낮고,
    상기 최외부 절연층은 상기 제1 배선패턴의 상면 위로 돌출되는 솔더 댐을 구비하는 인쇄회로기판.
  4. 제3항에 있어서,
    상기 솔더 댐의 측면과 상기 범퍼패드의 측면 사이에 공간이 형성되는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 최상부 기판층에는 상기 제1 배선패턴과 이격되어 배치되는 제2 배선패턴이 포함되며,
    상기 제2 배선패턴의 상면에는 외부 접속패드가 적층되며,
    상기 외부 접속패드는 상기 제2 배선패턴보다 더 긴 길이를 가지는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 외부 접속패드 및 상기 범퍼패드를 노출시키는 홀이 형성된 솔더 레지스트층;을 더 포함하는 인쇄회로기판.
  7. 제6항에 있어서,
    상기 솔더 레지스트층은 감광성 재료 또는 열경화성 재료인 인쇄회로기판.
  8. 복수의 절연층과 복수의 배선패턴이 반복 적층되는 기판층;
    상기 절연층의 상면과 하면에 형성되는 상기 배선패턴을 연결하는 도체 비아층;
    상기 기판층 중 최외부에 배치되는 최외부 절연층 및 상기 최외부 절연층에 배치되는 제1 배선패턴을 포함하는 최상부 기판층;
    상기 제1 배선패턴의 상면에 적층되며, 상기 제1 배선패턴보다 더 짧은 길이를 가지는 범퍼패드; 및
    상기 범퍼패드를 노출시키는 홀이 형성된 솔더 레지스트층;을 포함하며,
    상기 제1 배선패턴의 상면은 상기 최외부 절연층의 상면보다 낮고, 상기 최외부 절연층은 상기 제1 배선패턴의 상면 위로 돌출되는 솔더 댐이 형성되고, 상기 솔더 댐의 측면과 상기 범퍼패드의 측면 사이에 공간이 형성되는 인쇄회로기판.
  9. 제8항에 있어서,
    상기 범퍼패드의 상면은 상기 최외부 절연층의 상면보다 높게 돌출되는 인쇄회로기판.
  10. 제8항에 있어서,
    상기 최상부 기판층에는 상기 제1 배선패턴과 이격되어 배치되는 제2 배선패턴이 포함되며,
    상기 제2 배선패턴의 상면에는 외부 접속패드가 적층되며,
    상기 외부 접속패드는 상기 제2 배선패턴보다 더 긴 길이를 가지는 인쇄회로기판.
  11. 제8항에 있어서,
    상기 솔더 레지스트층은 감광성 재료 또는 열경화성 재료인 인쇄회로기판.
  12. 복수의 절연층과 복수의 배선패턴이 반복 적층되는 기판층; 상기 절연층의 상면과 하면에 형성되는 상기 배선패턴을 연결하는 도체 비아층; 상기 기판층 중 최외부에 배치되는 최외부 절연층, 상기 최외부 절연층에 배치되는 제1 배선패턴을 포함하는 제1 배선패턴을 포함하는 최상부 기판층; 상기 제1 배선패턴의 상면에 적층되며, 상기 제1 배선패턴보다 더 짧은 길이를 가지는 범퍼패드; 및 상기 범퍼패드를 노출시키는 홀이 형성된 솔더 레지스트층;을 인쇄회로기판; 및
    상기 범퍼패드에 솔더링 연결되는 반도체 칩;을 포함하는 전자부품 패키지.
  13. 제12항에 있어서,
    상기 범퍼패드의 상면은 상기 최외부 절연층의 상면보다 높게 돌출되며, 상기 제1 배선패턴의 상면은 상기 최외부 절연층의 상면보다 낮고, 상기 최외부 절연층은 상기 제1 배선패턴의 상면 위로 돌출되는 솔더 댐을 구비하는 전자부품 패키지
  14. 제13항에 있어서,
    상기 솔더 댐의 측면과 상기 범퍼패드의 측면 사이에 공간이 형성되는 전자부품 패키지.
  15. 제12항에 있어서,
    상기 최상부 기판층에는 상기 제1 배선패턴과 이격되어 배치되는 제2 배선패턴이 포함되며,
    상기 제2 배선패턴의 상면에는 외부 접속패드가 적층되며,
    상기 외부 접속패드는 상기 제2 배선패턴보다 더 긴 길이를 가지는 전자부품 패키지.
KR1020220000391A 2022-01-03 2022-01-03 인쇄회로기판 및 전자부품 패키지 KR20230105167A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220000391A KR20230105167A (ko) 2022-01-03 2022-01-03 인쇄회로기판 및 전자부품 패키지
US17/743,775 US20230215794A1 (en) 2022-01-03 2022-05-13 Printed circuit board and electronic component package
CN202210877082.2A CN116437565A (zh) 2022-01-03 2022-07-25 印刷电路板和电子组件封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220000391A KR20230105167A (ko) 2022-01-03 2022-01-03 인쇄회로기판 및 전자부품 패키지

Publications (1)

Publication Number Publication Date
KR20230105167A true KR20230105167A (ko) 2023-07-11

Family

ID=86992233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220000391A KR20230105167A (ko) 2022-01-03 2022-01-03 인쇄회로기판 및 전자부품 패키지

Country Status (3)

Country Link
US (1) US20230215794A1 (ko)
KR (1) KR20230105167A (ko)
CN (1) CN116437565A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102468796B1 (ko) * 2015-08-28 2022-11-18 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
JP2018032657A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法

Also Published As

Publication number Publication date
CN116437565A (zh) 2023-07-14
US20230215794A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US20230245989A1 (en) Printed circuit board and electronic component package including the same
KR20220065550A (ko) 연결구조체 내장기판
US11895771B2 (en) Printed circuit board
US11315879B2 (en) Package substrate and multi-chip package including the same
KR20230105167A (ko) 인쇄회로기판 및 전자부품 패키지
KR20220001634A (ko) 인쇄회로기판
CN113411963A (zh) 基板结构和包括该基板结构的电子装置
CN113395829A (zh) 基板结构和包括基板结构的电子装置
US11997788B2 (en) Printed circuit board and method of manufacturing the same
US20240164019A1 (en) Printed circuit board
US11521922B2 (en) Printed circuit board
US20230117940A1 (en) Printed circuit board and electronic component package including the same
US20230030484A1 (en) Printed circuit board
US20230187360A1 (en) Substrate including bridge and electronic device
US20240215165A1 (en) Printed circuit board
KR20230026101A (ko) 인쇄회로기판
JP2023184383A (ja) プリント回路基板
JP2024025639A (ja) プリント回路基板
KR20230003864A (ko) 연결구조체 내장기판
JP2022065597A (ja) 印刷回路基板
JP2024018878A (ja) プリント回路基板
KR20230080973A (ko) 반도체 패키지
CN114615800A (zh) 印刷电路板
KR20230097817A (ko) 인쇄회로기판, 캐리어 부착 인쇄회로기판 및 인쇄회로기판 패키지의 제조방법
KR20230090082A (ko) 인쇄회로기판