CN113411963A - 基板结构和包括该基板结构的电子装置 - Google Patents

基板结构和包括该基板结构的电子装置 Download PDF

Info

Publication number
CN113411963A
CN113411963A CN202010729656.2A CN202010729656A CN113411963A CN 113411963 A CN113411963 A CN 113411963A CN 202010729656 A CN202010729656 A CN 202010729656A CN 113411963 A CN113411963 A CN 113411963A
Authority
CN
China
Prior art keywords
printed circuit
circuit board
passive components
disposed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010729656.2A
Other languages
English (en)
Inventor
李承恩
金容勳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN113411963A publication Critical patent/CN113411963A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种基板结构和包括该基板结构的电子装置，所述基板结构和所述电子装置提供了改进的电源完整性和简化的工艺。所述基板结构包括：第一印刷电路板，具有彼此相对的第一侧和第二侧；以及多个无源组件，嵌在所述第一印刷电路板中。所述多个无源组件包括第一组和第二组，所述第一组包括彼此相邻地设置的多个第一无源组件，所述第二组包括彼此相邻地设置的多个第二无源组件。所述第一组和所述第二组之间的最小距离大于相邻的第一无源组件之间的最小距离及相邻的第二无源组件之间的最小距离中的至少一者。

Description

基板结构和包括该基板结构的电子装置
本申请要求于2020年3月17日在韩国知识产权局提交的第10-2020-0032637号韩国专利申请的优先权的权益，该韩国专利申请的全部公开内容出于所有目的通过引用包含于此。
技术领域
本公开涉及一种基板结构和包括该基板结构的电子装置。
背景技术
由于随着电子产品的高性能化的趋势，输入/输出(I/O)单元的数量和集成密度已经显著提高，因此已存在对于高多层(high-multilayer)及大型基板的技术的需求。例如，需要增加用于高性能半导体的倒装芯片球栅阵列(FCBGA)基板的尺寸和层数。这样的需求引起诸如技术难度增加和良率降低的问题，从而导致成本增加。因此，需要能够降低制造成本同时保持半导体性能的技术。另外，随着电子产品的高性能化的趋势，电源完整性已经成为一个重要特征。
发明内容
本公开的一方面在于提供一种能够提高电源完整性的基板结构以及包括该基板结构的电子装置。
本公开的一方面在于提供一种能够满足对高多层及大型基板的需求的基板结构以及包括该基板结构的电子装置。
本公开的一方面在于提供一种能够降低成本的基板结构以及包括该基板结构的电子装置。
根据本公开的一方面，能够被分组的多个无源组件嵌在基板中。
根据本公开的一方面，印刷电路板设置在另一个印刷电路板上以提供基板结构。
例如，一种基板结构包括：第一印刷电路板，具有彼此相对的第一侧和第二侧；以及多个无源组件，嵌在所述第一印刷电路板中。所述多个无源组件包括第一组和第二组，所述第一组包括彼此相邻地设置的多个第一无源组件，所述第二组包括彼此相邻地设置的多个第二无源组件。所述第一组和所述第二组之间的最小距离大于所述多个第一无源组件中相邻的第一无源组件之间的最小距离及所述多个第二无源组件中相邻的第二无源组件之间的最小距离中的至少一者。
例如，一种电子装置包括：主板；第一印刷电路板，设置在所述主板上；多个无源组件，嵌在所述第一印刷电路板中；以及半导体芯片，设置在所述第一印刷电路板上。所述多个无源组件包括第一组和第二组，所述第一组包括多个第一无源组件，所述第二组包括多个第二无源组件。所述半导体芯片包括第一功能电路和第二功能电路。当从上方观察时，所述第一组的至少一部分与所述第一功能电路叠置，所述第二组的至少一部分与所述第二功能电路叠置。
在另一示例中，一种印刷电路板具有相对的第一表面和第二表面，并且构造用于具有半导体芯片，所述半导体芯片具有彼此相邻地设置在平面上的第一功能电路和第二功能电路，所述半导体芯片安装在所述第二表面上。所述印刷电路板包括：平面绝缘层；以及钝化层，设置在所述平面绝缘层与所述第一表面和所述第二表面中的每者之间，并且每个钝化层具有通过所述第一表面及所述第二表面中的相应一者使焊盘暴露的开口。所述平面绝缘层包括腔，多个无源组件设置在所述腔中并且连接到通过所述第二表面暴露的所述焊盘，并且所述多个无源组件中的第一无源组件设置在与所述半导体芯片的所述第一功能电路叠置的区域中，并且所述多个无源组件中的第二无源组件与所述第一无源组件间隔开并且设置在与所述半导体芯片的所述第二功能电路叠置的区域中。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图。
图2是示出电子装置的示例的示意性透视图。
图3是示出基板结构的示例的示意性截面图。
图4是示出图3中所示的基板结构的印刷电路板沿着图3中的线I-I'截取的示意性剖切平面图。
图5是示出图3中所示的基板结构的修改示例的示意性截面图。
图6是示出包括图3中所示的基板结构的电子装置的示例的示意性截面图。
图7是示出图6中所示的电子装置的半导体芯片的内部的功能电路的布置的示意性平面图。
图8是示出图6中所示的基板结构的印刷电路板沿着图6中的线II-II'截取的示意性剖切平面图。
图9是提供的使得图7中所示的半导体芯片的内部的功能电路的布置与图8的示意性剖切平面图叠置的示意性平面图。
图10是示出图6中所示的电子装置的修改示例的示意性截面图。
图11是示出基板结构的另一示例的示意性截面图。
图12是示出图11中所示的基板结构的第一印刷电路板沿着图11中的线III-III'截取的示意性剖面图。
图13是示出图11中所示的基板结构的修改示例的示意性截面图。
图14是示出包括图11中所示的基板结构的电子装置的另一示例的示意性截面图。
图15是示出图14中所示的电子装置的半导体芯片的内部的功能电路的布置的示意性平面图。
图16是示出图14中所示的电子装置的基板结构的第一印刷电路板沿着图14中的线IV-IV'截取的示意性剖切平面图。
图17是提供的使得图15中所示的半导体芯片的内部的功能电路的布置与图16的示意性剖切平面图叠置的示意性平面图。
图18是示出图14中所示的电子装置的修改示例的示意性截面图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
图1是示出电子装置系统的示例的示意性框图；
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到下面将描述的其他组件。
芯片相关组件1020可包括：存储芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；逻辑芯片，诸如模拟数字转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。另外，芯片相关组件1020可彼此组合。芯片相关组件1020可呈包括上述芯片或电子组件的封装件的形式。
网络相关组件1030可包括与诸如以下协议兼容的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括与各种其他无线标准或协议或者有线标准或协议兼容的组件。另外，网络相关组件1030可与上面描述的芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。另外，其他组件1040可与上述芯片相关组件1020和/或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080等。然而，这些其他组件不限于此，并且可以是音频编解码器、视频编解码器、功率放大器、指南针、加速计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。这些其他组件还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接或电连接到主板1110。另外，可物理连接或电连接到主板1110或者可不物理连接或电连接到主板1110的其他组件(诸如，相机模块1130和/或扬声器1140)可容纳在电子装置中。电子组件1120中的一部分可以是芯片相关组件(例如，半导体封装件1121)，但不限于此。半导体封装件1121可具有其中半导体芯片或无源组件表面安装在多层印刷电路板形式的封装基板或包括该封装基板的基板结构上的形式。电子装置不必然局限于智能电话1100，而可以是如上所述的其他电子装置。
图3是示出基板结构的示例的示意性截面图。
图4是示出图3中的基板结构的印刷电路板沿着图3中的线I-I'截取的示意性剖切平面图。
参照图3和图4，根据示例的基板结构500A包括：印刷电路板100，具有彼此相对的第一侧100a和第二侧100b；以及多个无源组件300。根据示例的基板结构500A可用作封装基板。例如，印刷电路板100可以是多个无源组件300嵌入其中的嵌入式无源基板(EPS)，使得可改善电源完整性。当使用这种EPS结构时，与焊盘侧电容器(LSC)或裸片侧电容器芯(DSC)相比(例如，与具有无源组件安装在其表面上的LSC或DSC相比)，可另外减小印刷电路板100的尺寸。另外，由于与使用LSC或DSC的实施例中的等效距离相比，可缩短距设置在印刷电路板100上的半导体芯片的距离(例如，从半导体芯片到嵌在PCB 100中的无源组件300的距离)，因此EPS结构可具有更好的电源完整性效果。
多个无源组件300包括：第一组PG1，包括彼此相邻地设置的多个第一无源组件300a；第二组PG2，包括彼此相邻地设置的多个第二无源组件300b；第三组PG3，包括彼此相邻地设置的多个第三无源组件300c；以及第四组PG4，包括彼此相邻地设置的多个第四无源组件300d。多个无源组件300中包括的组的数量可调整。例如，多个无源组件300可包括比附图中所示的组少的组，或者可包括比附图中所示的组多的组。
当多个无源组件300包括可被分为多个组PG1、PG2、PG3和PG4的多个无源组件300a、300b、300c和300d时，多个无源组件300a、300b、300c和300d可以可选择性地设置在平面上(例如，相同的平面)以与设置在印刷电路板100上的半导体芯片(例如，如图6中所示的400)内部的多个功能电路叠置。例如，被分为组PG1、PG2、PG3和PG4的无源组件300a、300b、300c和300d中的每者可设置在半导体芯片的主芯单元或特定的输入/输出单元的正下方。因此，可获得更好的电源完整性改善效果。
可根据每个组中的相邻无源组件之间的距离和相邻组之间的距离来确定组PG1、PG2、PG3和PG4。在这点上，距离ga1和ga2可被定义为第一组PG1的相邻的第一无源组件300a之间的距离(例如，分别在第一方向和第二方向上的距离)，并且距离gb1和gb2可被定义为第二组PG2的相邻的第二无源组件300b之间的距离(例如，分别在第一方向和第二方向上的距离)。在第一组PG1和第二组PG2之间的距离GA中，GA的最小距离可大于距离ga1和ga2中的最小距离以及距离gb1和gb2中的最小距离中的至少一者。在第一组PG1和第三组PG3之间的距离GB中，GB的最小距离可大于距离ga1和ga2中的最小距离以及第三组PG3的相邻的第三无源组件300c之间的距离gc中的最小距离中的至少一者。在第二组PG2和第三组PG3之间的距离GC中，GC的最小距离可大于距离gb1和gb2中的最小距离以及第三组PG3的相邻的第三无源组件300c之间的距离gc中的最小距离中的至少一者。在第一组PG1和第四组PG4之间的距离GD中，GD的最小距离可大于距离ga1和ga2中的最小距离以及第四组PG4的相邻的第四无源组件300d之间的距离gd中的最小距离中的至少一者。
如上所述，每个无源组件与其最靠近的无源组件组成组，使得每个无源组件设置为更靠近相同组中的另一组件而不是靠近任意其他组中的任意无源组件。
为了更好地分为组PG1、PG2、PG3和PG4，第一组PG1的多个第一无源组件300a基于平面上的第一方向以预设间隔ga1布置，并且还可基于平面上的第二方向以预设间隔ga2布置。另外，第二组PG2的多个第二无源组件300b可基于平面上的第一方向以预设间隔gb1布置，并且还可基于平面上的第二方向以预设间隔gb2布置。第三组PG3的多个第三无源组件300c可基于平面上的第二方向以预设间隔gc布置。第四组PG4的多个第四无源组件300d可基于平面上的第一方向以规则的间隔gd布置。“预设间隔”包括大体上相等的间隔。
为了更好地分为组PG1、PG2、PG3和PG4，在包括在第一组PG1、第二组PG2、第三组PG3和第四组PG4中的多个第一无源组件300a、多个第二无源组件300b、多个第三无源组件300c和多个第四无源组件300d中，至少两个组中的无源组件的数量可彼此不同。例如，第一组PG1的多个第一无源组件300a的数量可大于第二组PG2的多个第二无源组件300b的数量、大于第三组PG3的多个第三无源组件300c的数量且大于第四组PG4的多个第四无源组件300d的数量。另外，第二组PG2的多个第二无源组件300b的数量可大于第三组PG3的第三无源组件的数量且大于第四组PG4的第四无源组件300d的数量。
多个无源组件300中的每者可以是片式无源组件，例如片式电容器或片式电感器。作为多个无源组件300中的每者被引入的片式无源组件的示例可以是多层陶瓷电容器(MLCC)、低电感片式电容器(LICC)等。多个无源组件300中的每者可具有两个端子。然而，端子的数量不限于此，并且多个无源组件300中的每者可具有八个端子。
根据示例的基板结构500A还可包括多个第一连接金属180，多个第一连接金属180设置在印刷电路板100的第一侧100a上以连接到第一侧100a。当从上方观察时，多个第一连接金属180可与多个无源组件300的至少一部分叠置。第一连接金属180中的每者可包括具有比铜(Cu)的熔点低的低熔点金属，诸如锡(Sn)或含锡的合金。例如，第一连接金属180中的每者可利用焊料形成，但是本公开不限于此。第一连接金属180可以是焊盘、焊球、引脚等，并且可具有多层结构或单层结构。当第一连接金属180具有多层结构时，第一连接金属180可包括铜柱和焊料。当第一连接金属180具有单层结构时，第一连接金属180可包括锡-银焊料。然而，这仅是示例并且本公开不限于此。
根据示例的基板结构500A还可包括多个第二连接金属190，多个第二连接金属190设置在印刷电路板100的第二侧100b以连接到第二侧100b。如稍后将描述的，半导体芯片等可通过多个第二连接金属190以表面安装的形式设置在印刷电路板100的第二侧100b上。当从上方观察时，多个第二连接金属190的至少一部分可设置为与多个无源组件300的至少一部分叠置。第二连接金属190也可包括具有比铜(Cu)的熔点低的低熔点金属，例如，锡(Sn)或含锡的合金。例如，第二连接金属190可利用焊料形成，但是本公开不限于此。第二连接金属190也可以是焊盘、焊球、引脚等，并且也可具有多层结构或单层结构。当第二连接金属190具有多层结构时，第二连接金属190可包括铜柱和焊料。当第二连接金属190具有单层结构时，第二连接金属190可包括锡-银焊料。然而，这仅是示例并且本公开不限于此。
图5是示出图3中的基板结构的修改示例的示意性截面图。
参照图5，在根据修改示例的基板结构500A'中，印刷电路板100可以是芯型印刷电路板。当印刷电路板100是芯型印刷电路板时，在基板结构500A'的翘曲控制方面可能更有利。另外，可更有利地嵌入多个无源组件300。印刷电路板100不必然是芯型印刷电路板，根据需要，可以是独立的无芯型印刷电路板。
印刷电路板100可包括：芯层110；第一堆积层120，设置在芯层110的下侧上；第二堆积层130，设置在芯层110的上侧上；多个第一布线层122，嵌在第一堆积层120中；多个第二布线层132，嵌在第二堆积层130中；以及多个贯通过孔115，贯穿芯层110并且使多个第一布线层122和多个第二布线层132电连接。多个无源组件300可设置在贯穿芯层110的一部分的腔110H中。多个无源组件300可通过贯穿芯层110的一部分的连接过孔113电连接到多个第一布线层122。设置在多个第一布线层122和多个第二布线层132中的每者的上方和的下方的竖直相邻层可通过贯穿第一堆积层120和第二堆积层130的多个过孔彼此连接。第一钝化层140可设置在第一堆积层120上。第二钝化层150可设置在第二堆积层130上。第一钝化层140可具有分别使多个第一焊盘132P暴露的多个第一开口。第一连接金属180可设置在第一开口中的每者中以连接到相应的第一焊盘132P。第二钝化层150可具有分别使多个第二焊盘122P暴露的多个第二开口。第二连接金属190可设置在第二开口中的每者中以连接到相应的第二焊盘122P。多个无源组件300可连接到多个第二焊盘122P。
芯层110可以是芯基板，并且可设置在印刷电路板100的中央中。芯层110可具有多层构造。在这种情况下，可获得更好的翘曲控制效果，并且可更容易地嵌入多个无源组件300。例如，芯层110可包括第一绝缘层111a和第二绝缘层111b以及设置在第一绝缘层111a和第二绝缘层111b之间的第一结合层116a和第二结合层116b。芯层110还可包括分别地设置在第一绝缘层111a和第二绝缘层111b上的第三结合层116c和第四结合层116d。第一绝缘层111a和第二绝缘层111b以及第一结合层116a、第二结合层116b、第三结合层116c和第四结合层116d可比附图中示出的数量少的数量或多的数量。腔110H可贯穿第一绝缘层111a并且可填充有第一结合层116a。第一绝缘层111a和第二绝缘层111b中的每者可具有比第一结合层116a、第二结合层116b、第三结合层116c和第四结合层116d中的每者大的厚度。第一结合层116a的厚度指不包括填充腔110H的部分的厚度。为了翘曲控制等的目的，构成芯层110的绝缘层111a和111b中的每者可具有比构成堆积层120和130的绝缘层中的每者大的厚度，并且可具有改善的刚度。
第一绝缘层111a和第二绝缘层111b的材料可以是绝缘材料。绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包括热固性树脂或热塑性树脂、增强材料(诸如玻璃纤维(或者玻璃布或玻璃织物)和/或无机填料)的材料，例如，覆铜层压板(CCL)、裸CCL等。然而，第一绝缘层111a和第二绝缘层111b的材料不限于此，并且可以是金属板或玻璃板，或者可以是陶瓷板。可选地，第一绝缘层111a和第二绝缘层111b的材料可以是液晶聚合物(LCP)。第一结合层116a、第二结合层116b、第三结合层116c和第四结合层116d的材料可以是绝缘材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包括热固性树脂或热塑性树脂、增强材料(诸如玻璃纤维和/或无机填料)的材料，例如，半固化片(PPG)、味之素堆积膜(ABF，Ajinomoto Build-upFilm)等。
堆积层120和130可提供用于在与芯层110相邻的相对侧上形成的多层布线的绝缘区域。堆积层120和130中的每者可包括多个绝缘层，并且多个绝缘层之间的边界可以是明显的或可以是不明显的。绝缘层的材料可以是绝缘材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包括热固性树脂或热塑性树脂、增强材料(诸如玻璃纤维和/或无机填料)的材料，例如，PPG、ABF等。可选地，绝缘层的材料可以是感光电介质(PID)。另一方面，堆积层120和130可包括相同的材料，或者可包括彼此不同的材料。
布线层122和132可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。布线层122和132中的每者可通过诸如加成工艺(AP)、半AP(SAP)、改进的SAP(MSAP)和封孔(TT)等的工艺形成。结果，布线层122和132中的每者可包括用作无电镀层的种子层和基于种子层形成的电解镀层。布线层122和132可根据其设计执行各种功能。例如，布线层122和132中的每者可包括接地图案、电力图案、信号图案等。信号图案可包括除接地图案、电力图案等之外的各种信号图案，诸如数据信号图案等。每个图案可包括线图案、平面图案和/或焊盘图案。包括连接到布线层122和132的连接过孔113的过孔也可包括金属材料。过孔也可通过诸如AP、SAP、MSAP和TT工艺的镀覆工艺形成。过孔也可根据其设计来执行各种功能。例如，过孔可包括用于信号连接的布线过孔、用于接地连接的布线过孔、用于电力连接的布线过孔等。过孔可用金属材料完全填充而形成，或者可在金属材料沿着通路孔的壁形成时形成。另外，各种形状(诸如，锥形形状等)可应用于过孔。
贯通过孔115可贯穿芯层110并且可将分别设置在芯层110的下侧和上侧上的布线层122和132彼此连接。贯通过孔115可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。贯通过孔115也可通过AP、SAP、MSAP、TT工艺等形成。结果，贯通过孔115可包括用作无电镀层的种子层和基于种子层形成的电镀层。贯通过孔115可包括用于信号连接的过孔、用于接地连接的过孔、用于电力连接的过孔等。贯通过孔115可具有各种形状(诸如圆柱形形状、沙漏形状等)。如果合适，贯通过孔115可填充有绝缘材料。
钝化层140和150是附加元件，并且可保护印刷电路板100的内部结构免受外部物理和化学损坏。钝化层140和150中的每者可包括热固性树脂。例如，钝化层140和150中的每者可以是ABF。然而，本公开不限于此，钝化层140和150中的每者可以是阻焊剂(SR)层。如果合适，钝化层140和150中的每者可包括PID。钝化层140和150中的每者可具有多个开口。表面处理层可形成在焊盘122P和132P的通过多个开口暴露的表面上。表面处理层可通过例如电解镀金、无电镀金、有机可焊性保护剂(OSP)或无电镀锡、无电镀银、无电镀镍/置换镀金、直接浸金(DIG)镀覆、热风整平(HASL)等形成。可选地，每个开口可具有多个通路孔。可选地，凸块下金属(UBM)可设置在开口中的每个上以改善可靠性。
连接金属180和190是可将印刷电路板100物理连接和/或电连接到外部实体的附加元件。例如，印刷电路板100可通过第一连接金属180安装在另一主板上等。另外，半导体芯片等可通过第二连接金属190表面安装在印刷电路板100上。连接金属180和190可分别设置在钝化层140和150的多个开口上。连接金属180和190可包括具有比铜(Cu)的熔点低的低熔点金属，诸如锡(Sn)或含锡的合金。例如，连接金属180和190可利用焊料形成。然而，这仅是示例并且连接金属180和190的材料不限于此。
连接金属180和190中的每者可以是焊盘、焊球、引脚等。连接金属180和190可具有多层结构或单层结构。当具有多层结构时，连接金属180和190中的每者可包括铜柱和焊料。当具有单层结构时，连接金属180和190中的每者可包括锡-银焊料。然而，这仅是示例并且本公开不限于此。连接金属180和190的数量、间隔、布置形式等不必然被限制，而是可根据设计细节进行充分地修改。
无源组件300设置在芯层110的腔110H中。例如，无源组件300可设置在形成在第一绝缘层111a中的腔110H中，以被第一结合层116a覆盖。无源组件300可以是片式无源组件，例如，片式电容器或片式电感器。片式电容器的示例可以是MLCC、LICC等。多个无源组件300中的每者可具有两个端子。然而，端子的数量不限于此，并且多个无源组件300中的每者可具有八个端子等。
图6是示出包括图3中的基板结构的电子装置的示例的示意性截面图。
参照图6，根据示例的电子装置800A包括：主板600；印刷电路板100，设置在主板600上；半导体芯片400，设置在印刷电路板100上；以及多个无源组件300，嵌在印刷电路板100中。印刷电路板100可通过多个第一连接金属180连接到主板600。半导体芯片400可通过多个第二连接金属190连接到印刷电路板100。底部填充树脂170可设置在印刷电路板100和半导体芯片400之间，以覆盖多个第二连接金属190的至少一部分。在以下描述中，将省略与上述相同的内容的大部分以避免重复描述。
主板600提供电子装置800A中的各种电子组件的物理连接和/或电连接路径以及布置位置。主板600可以是各种类型的印刷电路板中的任意一种。主板600可以是多层印刷电路板(多层PCB)。主板600可以是刚性PCB或刚性-柔性PCB。各种类型的电子组件可嵌在主板600中。除了上述基板结构之外，各种电子组件可设置在主板600上。
半导体芯片400可以是提供数百至数百万数量的元件或更多数量的元件集成在单个芯片中的集成电路(IC)。构成半导体芯片400的集成电路可以是例如应用处理器芯片，但不限于此。半导体芯片400可以是其中没有形成附加凸块或布线层的呈裸态的集成电路。然而，半导体芯片400不限于此，并且可选地，半导体芯片400可以是封装型集成电路。集成电路可基于有效晶圆形成。在这种情况下，半导体芯片400的主体的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体上。半导体芯片400可通过连接焊盘连接到其他元件，并且连接焊盘的材料可以是诸如铜(Cu)、铝(Al)等的导电材料。钝化层(未示出)可形成在主体上以使连接焊盘暴露，并且可以是氧化物层、氮化物层等，或者可以是氧化物层和氮化物层的双层。绝缘层等还可设置在其他合适的位置。在半导体芯片400中，其上设置有连接焊盘的表面可以是有效表面，与有效表面相对的后表面可以是无效表面。然而，根据情况，连接焊盘也可设置在后表面上，使得两个表面都可以是有效表面。
图7是示出图6中的电子装置的半导体芯片内部的功能电路的布置的示意性平面图。
参照图7，半导体芯片400包括多个功能电路C1、C2、C3、I1、I2、I3、I4和I5。例如，半导体芯片400可包括芯电路单元C1、C2和C3以及输入/输出电路单元(接口单元)I1、I2、I3、I4和I5。然而，本公开不限于此，并且半导体芯片400还可包括接口单元、存储单元等。芯电路单元C1、C2和C3可包括中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理单元(DSPU)、图像信号处理单元(ISPU)和神经处理单元(NPU)中的至少一者。包括这样的内部的功能电路单元的半导体芯片400例如可以是应用处理器芯片，但不限于此。其他内容的大部分基本与以上描述相同，因此，省略重复的描述。
图8是示出图6中的基板结构的印刷电路板沿着图6中的线II-II'截取的示意性剖切平面图。
参照图8，多个无源组件300包括：第一组PG1、包括彼此相邻的多个第一无源组件300a；第二组PG2，包括彼此相邻的多个第二无源组件300b；第三组PG3，包括彼此相邻的多个第三无源组件300c；以及第四组PG4，包括彼此相邻的多个第四无源组件300d。多个无源组件300中包括的组的数量可调整。例如，多个无源组件300可包括比附图中所示的组少的组，或者可包括比附图中所示的组多的组。多个无源组件300的细节的大部分与以上描述相同，并且省略其详细描述。
图9是提供的使得图7中所示的半导体芯片内部的功能电路的布置与图8的示意性剖切平面图叠置的示意性平面图。
参照图9，当从上方观察时，多个无源组件300的被分为组PG1、PG2、PG3和PG4的多个无源组件300a、300b、300c和300d的至少一部分可设置为与半导体芯片400的多个功能电路单元C1、C2、C3、I1、I2、I3、I4和I5中的至少一者叠置。例如，第一组PG1可设置在第一芯功能电路单元(或可称为芯单元)C1的正下方(例如，第一组PG1的所有无源组件可设置在第一芯单元C1的正下方，和/或除了第一组PG1之外没有任何组的组件可设置在第一芯单元C1的正下方)。第二组PG2可设置在第二芯功能电路单元C2的正下方(例如，第二组PG2的所有无源组件可设置在第二芯单元C2的正下方，和/或除了第二组PG2之外没有任何组的组件可设置在第二芯单元C2的正下方)。第三组PG3可设置在第三芯功能电路单元C3的正下方(例如，第三组PG3的所有无源组件可设置在第三芯单元C3的正下方，和/或除了第三组PG3之外没有任何组的组件可设置在第三芯单元C3的正下方)。如上所述，当分为组PG1、PG2和PG3的多个无源组件300a、300b和300c设置在芯功能电路单元C1、C2和C3的正下方时，可获得更好的电源完整性改善效果。另外，第四组PG4可设置在具有比其他输入/输出单元I1、I3、I4和I5中的每者相对大的面积的输入/输出单元I2的正下方(例如，第四组PG4的所有无源组件可设置在输入/输出单元I2的正下方，和/或除了第四组PG4之外没有任何组的组件可设置在输入/输出单元I2的正下方)。其他内容的大部分基本与以上描述相同，因此，省略重复的描述。
在一个示例中，第一组PG1可设置在第一芯单元C1的正下方，并且第一组PG1的无源组件可电连接到第一芯单元C1的电路(例如，通过设置在第一芯单元C1的正下方的一个或更多个焊盘)。第二组PG2可设置在第二芯单元C2的正下方，并且第二组PG2的无源组件可电连接到第二芯单元C2的电路(例如，通过设置在第二芯单元C2的正下方的一个或更多个焊盘)。第三组PG3可设置在第三芯单元C3的正下方，并且第三组PG3的无源组件可电连接到第三芯单元C3的电路(例如，通过设置在第三芯单元C3的正下方的一个或更多个焊盘)。如上所述，当分为组PG1、PG2和PG3的多个无源组件300a、300b和300c设置在它们所电连接到的芯功能电路单元C1、C2和C3的正下方时，可获得更好的电源完整性改善效果。另外，第四组PG4可设置在具有比其他输入/输出功能电路单元I1、I3、I4和I5中的每者的面积相对大的面积的输入/输出单元I2的正下方，并且第四组PG4的无源组件可电连接到输入/输出单元I2的电路(例如，通过设置在输入/输出单元I2的正下方的一个或更多个焊盘)。其他内容的大部分基本与以上描述相同，因此，省略重复的描述。
图10是示出图6中所示的电子装置的修改示例的示意性截面图。
参照图10，根据修改示例的电子装置800A'包括根据修改示例的基板结构500A'。例如，印刷电路板100可以是包括多层芯层的芯型印刷电路板。其他内容的大部分基本与以上描述相同，因此，省略重复的描述。
图11是示出基板结构的另一示例的示意性截面图。
图12是示出图11中的基板结构的第一印刷电路板沿着图11中的线III-III'截取的示意性剖面图。
参照图11和图12，根据另一示例的基板结构500B包括：第二印刷电路板200，具有彼此相对的第三侧200a和第四侧200b；第一印刷电路板100，设置在第二印刷电路板200的第四侧200b上并且具有彼此相对的第一侧100a和第二侧100b；以及多个无源组件300，嵌在第一印刷电路板100中。根据另一个示例的基板结构500B可具有层叠基板结构并且可用作封装基板。在下面的描述中，将省略与以上描述相同的内容的大部分。
如上所述，根据另一示例的基板结构500B具有堆叠了第一印刷电路板100和第二印刷电路板200的结构，以保持高多层及大型基板。因此，与仅通过单个印刷电路板制造高多层及大型基板的情况相比，可降低技术难度并可提高良率。结果，可降低成本。另外，第一印刷电路板100和第二印刷电路板200的布线设计彼此不同，并且因此，可实现优化的布线设计。结果，可获得更好的性能。
另外，根据另一示例的基板结构500B包括嵌在第一印刷电路板100中的多个无源组件300。多个无源组件300嵌入其中的第一印刷电路板100可以是例如嵌入式无源基板(EPS)，并且因此，可改善电源完整性。当使用这样的EPS时，与其中设置LSC或DSC的情况相比，可另外减小第一印刷电路板100的尺寸。另外，由于与LSC或DSC的距离相比，距设置在第一印刷电路板100上的半导体芯片的距离可以是短的，因此可获得更好的电源完整性改善效果。
多个无源组件300包括：第一组PG1，包括彼此相邻地设置的多个第一无源组件300a；第二组PG2，包括彼此相邻地设置的多个第二无源组件300b；第三组PG3，包括彼此相邻地设置的多个第三无源组件300c；以及第四组PG4，包括彼此相邻地设置的多个第四无源组件300d。如果合适，多个无源组件300中包括的组的数量可调整。例如，多个无源组件300可包括比附图中所示的组少的组，或者可包括比附图中所示的组多的组。
当多个无源组件300包括可被分为多个组PG1、PG2、PG3和PG4的多个无源组件300a、300b、300c和300d时，如下面将描述的，多个无源组件300a、300b、300c和300d可选择性地设置在平面(例如，相同的平面)上以与设置在第一印刷电路板100上的半导体芯片400内部的多个的功能电路单元叠置。例如，被分为组PG1、PG2、PG3和PG4的无源组件300a、300b、300c和300d中的每者可设置在半导体芯片的主要的芯功能电路单元或特定输入/输出功能电路单元的正下方。因此，可获得更好的电源完整性改善效果。
第二印刷电路板200可具有比第一印刷电路板100的尺寸大的尺寸。例如，第二印刷电路板200可具有比第一印刷电路板100的厚度大的厚度。另外，第二印刷电路板200可具有比第一印刷电路板100的平面面积大的平面面积。在非限制性示例中，第二印刷电路板200可以是高密度互连(HDI)中介基板，并且第一印刷电路板100可以是倒装芯片球栅阵列(FCBGA)基板。第一印刷电路板100中的布线层可主要用于传输信号，第二印刷电路板200中的布线层可主要提供电力和接地。
根据另一示例的基板结构500B还可包括多个第一连接金属180，多个第一连接金属180设置在连接第二印刷电路板200的第四侧200b与第一印刷电路板100的第一侧100a之间以将第二印刷电路板200的第四侧200b和第一印刷电路板100的第一侧100a彼此连接。当从上方观察时，多个第一连接金属180可与多个无源组件300中的每者的至少一部分叠置。基板结构500B还可包括设置在第二侧100b上以与其连接的半导体芯片。如稍后将描述的，半导体芯片等可通过多个第二连接金属190以表面安装的形式设置在第一印刷电路板100的第二侧100b上。当从上方观察时，多个第二连接金属190的至少一部分可被设置为与多个无源组件300的至少一部分叠置。
根据另一示例的基板结构500B还可包括多个第三连接金属290(例如，参见图13)，多个第三连接金属290设置在第二印刷电路板200的第三侧上。如稍后描述的，基板结构500B可设置在主板上等，以与其连接。第三连接金属290中的每者也可包括具有比铜(Cu)的熔点低的低熔点金属，例如，锡(Sn)或含锡的合金。例如，第三连接金属290中的每者可利用焊料形成，但本公开不限于此。第三连接金属290中的每者也可以是焊盘、焊球、引脚等，并且可具有多层结构或单层结构。当具有多层结构时，第三连接金属290中的每者可包括铜柱和焊料。当具有单层结构时，第三连接金属290中的每者可包括锡-银焊料，但这仅为示例且本公开不限于此。
可选地，根据另一示例的基板结构500B还可包括底部填充树脂160(例如，参见图14)，底部填充树脂160设置在第一印刷电路板100的第一侧100a与第二印刷电路板200的第四侧200b之间并且覆盖第一连接金属180的至少一部分。底部填充树脂160的材料可以是诸如环氧树脂的绝缘粘合剂，但不限于此。各自用作底部填充物的其他材料可用作底部填充树脂160的材料。
图13是示出图11中的基板结构的修改示例的示意性截面图。
参照图13，在根据修改示例的基板结构500B'中，第一印刷电路板100可以是芯型印刷电路板。另外，第二印刷电路板200也可以是芯型印刷电路板。当第一印刷电路板100和第二印刷电路板200中的每者是芯型印刷电路板时，在基板结构500B'的翘曲控制方面可能更有利。另外，可更有利地嵌入多个无源组件300。另外，在实现高密度互连(HDI)方面可能更有利。在下文中，其他内容的大部分基本与以上描述相同，因此，省略重复的描述。第一印刷电路板100和第二印刷电路板200中的每者不必然是芯型印刷电路板，并且可以是独立的无芯型印刷电路板。
第二印刷电路板200可包括：芯层210；第三堆积层220，设置在第二芯层210的下侧上；第四堆积层230，设置在第二芯层210的上侧上；多个第三布线层222，嵌在第三堆积层220中；多个第四布线层232，嵌在第四堆积层230中；以及多个第二贯通过孔215，贯穿第二芯层210并且使多个第三布线层222和多个第四布线层232电连接。设置在多个第三布线层222和多个第四布线层232中的每者的上方和的下方的竖直相邻层可通过贯穿第二堆积层220和第四堆积层230的多个过孔彼此连接。第三钝化层240可设置在第三堆积层220上。第四钝化层250可设置在第四堆积层230上。第三钝化层240可具有分别暴露多个第三焊盘222P的多个第三开口。第三连接金属290可设置在第三开口中的每者中以连接到第三焊盘222P。第四钝化层250可具有分别暴露多个第四焊盘232P的多个第四开口。第四连接金属280可设置在第四开口中的每者中以连接到第四焊盘232P。
芯层210可以是设置在第二印刷电路板200的中央中的芯基板。芯层210的材料可以是绝缘材料。绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者包括热固性树脂或热塑性树脂、增强材料(诸如玻璃纤维和/或无机填料)的材料，例如，覆铜层压板(CCL)、裸CCL等。然而，芯层210的材料不限于此，并且可以是金属板或玻璃板，或者也可以是陶瓷板。可选地，芯层210的材料可以是液晶聚合物(LCP)。为了翘曲控制等目的，芯层210可具有比构成堆积层220和230的绝缘层中的每者大的厚度，并且可具有改善的刚度。
堆积层220和230可提供用于在与第二芯层210相邻的相对侧上形成的多层布线的绝缘区域。堆积层220和230中的每者可包括多个绝缘层，并且多个绝缘层之间的边界可以是明显的或可以是不明显的。绝缘层的材料可以是绝缘材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者热固性树脂或热塑性树脂、增强材料(诸如玻璃纤维和/或无机填料)的混合材料，例如PPG、ABF等。可选地，绝缘层的材料可以是PID。另一方面，堆积层220和230可包括相同的材料，或者可包括彼此不同的材料。
布线层222和232可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。布线层222和232中的每者可通过诸如AP、SAP、MSAP、TT工艺等的工艺形成。结果，布线层222和232中的每者可包括用作无电镀层的种子层和基于种子层形成的电解镀层。布线层222和232可根据其设计执行各种功能。例如，布线层222和232中的每者可包括接地图案、电力图案、信号图案等。信号图案可包括除接地图案、电力图案等之外的各种信号图案，诸如数据信号图案等。每个图案可包括线图案、平面图案和/或焊盘图案。包括连接到布线层222和232的连接过孔的过孔也可包括金属材料。过孔也可通过诸如AP、SAP、MSAP和TT工艺的镀覆工艺形成。过孔也可根据其设计来执行各种功能。例如，过孔可包括用于信号连接的布线过孔、用于接地连接的布线过孔、用于电力连接的布线过孔等。过孔可用金属材料完全填充而形成，或者可在金属材料沿着通路孔的壁形成时形成。另外，各种形状(诸如，锥形形状等)可应用于过孔。
贯通过孔215可贯穿芯层210并且可将分别设置在芯层210的下侧和上侧上的布线层222和232彼此连接。贯通过孔215可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。贯通过孔215也可通过AP、SAP、MSAP、TT工艺等形成。结果，贯通过孔215可包括用作无电镀层的种子层和基于种子层形成的电镀层。贯通过孔215可包括用于信号连接的过孔、用于接地连接的过孔、用于电力连接的过孔等。贯通过孔215可具有各种形状(诸如圆柱形形状、沙漏形状等)。可选地，贯通过孔215可填充有绝缘材料。
钝化层240和250是附加元件，并且可保护印刷电路板100的内部结构免受外部物理和化学损坏。钝化层240和250中的每者可包括热固性树脂。例如，钝化层240和250中的每者可以是ABF。然而，本公开不限于此，钝化层240和250中的每者可以是SR层。可选地，钝化层240和250中的每者可包括PID。钝化层240和250中的每者可具有多个开口。表面处理层可形成在焊盘222P和232P的通过多个开口暴露的表面上。例如，表面处理层可通过例如电镀金、无电镀金、OSP或无电镀锡、无电镀银、无电镀镍/置换镀金、DIG镀覆、HASL等形成。可选地，每个开口可具有多个通路孔。可选地，凸块下金属(UBM)可设置在开口中每个上以改善可靠性。
第三连接金属290是可将第二印刷电路板200物理连接和/或电连接到外部实体的附加元件。例如，第二印刷电路板200可通过第三连接金属290安装在诸如主板等的另一个板上。第三连接金属290可设置在钝化层240的多个开口中的每者上。第三连接金属290可包括具有比铜(Cu)的熔点低的低熔点金属，诸如锡(Sn)或含锡的合金。例如，第三个连接金属290可利用焊料形成。然而，这仅是示例，并且第三连接金属290的材料不限于此。第三连接金属290可以是焊盘、焊球、引脚等。第三连接金属290可具有多层结构或单层结构。当具有多层结构时，连接金属290中的每个可包括铜柱和焊料。当具有单层结构时，第三连接金属290可包括锡-银焊料。然而，这仅是示例，并且本公开不限于此。第三连接金属290的数量、间隔、布置形式等不必然被限制，并且可根据设计细节进行充分修改。
图14是示出包括图11中所示的基板结构的电子装置的另一示例的示意性截面图。
参照图14，根据另一示例的电子装置800B包括：主板600；第一印刷电路板100，设置在主板600上；第二印刷电路板200，设置在主板600和第一印刷电路板100之间；半导体芯片400，设置在第一印刷电路板100上；以及多个无源组件300，嵌在第一印刷电路板100中。第一印刷电路板100和第二印刷电路板200可通过多个第一连接金属180彼此连接。半导体芯片400可通过多个第二连接金属190表面安装在第一印刷电路板100上。第二印刷电路板200可通过多个第三连接金属290连接到主板600。第一底部填充树脂160可设置在第一印刷电路板100和第二印刷电路板200之间，以覆盖多个第一连接金属180的至少一部分。底部填充树脂170可设置在第一印刷电路板100和半导体芯片400之间，以覆盖多个第二连接金属190的至少一部分。其他内容的大部分基本与以上描述相同，因此，省略重复的描述。
图15是示出图14中的电子装置的半导体芯片内部的功能电路的布置的示意性平面图。
参照图15，半导体芯片400包括多个功能电路单元C1、C2、C3、I1、I2、I3、I4和I5。例如，半导体芯片400可包括芯功能电路单元C1、C2和C3以及输入/输出功能电路单元I1、I2、I3、I4和I5。然而，本公开不限于此，并且半导体芯片400还可包括接口单元、存储单元等。芯单元C1、C2和C3可包括中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理单元(DSPU)、图像信号处理单元(ISPU)和神经处理单元(NPU)中的至少一者。包括这样的内部单元的半导体芯片400可以是例如应用处理器芯片，但不限于此。其他内容的大部分基本与以上描述相同，因此，省略重复的描述。
图16是示出图14中描绘的电子装置的基板结构的第一印刷电路板沿着图14中的线IV-IV'截取的示意性剖切平面图。
参照图16，多个无源组件300包括：第一组PG1，包括彼此相邻地设置的多个第一无源组件300a；第二组PG2，包括彼此相邻地设置的多个第二无源组件300b；第三组PG3，包括彼此相邻地设置的多个第三无源组件300c；以及第四组PG4，包括彼此相邻地设置的多个第四无源组件300d。如果合适，多个无源组件300中包括的组的数量可调整。例如，多个无源组件300可包括比附图中所示的组少的组，或者可包括比附图中所示的组多的组。
图17是提供的使得图15中所示的半导体芯片内部的功能电路的布置与图16的示意性剖切平面图叠置的示意性平面图。
参照图17，当从上方观察时，多个无源组件300的被分为组PG1、PG2、PG3和PG4的多个无源组件300a、300b、300c和300d的至少一部分可设置为与半导体芯片400的多个功能电路单元C1、C2、C3、I1、I2、I3、I4和I5中的至少一者叠置。例如，第一组PG1可设置在第一芯单元C1的正下方。第二组PG2可设置在第二芯单元C2的正下方。第三组PG3可设置在第三芯单元C3的正下方。如上所述，当分为组PG1、PG2和PG3的多个无源组件300a、300b和300c设置在芯单元C1、C2和C3的正下方时，可获得更好的电源完整性改善效果。另外，第四组PG4可设置在具有比其他输入/输出单元I1、I3、I4和I5中的每者相对大的面积的输入/输出单元I2的正下方。其他内容的大部分基本与以上描述相同，因此，省略重复的描述。
图18是示出图14中的电子装置的修改示例的示意性截面图。
参照图18，根据修改示例的电子装置800B'包括根据修改示例的基板结构500B'。例如，第一印刷电路板100可以是芯型印刷电路板。第二印刷电路板200也可以是芯型印刷电路板。其他内容的大部分基本与以上描述相同，因此，省略重复的描述。
如上所述，提供了一种能够保持高多层及大型基板的基板结构，并且还提供了一种包括该基板结构的电子装置。
另外，提供了一种能够降低成本的基板结构以及包括该基板结构的电子装置。
另外，提供了一种能够提高电源完整性的基板结构以及包括基板该结构的电子装置。
在本公开中，术语“下侧”、“下部”、“下表面”等用于指示相对于附图中的截面朝向电子组件封装件的安装表面的方向，并且术语“上侧”、“上部”、“上表面”等用于指示与通过术语“下侧”、“下部”、“下表面”等指示的方向相反的方向。然而，如上所述，这些方向仅是为了便于解释而定义的，并且权利要求不受所定义的方向的特别限制。
在说明书中，组件与另一组件的“连接”的含义包括通过粘合层的间接连接以及两个组件之间的直接连接。另外，组件“电连接”包括物理连接或物理断开。可理解的是，当元件被称为“第一”和“第二”时，该元件受此限制。这些术语可仅用于将一个元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
在此使用的术语“示例性实施例”不总是指同一示例实施例，而是被提供来强调与另一示例实施例的特征或特性不同的特定的特征或特性。然而，在此提供的示例实施例一般能够与另一示例实施例全部组合或部分组合。例如，除非在此提供了相反或矛盾的描述，否则在特定的示例实施例中描述的一个元件的描述即使其在另一示例性实施例中没有被描述，也可被理解为包括与其他示例实施例相关的描述。
在此使用的术语仅用于描述示例实施例，而非限制本公开。在这种情况下，除非基于特定的上下文另外解释，否则单数形式包括复数形式。
尽管上面已经示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，可在不脱离本公开的由所附权利要求限定的范围的情况下进行修改和变形。

Claims (22)

1.一种基板结构，包括：
第一印刷电路板，具有彼此相对的第一侧和第二侧；以及
多个无源组件，嵌在所述第一印刷电路板中，
其中，所述多个无源组件包括第一组和第二组，所述第一组包括彼此相邻地设置的多个第一无源组件，所述第二组包括彼此相邻地设置的多个第二无源组件，并且
所述第一组和所述第二组之间的最小距离大于所述多个第一无源组件中相邻的第一无源组件之间的最小距离及所述多个第二无源组件中相邻的第二无源组件之间的最小距离中的至少一者。
2.根据权利要求1所述的基板结构，其中，当从上方观察时，所述多个第一无源组件基于第一方向彼此以预设间隔设置，并且当从上方观察时，所述多个第二无源组件基于所述第一方向彼此以预设间隔设置。
3.根据权利要求1所述的基板结构，其中，包括在所述第一组中的所述第一无源组件的数量与包括在所述第二组中的所述第二无源组件的数量不同。
4.根据权利要求1所述的基板结构，其中，所述多个无源组件包括片式电容器或片式电感器。
5.根据权利要求4所述的基板结构，其中，所述多个无源组件中的无源组件分别通过连接过孔连接到所述第一印刷电路板中的布线层。
6.根据权利要求1所述的基板结构，其中，所述第一印刷电路板包括：芯层，具有腔；堆积层，设置在所述芯层上；以及布线层，嵌在所述堆积层中，
所述多个无源组件设置在所述芯层的所述腔中，并且
所述多个无源组件电连接到所述布线层。
7.根据权利要求6所述的基板结构，其中，所述芯层包括多个绝缘层和设置在所述多个绝缘层之间的至少一个结合层，并且
所述腔贯穿所述多个绝缘层中的至少一个。
8.根据权利要求1至7中任一项所述的基板结构，所述基板结构还包括：
第二印刷电路板，具有彼此相对的第三侧和第四侧，
其中，所述第一印刷电路板设置在所述第二印刷电路板上，使得所述第一印刷电路板的所述第一侧面对所述第二印刷电路板的所述第四侧。
9.根据权利要求8所述的基板结构，所述基板结构还包括：
多个第一连接金属，设置在所述第一印刷电路板的所述第一侧和所述第二印刷电路板的所述第四侧之间，以将所述第一印刷电路板的所述第一侧与所述第二印刷电路板的所述第四侧彼此连接。
10.根据权利要求8所述的基板结构，其中，所述第二印刷电路板的厚度大于所述第一印刷电路板的厚度。
11.根据权利要求8所述的基板结构，其中，所述第二印刷电路板的平面面积大于所述第一印刷电路板的平面面积。
12.一种电子装置，包括：
主板；
第一印刷电路板，设置在所述主板上；
多个无源组件，嵌在所述第一印刷电路板中；以及
半导体芯片，设置在所述第一印刷电路板上，
其中，所述多个无源组件包括第一组和第二组，所述第一组包括多个第一无源组件，所述第二组包括多个第二无源组件，
所述半导体芯片包括第一功能电路和第二功能电路，并且
当从上方观察时，所述第一组的至少一部分与所述第一功能电路叠置，并且当从上方观察时，所述第二组的至少一部分与所述第二功能电路叠置。
13.根据权利要求12所述的电子装置，其中，所述第一功能电路和所述第二功能电路中的每者包括中央处理单元、图形处理单元、数字信号处理器单元、图像信号处理单元和神经处理单元中的至少一者。
14.根据权利要求12所述的电子装置，其中，所述多个无源组件还包括第三组，所述第三组包括多个第三无源组件，
所述半导体芯片还包括第三功能电路和第四功能电路，
当从上方观察时，所述第三组的一部分与所述第三功能电路叠置，
所述第三功能电路和所述第四功能电路中的至少一者包括输入单元/输出单元，并且
所述第三功能电路的平面面积大于所述第四功能电路的平面面积。
15.根据权利要求12所述的电子装置，所述电子装置还包括：
第二印刷电路板，设置在所述主板与所述第一印刷电路板之间；
其中，所述第一印刷电路板设置在所述第二印刷电路板上。
16.一种印刷电路板，所述印刷电路板具有相对的第一表面和第二表面，并且构造用于安装半导体芯片，所述半导体芯片具有彼此相邻地设置在平面上的第一功能电路和第二功能电路，所述半导体芯片安装在所述第二表面上，所述印刷电路板包括：
平面绝缘层；以及
钝化层，设置在所述平面绝缘层与所述第一表面和所述第二表面中的每者之间，并且每个钝化层具有通过所述第一表面及所述第二表面中的相应一者使焊盘暴露的开口，
其中，所述平面绝缘层包括腔，多个无源组件设置在所述腔中并且连接到通过所述第二表面暴露的所述焊盘，并且
所述多个无源组件中的第一无源组件设置在与所述半导体芯片的所述第一功能电路叠置的区域中，并且所述多个无源组件中的第二无源组件与所述第一无源组件间隔开并且设置在与所述半导体芯片的所述第二功能电路叠置的区域中。
17.根据权利要求16所述的印刷电路板，所述印刷电路板还包括：
堆积层，设置在所述平面绝缘层与所述印刷电路板的所述第一表面和所述第二表面中的一者之间，并且具有设置在所述堆积层中并连接到所述焊盘的布线层，
其中，所述钝化层中的至少一个钝化层设置在所述堆积层与所述第一表面和所述第二表面中的所述一者之间。
18.根据权利要求16所述的印刷电路板，所述印刷电路板还包括：
连接金属，均具有比铜的熔点低的熔点，设置在所述焊盘上。
19.根据权利要求16至18中任一项所述的印刷电路板，其中，设置在所述腔中的所述多个无源组件包括：
多个第一无源组件，以预设间隔彼此相邻地设置，并且设置在与所述半导体芯片的所述第一功能电路叠置的所述区域中，以及
多个第二无源组件，以预设间隔彼此相邻地设置，并且设置在与所述半导体芯片的所述第二功能电路叠置的所述区域中。
20.根据权利要求16至18中任一项所述的印刷电路板，其中，设置在所述腔中的所述多个无源组件包括：
多个第一无源组件，彼此相邻地设置，并且设置在与所述半导体芯片的所述第一功能电路叠置的所述区域中，以及
多个第二无源组件，彼此相邻地设置，并且设置在与所述半导体芯片的所述第二功能电路叠置的所述区域中，并且
其中，相比于任意第二无源组件，所述第一无源组件更靠近彼此，并且相比于任意第一无源组件，所述第二无源组件更靠近彼此。
21.根据权利要求16至18中任一项所述的印刷电路板，所述印刷电路板包括多个绝缘层和至少一个结合层，所述多个绝缘层包括所述平面绝缘层，所述至少一个结合层设置在所述多个绝缘层之间，并且
所述腔贯穿所述多个绝缘层中的至少一个。
22.一种电子装置，包括：
根据权利要求16至21中任一项所述的印刷电路板；
所述半导体芯片，安装在所述印刷电路板的所述第二表面上；以及
中介基板，安装到所述印刷电路板的所述第一表面，并且包括连接到通过所述印刷电路板的所述第一表面暴露的所述焊盘的多个布线层。
CN202010729656.2A 2020-03-17 2020-07-27 基板结构和包括该基板结构的电子装置 Pending CN113411963A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0032637 2020-03-17
KR1020200032637A KR20210116022A (ko) 2020-03-17 2020-03-17 기판 구조체 및 이를 포함하는 전자기기

Publications (1)

Publication Number Publication Date
CN113411963A true CN113411963A (zh) 2021-09-17

Family

ID=77677310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010729656.2A Pending CN113411963A (zh) 2020-03-17 2020-07-27 基板结构和包括该基板结构的电子装置

Country Status (3)

Country Link
US (2) US11350529B2 (zh)
KR (1) KR20210116022A (zh)
CN (1) CN113411963A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789151B (zh) * 2021-12-09 2023-01-01 恆勁科技股份有限公司 電子封裝件及其製法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101384035B1 (ko) 1999-09-02 2014-04-09 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US9337138B1 (en) 2012-03-09 2016-05-10 Xilinx, Inc. Capacitors within an interposer coupled to supply and ground planes of a substrate
KR20210114733A (ko) 2020-03-11 2021-09-24 삼성전기주식회사 기판 구조체 및 이를 포함하는 전자기기

Also Published As

Publication number Publication date
KR20210116022A (ko) 2021-09-27
US11350529B2 (en) 2022-05-31
US20220256710A1 (en) 2022-08-11
US20210298177A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
CN110891368B (zh) 具有嵌入式互连结构的基板
US11581275B2 (en) Antenna module
US11490512B2 (en) Printed circuit board and antenna module comprising the same
KR102008344B1 (ko) 반도체 패키지
CN112133678A (zh) 半导体封装件
US10842021B1 (en) Printed circuit board
CN111276464A (zh) 半导体封装件
CN111199947A (zh) 扇出型半导体封装件
US11044808B2 (en) Printed circuit board
CN112867240A (zh) 印刷电路板
US20220256710A1 (en) Substrate structure and electronic device including the same
CN112584605A (zh) 印刷电路板
US11770898B2 (en) Substrate structure and electronic device including the same
US11758655B2 (en) Printed circuit board
CN112788841A (zh) 组件安装板及包括该组件安装板的电子装置
KR20210078952A (ko) 전자부품 내장기판
CN112951793A (zh) 层叠基板结构及包括该层叠基板结构的电子装置
US11997788B2 (en) Printed circuit board and method of manufacturing the same
US20230187360A1 (en) Substrate including bridge and electronic device
US20230199951A1 (en) Printed circuit board
KR102613241B1 (ko) 기판 구조체 및 이를 포함하는 반도체 패키지
US20220087025A1 (en) Electronic component-embedded substrate
KR20210073803A (ko) 기판 온 기판 구조 및 이를 포함하는 전자기기
CN112954892A (zh) 层叠基板结构及包括该层叠基板结构的电子装置
CN118250893A (zh) 印刷电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination