CN110891368B - 具有嵌入式互连结构的基板 - Google Patents

具有嵌入式互连结构的基板 Download PDF

Info

Publication number
CN110891368B
CN110891368B CN201910103162.0A CN201910103162A CN110891368B CN 110891368 B CN110891368 B CN 110891368B CN 201910103162 A CN201910103162 A CN 201910103162A CN 110891368 B CN110891368 B CN 110891368B
Authority
CN
China
Prior art keywords
layer
layers
interconnect structure
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910103162.0A
Other languages
English (en)
Other versions
CN110891368A (zh
Inventor
李斗焕
金容勳
赵泰济
李镇洹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110891368A publication Critical patent/CN110891368A/zh
Application granted granted Critical
Publication of CN110891368B publication Critical patent/CN110891368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Abstract

本公开提供一种具有嵌入式互连结构的基板，所述具有嵌入式互连结构的基板包括互连结构和印刷电路板，所述互连结构包括电路构件和无源器件，所述电路构件包括电路层，所述无源器件与所述电路构件平行设置并包括外电极，所述印刷电路板包括：绝缘层，覆盖所述互连结构；第一布线层，设置在所述绝缘层上；第一布线过孔，贯穿所述绝缘层的至少部分并将所述第一布线层电连接到所述电路层中的最上电路层；以及第二布线过孔，贯穿所述绝缘层的至少部分并将所述第一布线层电连接到所述无源器件的所述外电极。接触所述第一布线过孔的所述最上电路层的顶表面与接触所述第二布线过孔的所述外电极的顶表面共面。

Description

具有嵌入式互连结构的基板
本申请要求于2018年9月7日在韩国知识产权局提交的第10-2018-0106862号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种具有嵌入在印刷电路板中的互连结构的基板，该互连结构能够电连接设置在印刷电路板上的电子组件。
背景技术
近来，随着高端设备(set)的发展和与中介器相关的高带宽存储器(HBM)的使用，用于芯片到芯片电连接的中介器的市场已经增长。硅通常用作中介器的材料。然而，在硅中介器的情况下，材料成本会高，并且硅通孔(TSV)的制造工艺复杂，制造成本高。
为了解决该问题，已经开发了包括能够进行芯片到芯片电连接的硅互连桥的基板。然而，在硅互连桥的情况下，可能存在由桥的硅材料与基板的有机材料之间的热膨胀系数之间的差异引起的可靠性问题以及电源完整性性能劣化的问题。
发明内容
本公开的一方面在于提供一种基板，该基板具有包括能够电连接安装在板上的电子组件的电路的嵌入式互连结构，这可以解决可靠性问题、降低成本并改善电源完整性性能。
本公开的另一方面在于嵌入一种互连结构，在所述互连结构中，包括高密度电路层的电路构件和无源组件并联设置在印刷电路板中，以使安装在所述印刷电路板上的多个电子组件电连接。
根据本公开的一方面，一种具有嵌入式互连结构的基板包括互连结构和印刷电路板，所述互连结构包括电路构件和无源器件，所述电路构件包括多个电路层，所述无源器件与所述电路构件平行设置并包括外电极，所述印刷电路板包括：绝缘层，覆盖所述互连结构；第一布线层，设置在所述绝缘层上；第一布线过孔，贯穿所述绝缘层的至少部分并将所述第一布线层电连接到所述多个电路层中的最上电路层；以及第二布线过孔，贯穿所述绝缘层的至少部分并将所述第一布线层电连接到所述无源器件的所述外电极。接触所述第一布线过孔的所述最上电路层的顶表面与接触所述第二布线过孔的所述外电极的顶表面共面。
根据本公开的另一方面，一种具有嵌入式互连结构的基板包括：互连结构，包括电路构件和无源器件，所述电路构件包括电路层；所述无源器件与所述电路构件平行设置并具有外电极；印刷电路基板，所述互连结构嵌入在所述印刷电路基板中，并且包括电连接到所述电路层并且具有比电路层的密度低的密度的布线层；以及多个电子组件，彼此平行地安装在所述印刷电路基板上，并通过电连接金属电连接到所述布线层。所述多个电子组件通过所述电路层彼此电连接。
根据本公开的另一方面，一种基板包括：互连结构，包括电路层，所述电路层通过所述电路层之间的第一绝缘层在所述基板的厚度方向上彼此间隔开，并且通过分别穿过所述第一绝缘层的第一连接过孔层彼此电连接；印刷电路基板，所述互连结构嵌入在所述印刷电路基板中，包括彼此堆叠的布线层，所述布线层通过所述布线层之间的第二绝缘层在所述基板的所述厚度方向上彼此间隔开，并且通过分别穿过所述第二绝缘层的第二连接过孔层彼此电连接；以及电子组件，设置在所述印刷电路基板上，在所述厚度方向上与所述互连结构的一部分重叠，并至少通过所述互连结构的所述电路层彼此电连接。所述布线层中的一个布线层在所述互连结构的上方延伸，并且设置在所述电子组件和所述互连结构之间。所述第二连接过孔层中的连接到所述布线层中的设置在所述电子组件和所述互连结构之间的所述一个布线层的过孔层的过孔与所述互连结构的所述第一连接过孔层的过孔在所述基板的所述厚度方向上呈彼此相反的锥形。
根据本公开的另一方面，一种基板包括：互连结构，包括电路层、无源组件和增强层，所述电路层通过所述电路层之间的第一绝缘层在所述基板的厚度方向上彼此间隔开，并且通过分别穿过所述第一绝缘层的第一连接过孔层彼此电连接，所述无源组件设置在所述第一绝缘层的腔中，所述增强层覆盖所述无源组件和所述电路层中的一个电路层并填充所述腔的至少部分；印刷电路基板，所述互连结构嵌入在所述印刷电路基板中，包括彼此堆叠的布线层，所述布线层通过所述布线层之间的第二绝缘层在所述基板的所述厚度方向上彼此间隔开，并且通过分别穿过所述第二绝缘层的第二连接过孔层彼此电连接；以及电子组件，设置在所述印刷电路基板上，在所述厚度方向上与所述互连结构的部分重叠，并至少通过所述互连结构的所述电路层彼此电连接。所述布线层中的一个布线层在所述互连结构的上方延伸并且设置在所述电子组件和所述互连结构之间。所述电路层中的由所述增强层的一部分覆盖的所述一个电路层设置在所述增强层的所述部分与所述布线层中的设置在所述电子组件和所述互连结构之间的所述一个布线层之间。
附图说明
通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3是示出BGA封装件安装在电子装置的主板上的示例的示意性截面图；
图4是示出硅中介器封装件安装在主板上的示例的示意性截面图；
图5是示出有机中介器封装件安装在主板上的示例的示意截面图；
图6是示出具有嵌入式互连结构的基板的示例的示意性截面图；
图7是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图8是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图9是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图10是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图11是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图12是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图13是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图14是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图15是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图16是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图17是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图18是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图19是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图20是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；
图21是示出具有嵌入式互连结构的基板的另一示例的示意性截面图；以及
图22A和22B是示出能够应用于具有嵌入式互连结构的基板的互连结构的其他示例的示意性截面图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。在附图中，为了清楚描述，将夸大或缩小元件的尺寸和形状。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括被指定为根据诸如以下协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任何其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或者网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以为智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以为处理数据的任何其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或电连接到母板1110。此外，可物理连接或电连接到母板1110或者可不物理连接或电连接到母板1110的其他组件(诸如相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件(例如，半导体封装件1121)，但不限于此。电子装置不必限于智能电话1100，而可以是如上所述的其他电子装置。
包括有机中介器的半导体封装件
通常，许多微电子电路集成在半导体芯片中。然而，半导体芯片本身可能不能用作成品的半导体产品，并且可能由于外部的物理冲击或化学冲击而损坏。因此，半导体芯片本身可能不被使用，但半导体芯片可被封装并且在封装的状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
在下文中，将参照附图更详细地描述使用前述封装技术制造的包括有机中介器的半导体封装件。
图3是示出BGA封装件安装在电子装置的主板上的示例的示意性截面图。
在半导体芯片中，设置在诸如图形处理单元(GPU)的专用集成电路中的芯片非常昂贵，因此，可能需要以高良率进行封装。为此，可在安装半导体芯片之前，制备能够使数千或数百万个连接焊盘重新分布的球栅阵列(BGA)基板2210，并且昂贵的半导体芯片(诸如GPU 2220)可通过表面安装技术(SMT)安装在BGA基板2210上并封装，然后安装在主板2110上。
另外，在半导体芯片为GPU 2220的情况下，可能需要显著减小到诸如高带宽存储器(HBM)的存储器的信号路径，为此，通常将诸如HBM 2240的半导体芯片安装在中介器2230上并封装，并且半导体芯片以层叠封装的形式层叠在安装有GPU 2220的封装件上。然而，在这种情况下，装置的厚度会显著增加，并且在减小信号路径方面会存在限制。
图4是示出硅中介器封装件安装在主板上的示例的示意性截面图。
为了解决上述问题，可使用将第一半导体芯片(诸如GPU 2220)和第二半导体芯片(诸如HBM2240)并排安装在硅中介器2250的表面上并封装半导体芯片的中介器技术来制造包括硅中介器的半导体封装件2310。在这种情况下，具有数千或数百万个连接焊盘的GPU2220和HBM 2240可通过中介器2250重新分布，并且此外，GPU 2220和HBM 2240可通过显著减小的路径彼此电连接。此外，在包括硅中介器的半导体封装件2310安装在BGA基板2210等上并重新分布的情况下，半导体封装件可安装在主板2110上。然而，在硅中介器2250的情况下，会难以形成硅通孔(TSV)，并且硅中介器的制造成本也高，因此，可能难以以低成本实现具有大面积的半导体封装件。
图5是示出有机中介器封装件安装在主板上的示例的示意性截面图。
为了解决上述问题，可使用有机中介器2260代替硅中介器2250。例如，可使用将第一半导体芯片(诸如GPU 2220)和第二半导体芯片(诸如HBM 2240)并排安装在有机中介器2260的表面上并封装半导体芯片的中介器技术来制造包括有机中介器的半导体封装件2320。在这种情况下，可以使具有数千或数百万个连接焊盘的GPU 2220和HBM 2240能够通过中介器2260重新分布，并且此外，GPU 2220和HBM 2240可通过显著减小的路径彼此电连接。此外，通过在BGA基板2210等上重新安装包括有机中介器的半导体封装件2320，并使半导体封装件2320重新分布，半导体封装件可安装在主板2110上。因此，可能能够以低成本实现大面积。
另外，在包括上述有机中介器的半导体封装件2320的情况下，可通过执行将芯片(诸如，GPU 2220和HBM 2240)安装在中介器2260上并成型的封装工艺制造半导体封装件。如上制造半导体封装件的原因在于，如果不执行成型工艺，则由于芯片未被处理，可能不能将芯片连接到BGA基板2210等，并且因此，通过成型工艺可保持刚度。然而，当执行成型工艺时，可能在中介器2260与芯片(诸如，GPU 2220和HBM 2240)的成型材料之间的热膨胀系数之间会出现差异，这可能导致翘曲、底部填充树脂的填充性能劣化、芯片和成型材料之间的裂缝等。
具有互连结构的基板
在下面的描述中，将参照附图描述具有嵌入式互连结构的基板，该嵌入式互连结构包括能够将安装在板上的电子组件彼此电连接的电路，这可解决可靠性问题，降低成本并改善电源完整性性能。
在下面的描述中，在具有互连结构的基板被实现为BGA基板的情况下，可不设置上述中介器。
图6是示出具有嵌入式互连结构的基板的示例的示意性截面图。
参照图6，具有互连结构的基板100A可包括：印刷电路板110A；互连结构120A，嵌入在印刷电路板110A中；以及第一电子组件130和第二电子组件140，设置在印刷电路板110A上并通过互连结构120A彼此电连接。在这种情况下，互连结构120A可包括电路构件125，电路构件125包括多个绝缘层121、多个电路层122以及多个连接过孔层123，并具有腔125h、无源器件126和增强层127，无源器件126设置在腔125h中，增强层127覆盖电路构件125的至少部分和无源器件126的至少部分并填充腔125h的至少部分。
另外，随着高端设备的发展和与中介器相关的高带宽存储器(HBM)的使用，用于芯片到芯片电连接的中介器的市场已经增长，并且硅通常用作中介器的材料。然而，在硅中介器的情况下，材料成本会高，并且硅通孔(TSV)的制造工艺复杂，并且制造成本也高。为了解决该问题，已经开发了包括能够进行芯片到芯片电连接的硅互连桥的基板。然而，在硅互连桥的情况下，存在由桥的硅材料与基板的有机材料之间的热膨胀系数之间的差异引起的可靠性问题，并且因为难以将无源器件设置为靠近电源端，会劣化电源完整性性能。
根据示例性实施例的具有互连结构的基板100A可具有包括有机材料作为印刷电路板110A中的基底的绝缘层121，并且其中形成有电路层122的互连结构120A可嵌入绝缘层121中。因此，与硅互连桥不同，即使在互连结构120A嵌入印刷电路板110A中的情况下，也可解决由热膨胀系数之间的差异引起的可靠性问题。具体地，在互连结构120A中，一个或更多个无源器件126可与电路构件125平行设置。例如，在互连结构120A中，电路构件125可具有一个或更多个腔125h，并且无源器件126可设置在腔125h中的每个中。无源器件126可由诸如电容器、电感器等的各种类型的无源器件实现。如上所述，各种类型的无源器件126可嵌入在互连结构120A中，并且无源组件可设置在电子组件130和140正下方，因此，电连接路径可相对短。例如，无源组件可紧密连接到电子组件130和140的电源端。因此，可以能够稳定地改善电源完整性性能等。
此外，互连结构120A的增强层127可覆盖电路构件125和无源器件126。在这种情况下，增强层127可包括弹性模量大于绝缘层121的弹性模量的材料，并且因此，互连结构120A可具有刚度，并且可控制翘曲。例如，包括有机材料的电路构件125可被密封到增强层127，而不是单独使用，因此，电路构件125可在转移和层叠工艺期间保持不变形，并且即使当电路构件应用于大尺寸封装结构时，也可解决翘曲问题。
另外，印刷电路板110A可包括：绝缘层111b，覆盖互连结构120A；布线层112b，设置在绝缘层111b上；以及布线过孔层113b，贯穿绝缘层111b的至少部分，并且使布线层112b电连接到多个电路层122中的最上电路层和无源器件126中的每个的外电极126P。在这种情况下，多个电路层122中的最上电路层(接触印刷电路板110A的布线过孔层113b)的顶表面可与无源器件126中的每个的外电极126P(接触印刷电路板110A的布线过孔层113b)的顶表面共面。因此，布线过孔层113b接触上述顶表面的绝缘距离可以是恒定的，并且可不发生波动。因此，即使嵌入互连结构120A，也可在印刷电路板110A中的互连结构120A的上部中容易地形成布线层112b和布线过孔层113b。换句话说，连接到多个电路层122中的最上电路层的布线过孔的高度或厚度可等于连接到无源器件126中的每个的外电极126P的布线过孔的高度或厚度。
另外，印刷电路板110A还可包括设置在布线层112b的下部并且其至少部分被绝缘层111b覆盖的布线层112a。在这种情况下，多个布线过孔层113b中的贯穿绝缘层111b的至少部分并且使设置在不同层上的布线层112b电连接的布线过孔的高度可不同于连接到多个电路层122中的最上电路层的布线过孔的高度和连接到无源器件126中的每个的外电极126P的布线过孔的高度。例如，布线过孔层113b中的使设置在不同层上的布线层112b电连接的布线过孔的高度或厚度可大于连接到多个电路层122中的最上电路层的布线过孔的高度或厚度以及连接到无源器件126中的每个的外电极126P的布线过孔的高度或厚度。然而，与上述构造不同，如图8和图9以及图12和图13中所示，布线过孔层113b中的使设置在不同层上的布线层112b电连接的布线过孔的高度或厚度可小于连接到多个电路层122中的最上电路层的布线过孔的高度或厚度以及连接到无源器件126中的每个的外电极126P的布线过孔的高度或厚度。另外，在上面的描述中相互对比的布线过孔可指接触(或集成到)相同的布线层112b的布线过孔，即，例如，接触(或集成到)最上部中的连接到电子组件130和140的布线层112b的布线过孔。
在下面的描述中，将参照附图更详细地描述具有互连结构的基板的组件。
印刷电路板110A可通过包括多个布线层112a、112b和112c以及多个布线过孔层113a、113b和113c的通用印刷电路板(PCB)实现。例如，印刷电路板110A可包括：芯绝缘层111a；第一布线层112a，设置在芯绝缘层111a的两个表面上；第一布线过孔层113a，贯穿芯绝缘层111a并且电连接设置在两个表面上的第一布线层112a；第一积层绝缘层111b，在芯绝缘层111a的上方堆积并具有一层或更多层；第二布线层112b，设置在第一积层绝缘层111b上，并且具有一层或更多层；第二布线过孔层113b，贯穿第一积层绝缘层111b并且具有一层或更多层；第二积层绝缘层111c，在芯绝缘层111a的下方堆积并具有一层或更多层；第三布线层112c，设置在第二积层绝缘层111c上并且具有一层或更多层；第三布线过孔层113c，贯穿第二积层绝缘层111c并且具有一层或更多层；第一最外绝缘层111d，设置在第一积层绝缘层111b上；以及第二最外绝缘层111e，设置在第二积层绝缘层111c上。印刷电路板110A可用作包括有机中介器功能等的倒装芯片球栅阵列(FCB)。
另外，如果必要，第一布线层112a可被称为芯布线层，第二布线层112b和第三布线层112c可分别被称为第一积层布线层和第二积层布线层，第一布线过孔层113a可被称为芯布线过孔层，并且第二布线过孔层113b和第三布线过孔层113c可分别被称为第一积层布线过孔层和第二积层布线过孔层。另外，积层绝缘层或最外绝缘层可简称为绝缘层。
芯绝缘层111a可用作印刷电路板110A的芯层，并且可具有刚度。芯绝缘层111a的材料可没有具体地限制。例如，可使用绝缘材料，并且绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合或与无机填料一起浸在诸如玻璃纤维(或者玻璃布或者玻璃织物)的芯材料中的树脂(例如，半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。芯绝缘层111a可通过覆铜层压板(CCL)实施。芯绝缘层111a的弹性模量可大于积层绝缘层111b和111c的弹性模量。换句话说，芯绝缘层111a可具有优异的刚度。芯绝缘层111a的厚度可大于积层绝缘层111b和111c的层中的每个的厚度。
积层绝缘层111b和111c可相对于芯绝缘层111a堆积在芯绝缘层111a的两侧上。积层绝缘层111b和111c的材料也可没有具体地限制。例如，可使用绝缘材料，并且绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合或与无机填料一起浸在芯材料中的树脂(诸如ABF(Ajinomoto Build-up Film)等)。积层绝缘层111b和111c可按照相同的方式堆积在芯绝缘层111a的两侧上，并且因此可具有相同的层数。积层绝缘层111b的数量和积层绝缘层111c的数量可没有具体地限制，并且可根据设计以各种方式进行修改。
最外绝缘层111d和111e可分别设置在积层绝缘层111b的上表面和积层绝缘层111c的下表面上，并且可保护印刷电路板110A的内部组件。在最外绝缘层111d和111e中的每个上，可形成使布线层112b和112c的一部分暴露的多个开口。最外绝缘层111d和111e的材料可没有具体地限制。例如，可使用绝缘材料，并且在这种情况下，可使用阻焊剂作为绝缘材料。然而，绝缘材料可不限于此，可使用上述的半固化片、ABF(Ajinomoto Build-upFilm)等。
布线层112a、112b和112c可根据各个层的设计在印刷电路板110A中执行各种功能。例如，布线层112a、112b和112c可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案的各种信号图案，并且还可包括各种类型的焊盘。布线层112a、112b和112c的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料，具体地，金属材料。
布线过孔层113a、113b和113c可使设置在不同层上的布线层112a、112b和112c电连接，并且因此可在印刷电路板110A中形成电路径。布线过孔层113a、113b和113c中的每个可包括多个布线过孔。布线过孔层113a、113b和113c中的每个的布线过孔可包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料，具体地，金属材料。根据各个层的设计，布线过孔层113a、113b和113c可在印刷电路板110A中执行各种功能。例如，布线过孔层113a、113b和113c可包括接地过孔、电力过孔、信号过孔等。布线过孔层113a、113b和113c中的每个的布线过孔可以是填充有导电材料的填充型过孔，或者可以是导电材料沿通路孔的壁设置的共形型过孔(conformal type vias)。第一布线过孔层113a的布线过孔可具有沙漏形状、圆柱形状等，并且第二布线过孔层113b和第三布线过孔113c的布线过孔可具有沿相反的方向形成的锥形形状。
印刷电路板110A可包括位于设置有电子组件130和140的最外部中的多个第一焊盘112bP，并且第一焊盘112bP的至少一部分可通过形成在第一最外绝缘层111d上的多个开口中的每个暴露。在示例性实施例中，多个第一焊盘112bP可以是第二布线层112b的一部分。多个第一焊盘112bP可通过第二布线过孔层113b上的多个布线过孔电连接到互连结构120A中的电路构件125的电路层122和/或无源器件126中的每个的外电极126P。多个第一焊盘112bP可通过多个第一电连接金属150电连接到电子组件130和140。按照如上所述的路径，电子组件130和140可设置在互连结构上120A正上方，并且可电连接到互连结构120A中的电路构件125的电路层122和/或无源器件中的每个的外电极126P。
印刷电路板110A可包括嵌入其中的多个第二焊盘112aP。在示例性实施例中，多个第二焊盘112aP可以是第一布线层112a的一部分。然而，在互连结构120A设置在第一积层绝缘层111b上而不是在芯绝缘层111a上的情况下，多个第二焊盘112aP可以是第二布线层112b的一部分。多个第二焊盘112aP可通过第二电连接金属160电连接到互连结构120A中的背侧电路层128。换句话说，互连结构120A可电连接到安装有电子组件130和140的印刷电路板110A的上部，并且还可连接到印刷电路板110A的下部。
互连结构120A可设置在印刷电路板110A的芯绝缘层111a上并且嵌入在第一积层绝缘层111b中。为了固定互连结构120A，如果必要，可在芯绝缘层111a上形成诸如环氧树脂的底部填充树脂170。在示例性实施例中，互连结构120A可包括：电路构件125，具有一个或更多个腔125h；一个或更多个无源器件126，设置在腔125h中的每个中；以及增强层127，覆盖电路构件125的至少部分和无源器件126的至少部分并填充腔125h的至少部分。此外，互连结构120A还可包括：背侧电路层128，设置在增强层127上；以及背侧连接过孔层129，贯穿增强层127的至少部分并将背侧电路层128电连接到电路构件125的电路层122和无源器件126的外电极126P。
电路构件125可将在印刷电路板110A上并排设置的电子组件130和140彼此电连接。换句话说，电子组件130和140可通过电路构件125的电路层122等彼此电连接。电路构件125可包括：多个绝缘层121；多个电路层122，分别设置在多个绝缘层121中；以及多个连接过孔层123，分别贯穿多个绝缘层并且将多个电路层122彼此电连接。腔125h可贯穿多个绝缘层121中的部分绝缘层中的每个的至少部分。例如，腔125h可贯穿所有多个绝缘层121。
绝缘层121可包括绝缘材料，并且绝缘材料可以是感光电介质(PID)。换句话说，绝缘材料可以是感光绝缘材料。绝缘层的数量可没有具体地限制，并且可根据设计以各种方式进行修改。绝缘层121的层之间的边界可以是明显的，或者可以是模糊的。
电路层122可使电子组件130和140彼此电连接。电路层122可根据各个层的设计执行各种功能，并且可至少包括信号图案和信号焊盘。电路层122的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料，具体地，金属材料。电路层122的数量可没有具体地限制，并且可根据设计以各种方式进行修改。
连接过孔层123可使形成在不同层上的电路层122电连接，并且可因此在电路构件125中形成电路径。连接过孔层123中的每个可包括多个连接过孔。连接过孔层123中的每个的连接过孔可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料，具体地，金属材料。连接过孔层123可根据各个层的设计执行各种功能，并且可至少包括信号过孔。连接过孔层123中的每个的连接过孔可以是填充有导电材料的填充型过孔，或者可以是导电材料沿通路孔的壁设置的共形型过孔。连接过孔层123中的每个的连接过孔可具有锥形形状。
在使用PID作为绝缘层121的材料的情况下，可显著减小绝缘层121的厚度，并且可形成感光通路孔。因此，电路层122和连接过孔层123可构造为具有高密度。例如，电路层122和连接过孔层123可被构造为具有比印刷电路板110A的布线层112a、112b和112c以及布线过孔层113a和113b的密度高的密度。具体地，电路层122中的每个的厚度可小于布线层112a、112b和112c中的每个的厚度，并且电路层122的层间距可窄于布线层112a、112b和112c的层间距。另外，连接过孔层123中的每个的连接过孔的尺寸可小于布线过孔层113a、113b和113c中的每个的布线过孔的尺寸，并且连接过孔层123中的每个的连接过孔的高度或厚度可小于布线过孔层113a、113b和113c中的每个的布线过孔的高度或厚度，并可具有精细节距，使得连接过孔之间的节距可窄于布线过孔之间的节距。即使在使用不同材料作为绝缘层121的材料的情况下，也可期望将电路层122和连接过孔层123设计为具有比印刷电路板110A的布线层112a、112b和112c以及布线过孔层113a和113b的密度高的密度。绝缘层121中的每个的厚度可小于绝缘层111b中的每个的厚度，以使电路层122和连接过孔层123的密度高于布线层112a、112b和112c和布线过孔层113a和113b的密度。
无源器件126可被设置为一个无源器件或多个无源器件。无源器件126中的每个可彼此相同或不同。无源器件126中的每个可设置在电路构件125的腔125h中。如果必要，多个无源器件126可设置在单个腔125h中。无源器件126可以是诸如电容器、电感器等公知的无源器件。无源器件126中的每个可具有外电极126P。换句话说，无源器件126中的每个可以是独立的片式组件。可期望电子组件130和140中的至少一个设置在无源器件126中的至少一个的正上方，并且还可期望无源器件126中的至少一个设置在电子组件130和电子组件140的正下方。通过上述布置，可提供显著减小的电路径，并且可稳定地供应电力等。
增强层127可填充腔125h中的每个的至少部分，并且可覆盖电路构件125的至少部分和无源器件126的至少部分。增强层127可保护电路构件125和无源器件126，并且可使互连结构120A具有刚度。换句话说，电路构件125的绝缘层121可使用适合于高密度设计的材料形成，并且可使用增强层127来增强刚度。因此，增强层127可包括具有比绝缘层121的弹性模量大的弹性模量的材料。作为增强层127的材料，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂，或者诸如ABF等的通过将无机填料与上述树脂中的任意一种混合而形成的材料。
背侧电路层128和背侧连接过孔层129可使互连结构120A电连接到印刷电路板110A的下部。换句话说，背侧电路层128和背侧连接过孔层129可使互连结构120A中的电路构件125的电路层122和无源器件126的外电极126P电连接到印刷电路板110A的下部中的布线层112a和112c。背侧电路层128可通过第二电连接金属160电连接到印刷电路板110A上的第二焊盘112aP。背侧电路层128和背侧连接过孔层129可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料，具体地，金属材料。背侧电路层128和背侧连接过孔层129可根据设计执行各种功能。背侧连接过孔层129的连接过孔可以是填充有导电材料的填充型过孔，或者可以是导电材料沿通路孔的壁设置的共形型过孔。此外，背侧连接过孔层129的连接过孔可具有沿与连接过孔层123的连接过孔的方向相同的方向形成的锥形形状。背侧电路层128和背侧连接过孔层129的厚度、尺寸、节距等可大于电路层122和连接过孔层123的厚度、尺寸、节距等。换句话说，背侧电路层128和背侧连接过孔层129可形成为具有相对低的密度。
另外，可使用公知的载体形成互连结构120A。例如，可在载体上通过镀覆工艺形成电路层122，可通过PID涂覆工艺、固化工艺等形成绝缘层121，可通过光刻法形成贯穿绝缘层121的通路孔，可通过镀覆工艺再次形成电路层122和连接过孔层123，并且可通过重复上述工艺形成电路构件125。电路构件125的电路层122和连接过孔层123可形成在电路构件125的部分区域中，并且绝缘层121可仅层叠在该部分区域上。另一方面，可使用暴露的电路层122执行用于检查电路是否正常操作的电检查。换句话说，电路层122可包括用于电检查的电路图案。此后，可通过光刻法，使用激光钻孔等在电路构件125的电路层122或连接过孔层123都未形成的区域中形成一个或更多个腔125h，并且无源器件126可设置在腔125h中的每个中。然后，可通过增强层127覆盖电路构件125的至少部分和无源器件126的至少部分，并且可通过增强层127填充腔125h的至少部分。可通过层压和固化ABF等形成增强层127。另外，可使用激光钻孔和/或机械钻孔等形成用于贯穿增强层127的至少部分的背侧连接过孔层129的通路孔，并且可通过镀覆工艺形成背侧连接过孔层129和背侧电路层128。可通过如上所述的一系列工艺形成互连结构120A。
电子组件130和140可以是半导体芯片。在这种情况下，半导体芯片中的每个可包括数百到数百万个器件集成在单个芯片中的集成电路(IC)。集成电路可以是例如处理器芯片(诸如中央处理单元(CPU)、图形处理器(例如，图形处理单元(GPU))、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等)，更具体地，是应用处理器(AP)。然而，半导体芯片不限于此，并且可以是诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存、高带宽存储器(HBM)等的存储器芯片、诸如专用集成电路(ASIC)等的逻辑芯片或诸如电源管理IC(PMIC)的芯片。作为示例，第一电子组件130可包括诸如AP的处理器芯片，并且第二电子组件140可包括诸如HBM的存储器芯片，但是电子组件130和140不限于此。
电子组件130和140中的每个可基于有效晶圆形成，并且在这种情况下，形成电子组件中的每个的主体的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。在主体中，可形成各种电路。另外，用于将电子组件130和140电连接到其他组件的连接焊盘可形成在主体中，并且连接焊盘可包括诸如铝(Al)、铜(Cu)等的导电材料。电子组件130和140可以是裸芯片，并且在这种情况下，凸块130b和140b可设置在连接焊盘上，并且电子组件130和140可通过第一电连接金属150安装在印刷电路板110A上。换句话说，电子组件130和140可通过第一电连接金属150电连接到设置在印刷电路板110A的互连结构120A上的第二布线层112b，并且可通过位于互连结构120A上的第二布线过孔层113b电连接到互连结构120A。电子组件130和140中的每个可以是封装的芯片，并且在这种情况下，可在连接焊盘上形成另外的绝缘层和另外的重新分布层，并且凸块130b和140b可连接到重新分布层。
第一电连接金属150可利用具有低熔点的金属(诸如包括锡(Sn)、铝(Al)、铜(Cu)等的焊料)形成，但是第一电连接金属150的材料不限于此。第一电连接金属150可以是焊盘、焊球、引脚等。第一电连接金属150可构造为具有多层或单层。在第一电连接金属150被构造为具有多层的情况下，第一电连接金属150可包括铜柱和焊料，并且在第一电连接金属150被构造为具有单层的情况下，第一电连接金属150可包括锡-银焊料。然而，第一电连接金属150的材料不限于此。
第二电连接金属160可利用包括具有低熔点的金属的膏(诸如包括包含锡(Sn)、铝(Al)、铜(Cu)的焊料的膏等)形成。然而，第二电连接金属160的材料不限于此。作为第二电连接金属160的材料，可使用其他的公知的导电膏。
图7是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
参照附图，在根据另一示例性实施例的具有嵌入式互连结构100B的基板中，可设置印刷电路板110B来代替印刷电路板110A，并且与上述具有嵌入式互连结构100A的基板相比，印刷电路板110B可不包括芯绝缘层111a和第一布线过孔层113a，并且可减少第一布线层112a的数量。换句话说，印刷电路板110B可以是通过无芯工艺制造的无芯基板。另外，该附图示出了第二积层绝缘层111c堆积在第一积层绝缘层111b的下部的无芯结构，但是示例性实施例不限于此。无芯结构可被修改为仅层叠多个第一积层绝缘层111b的无芯结构。在这种情况下，可仅存在第二布线过孔层113b，并且因此，布线过孔的整体锥形方向可相同。可选地，第一积层绝缘层111b的数量和第二积层绝缘层111c的数量可被构造为彼此不同。例如，第二积层绝缘层111c可被构造为具有一层，并且其余层可被构造为第一积层绝缘层111b，以使第一积层绝缘层111b的数量设置为大于第二积层绝缘层111c的数量。在这种情况下，仅在最下部中的布线过孔的锥形方向可与其他布线过孔的锥形方向相反。由于其他组件和构造的描述与参照图6和其他附图进行描述的描述相同，将不重复其他组件和构造的描述。
图8是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
参照附图，在根据另一示例实施例的具有嵌入式互连结构100C的基板中，可设置印刷电路板110C来代替印刷电路板110A，并且与具有上述嵌入式互连结构100A的基板相比，可在印刷电路板110C中的第一积层绝缘层111b中形成腔111bh，并且互连结构120A可设置在腔111bh中。上述构造可通过层叠形成有腔111bh的一个或更多个第一积层绝缘层111b、将互连结构120A设置在腔111bh中并另外层叠一个或更多个第一积层绝缘层111b来实现。可选地，上述构造可通过层叠一个或更多个第一积层绝缘层111b、加工腔111bh、将互连结构120A设置在腔111bh中并另外层叠一个或更多个第一积层绝缘层111b来实现。在设置互连结构120A之后，填充腔111bh的另外层叠的一个或更多个第一积层绝缘层111b可覆盖互连结构120A的侧表面，使得在另外层叠的一个或更多个第一积层绝缘层111b之前形成的其他第一积层绝缘层111b可通过另外层叠的一个或更多个第一积层绝缘层111b与互连结构120A的侧表面间隔开。在这种情况下，填充腔111bh的另外层叠的一个或更多个第一积层绝缘层111b可与底部填充树脂170接触。由于其他组件和构造的描述与参照图6和图7以及其他附图进行描述的描述相同，将不重复其他组件和构造的描述。
图9是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
参照附图，在根据另一示例实施例的具有嵌入式互连结构100D的基板中，可设置印刷电路板110D来代替印刷电路板110C，并且与具有上述嵌入式互连结构100C的基板相比，印刷电路板110D可不包括芯绝缘层111a和第一布线过孔层113a，并且可减少第一布线层112a的数量。换句话说，印刷电路板110D可以是通过无芯工艺制造的无芯基板。由于其他组件和构造的描述与参照图6至图8以及其他附图进行描述的描述相同，将不重复其他组件和构造的描述。
图10是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
参照附图，在根据另一示例实施例的具有嵌入式互连结构100E的基板中，可设置印刷电路板110E来代替印刷电路板110A，并且与上述具有嵌入式互连结构100A的基板相比，在印刷电路板110E中，可嵌入其中未设置背侧电路层128和背侧连接过孔层129的互连结构120B。印刷电路板110E可包括嵌入其中的金属层112aM，并且金属层112aM可设置在芯绝缘层111a上，但是示例性实施例不限于此。金属层112aM可设置在第一积层绝缘层111b中的一个中。互连结构120B可设置在金属层112aM上并嵌入在印刷电路板110E中。例如，互连结构120B可通过粘合剂165附着到金属层112aM，使得与电子组件130和140相对的增强层127的底表面附着到金属层112aM。金属层112aM可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料，具体地，金属材料。粘合剂165可以是公知的导电膏、焊膏等。在这种情况下，可省略上述底部填充树脂170。由于其他组件和构造的描述与参照图6至图9以及其他附图进行描述的描述相同，将不重复其他组件和构造的描述。
图11是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
参照附图，在根据另一示例实施例的具有嵌入式互连结构100F的基板中，可设置印刷电路板110F来代替印刷电路板110E，并且与上述具有嵌入式互连结构100E的基板相比，印刷电路板110F可不包括芯绝缘层111a和第一布线过孔层113a，可减少第一布线层112a的数量。换句话说，印刷电路板110F可以是通过无芯工艺制造的无芯基板。由于其他组件和构造的描述与参照图6至图10以及其他附图进行描述的描述相同，将不重复其他组件和构造的描述。
图12是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
参照附图，在根据另一示例实施例的具有嵌入式互连结构100G的基板中，可设置印刷电路板110G来代替印刷电路板110E，并且与上述具有嵌入式互连结构100E的基板相比，可在印刷电路板110G中的第一积层绝缘层111b上形成腔111bh，互连结构120B可设置在腔111bh中。上面的构造可通过层叠形成有腔111bh的一个或更多个第一积层绝缘层111b、将互连结构120B设置在腔111bh中，并且另外层叠一个或更多个第一积层绝缘层111b来实现。可选地，上面的构造可通过层叠一个或更多个第一积层绝缘层111b、加工腔111bh、将互连结构120B设置在腔111bh中，并且另外层叠一个或更多个第一积层绝缘层111b来实现。由于其他组件和构造的描述与参照图6至图11以及其他附图进行描述的描述相同，将不重复其他组件和构造的描述。
图13是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
参照附图，在根据另一示例实施例的具有嵌入式互连结构100H的基板中，可设置印刷电路板110H来代替印刷电路板110G，并且与上述具有嵌入式互连结构100G的基板相比，印刷电路板110H可不包括芯绝缘层111a和第一布线过孔层113a，可减少第一布线层112a的数量。换句话说，印刷电路板110H可以是通过无芯工艺制造的无芯基板。由于其他组件和构造的描述与参照图6至图12以及其他附图进行描述的描述相同，将不重复其他组件和构造的描述。
图14是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
图15是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
图16是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
图17是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
参照附图，与具有嵌入式互连结构100A、100C、100E和100G的基板相比，在具有嵌入式互连结构100I、100J、100K和100L的基板中，可设置印刷电路板110I、110J、110K和110L来代替印刷电路板110A、110C、110E和110G。印刷电路板110I、110J、110K和110L可包括具有更大厚度的芯绝缘层111a、更多数量的积层绝缘层111b和111c、更多数量的布线层112b和112c以及更多数量的布线过孔层113b和113c。芯绝缘层111a的厚度可大于第一积层绝缘层111b的总厚度和/或第二积层绝缘层111c的总厚度。由于芯绝缘层111a的厚度相对大，因此第一过孔层113a可以是导电材料113a1以共形的方式沿具有圆柱形状的竖直通孔的壁镀覆并形成的镀覆通孔(PHT)。在这种情况下，导电材料之间的通孔的空间可填充有封堵材料113a2。封堵材料113a2可以是公知的诸如绝缘材料或导电墨的封堵材料。另一方面，在印刷电路板110I、110J、110K和110L中，互连结构120A和120B可设置在第一积层绝缘层111b上，而不是设置在芯绝缘层111a上。换句话说，第二布线层112b中的一个可包括用于安装互连结构120A的焊盘112bP'，或者金属层112bM可设置在第一积层绝缘层111b中的一个上。另外，在印刷电路板110I、110J、110K和110L中，第一电连接金属150可通过凸块下金属155连接到上述第一焊盘112bP。换句话说，多个凸块下金属155可分别形成在使位于第一积层绝缘层111b中的最外绝缘层上的多个第一焊盘112bP暴露的多个开口中，并且第一电连接金属150可分别连接到凸块下金属155。通过上面的构造，可确保优异的可靠性。由于其他组件和构造的描述与参照图6至图13以及其他附图进行描述的描述相同，将不重复其他组件和构造的描述。
图18是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
图19是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
图20是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
图21是示出具有嵌入式互连结构的基板的另一示例的示意性截面图。
参照附图，与具有嵌入式互连结构100I、100J、100K和100L的基板相比，在具有嵌入式互连结构100M、100N、100O和100P的基板中，可设置印刷电路板110M、110N、110O和110P来代替印刷电路板110I、110J、110K和110L。在印刷电路板110M、110N、110O和110P中的每个中，互连结构120A或120B可嵌入构造为一层的第一积层绝缘层111b中，而不是嵌入多个第一积层绝缘层111b中，或者其中设置互连结构120A或120B的腔112bh可贯穿构造为一层的第一积层绝缘层111b，而不是贯穿多个第一积层绝缘层111b。由于其他组件和构造的描述与参照图6至图17以及其他附图进行描述的描述相同，将不重复其他组件和构造的描述。
图22A和22B是示出能够应用于具有嵌入式互连结构的基板的互连结构的其他示例的示意性截面图。
参照附图，增强层127可构造为多个增强层127a和127b。例如，增强层127可包括：第一增强层127a，填充腔125h中的每个的至少部分并覆盖无源器件126中的每个的至少部分；以及第二增强层127b，覆盖电路构件125的至少部分和第一增强层127a的至少部分。第一增强层127a和第二增强层127b可包括不同的材料，并且因此，第一增强层127a和第二增强层127b之间的边界可以是明显的。第二增强层127b的刚度可大于第一增强层127a的刚度。换句话说，第二增强层127b的弹性模量可大于第一增强层127a的弹性模量。作为示例，第一增强层127a的材料可以是ABF、PID等，并且第二增强层127b的材料可以是半固化片或无机材料，但是材料不限于此。如果必要，第二增强层127b的一部分可以是金属以增强刚度，并且在这种情况下，可期望适当地设置绝缘材料以实现与电路层122或外电极126P的电绝缘。
根据前述示例性实施例，可提供一种基板，该基板具有嵌入式互连结构，该嵌入式互连结构包括能够使安装在印刷电路板上的电子组件电连接的电路，这可解决可靠性问题、降低成本并且改善电源完整性性能。
在示例性实施例中，术语“下侧”，“下部”，“底表面”等可用于指与附图中的截面相关的面向包括有机中介器的半导体封装件的安装表面的方向，并且术语“上侧”，“上部”，“顶表面”等可用于指与上述方向相反的方向。为了便于描述，可对术语进行如上定义，并且示例性实施例的权利的范围不具体地限于上面的术语。
在示例性实施例中，术语“连接”不仅可指“直接连接”，还可包括通过粘合层等的“间接连接”。另外，术语“电连接”可包括元件“物理连接”的情况和元件“未物理连接”的情况。此外，术语“第一”、“第二”等可用于将一个元件与另一元件区分开，并且可不限制关于元件的顺序和/或重要性或其他。在一些情况下，第一元件可被称为第二元件，并且类似地，在不脱离示例性实施例的权利的范围情况下，第二元件可被称为第一元件。
在示例性实施例中，术语“示例性实施例”可不是指同一示例性实施例，而是可被提供用于描述和强调每个示例性实施例的不同独特特征。可实现以上提出的示例性实施例，不排除与其他示例性实施例的特征组合的可能性。例如，即使在一个示例性实施例中描述的特征没有在另一示例性实施例中描述，但是除非另外指出，否则该描述可被理解为与另一示例性实施例相关。
示例性实施例中使用的术语用于简单地描述示例性实施例，并且不意图限制本公开。除非另外指出，否则单数术语包括复数形式。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可做出修改和变型。

Claims (28)

1.一种具有嵌入式互连结构的基板，包括：
互连结构，包括电路构件和无源器件，所述电路构件包括多个电路层和多个第一绝缘层，所述无源器件与所述电路构件平行设置并包括外电极；以及
印刷电路板，包括：第二绝缘层，覆盖所述互连结构；第一布线层，设置在所述第二绝缘层上；第一布线过孔，贯穿所述第二绝缘层的至少部分并将所述第一布线层电连接到所述多个电路层中的最上电路层；以及第二布线过孔，贯穿所述第二绝缘层的至少部分并将所述第一布线层电连接到所述无源器件的所述外电极，
其中，接触所述第一布线过孔的所述最上电路层的顶表面与接触所述第二布线过孔的所述外电极的顶表面共面，
其中，所述电路构件具有腔，所述无源器件设置在所述腔中，
所述互连结构还包括增强层，所述增强层包括覆盖所述电路构件的至少一部分和所述无源器件的至少一部分的第一部分以及填充所述腔的至少一部分的第二部分，
其中，所述增强层的弹性模量大于所述多个第一绝缘层的弹性模量。
2.根据权利要求1所述的具有嵌入式互连结构的基板，其中，所述互连结构还包括：背侧电路层，设置在所述增强层的底表面上；以及背侧连接过孔层，贯穿所述增强层的至少部分，并且将所述背侧电路层电连接到所述多个电路层中的最下电路层和所述无源器件的所述外电极。
3.根据权利要求2所述的具有嵌入式互连结构的基板，其中，所述印刷电路板具有设置在所述互连结构的下部的多个焊盘，所述互连结构设置在所述多个焊盘上，并且所述背侧电路层通过电连接金属连接到所述多个焊盘。
4.根据权利要求1所述的具有嵌入式互连结构的基板，其中，所述印刷电路板具有设置在所述互连结构的下部的金属层，所述互连结构设置在所述金属层上，并且所述增强层的底表面通过粘合剂附着到所述金属层。
5.根据权利要求1所述的具有嵌入式互连结构的基板，其中，所述多个电路层分别设置在所述多个第一绝缘层上，并且所述互连结构还包括多个连接过孔层，所述多个连接过孔层贯穿所述多个第一绝缘层并将所述多个电路层彼此电连接，并且所述多个第一绝缘层中的最上第一绝缘层的顶表面与所述最上电路层的顶表面和所述外电极的顶表面共面。
6.根据权利要求5所述的具有嵌入式互连结构的基板，其中，所述多个第一绝缘层中的每个包括感光绝缘材料。
7.根据权利要求5所述的具有嵌入式互连结构的基板，其中，所述多个电路层中的每个被设计为具有比所述第一布线层的密度高的密度。
8.根据权利要求7所述的具有嵌入式互连结构的基板，其中，所述多个连接过孔层中的每个具有比所述第一布线过孔和所述第二布线过孔的高度小的高度的连接过孔，并且所述连接过孔之间的节距小于所述第一布线过孔之间的节距和所述第二布线过孔之间的节距。
9.根据权利要求1所述的具有嵌入式互连结构的基板，其中，所述印刷电路板还包括：第二布线层，设置在所述第一布线层的下部，并且所述第二布线层的至少部分被所述第二绝缘层覆盖；以及第三布线过孔，贯穿所述第二绝缘层的至少部分并使所述第一布线层和所述第二布线层电连接，
其中，所述第一布线过孔的高度和所述第二布线过孔的高度与所述第三布线过孔的高度不同。
10.根据权利要求1所述的具有嵌入式互连结构的基板，其中，所述印刷电路板包括：
芯绝缘层；
芯布线层，设置在所述芯绝缘层的两个表面上；
芯布线过孔层，贯穿所述芯绝缘层并将设置在不同层上的所述芯布线层彼此电连接；
多个第一积层绝缘层，堆积在所述芯绝缘层的上方；
多个第一积层布线层，分别设置在所述多个第一积层绝缘层上；
多个第一积层布线过孔层，分别贯穿所述多个第一积层绝缘层，并使设置在不同层上的所述芯布线层电连接到所述多个第一积层布线层；
多个第二积层绝缘层，堆积在所述芯绝缘层的下方；
多个第二积层布线层，分别设置在所述多个第二积层绝缘层上；以及
多个第二积层布线过孔层，分别贯穿所述多个第二积层绝缘层，并使设置在不同层上的所述芯布线层电连接到所述多个第二积层布线层，
所述多个第一积层绝缘层包括所述第二绝缘层，所述多个第一积层布线层包括所述第一布线层，并且所述多个第一积层布线过孔层包括所述第一布线过孔和所述第二布线过孔，
所述芯绝缘层的厚度大于所述多个第一积层布线层或所述多个第二积层布线层的厚度。
11.根据权利要求10所述的具有嵌入式互连结构的基板，其中，所述芯布线层包括设置在贯穿所述芯绝缘层的通孔的壁上的导电材料以及填充所述通孔的所述导电材料之间的空间的封堵材料。
12.根据权利要求10所述的具有嵌入式互连结构的基板，其中，所述芯布线层包括完全填充贯穿所述芯绝缘层的通孔的导电材料。
13.一种具有互连结构的基板，包括：
互连结构，包括电路构件和无源器件，所述电路构件包括电路层和第一绝缘层，所述无源器件与所述电路构件平行设置并具有外电极；
印刷电路基板，所述互连结构嵌入在所述印刷电路基板中，并且所述印刷电路基板包括电连接到所述电路层并且具有比所述电路层的密度低的密度的布线层；以及
多个电子组件，彼此平行地安装在所述印刷电路基板上，并通过电连接金属电连接到所述布线层，
其中，所述多个电子组件通过所述电路层彼此电连接，
其中，所述电路构件具有腔，所述无源器件设置在所述腔中，
所述互连结构还包括增强层，所述增强层包括覆盖所述电路构件的至少一部分和所述无源器件的至少一部分的第一部分以及填充所述腔的至少一部分的第二部分，
其中，所述增强层的弹性模量大于所述第一绝缘层的弹性模量。
14.根据权利要求13所述的具有互连结构的基板，其中，所述多个电子组件中的至少一个设置在所述无源器件的正上方，并且通过所述布线层电连接到所述无源器件的所述外电极。
15.根据权利要求13所述的具有互连结构的基板，其中，所述印刷电路基板还包括覆盖所述互连结构的第二绝缘层，所述布线层设置在所述第二绝缘层上，并且所述布线层通过贯穿所述第二绝缘层的至少部分的布线过孔层电连接到所述电路构件的所述电路层和所述无源器件的所述外电极。
16.根据权利要求15所述的具有互连结构的基板，其中，所述印刷电路基板还包括：最外绝缘层，所述最外绝缘层设置在所述第二绝缘层上并具有使所述布线层的至少部分暴露的多个开口；以及多个凸块下金属，分别设置在所述最外绝缘层的所述多个开口上，并连接到暴露的所述布线层，并且所述电连接金属连接到所述多个凸块下金属。
17.一种基板，包括：
互连结构，包括电路层，所述电路层通过所述电路层之间的第一绝缘层在所述基板的厚度方向上彼此间隔开，并且通过分别穿过所述第一绝缘层的第一连接过孔层彼此电连接；
印刷电路基板，所述互连结构嵌入在所述印刷电路基板中，所述印刷电路基板包括彼此堆叠的布线层，所述布线层通过所述布线层之间的第二绝缘层在所述基板的所述厚度方向上彼此间隔开，并且通过分别穿过所述第二绝缘层的第二连接过孔层彼此电连接；以及
电子组件，设置在所述印刷电路基板上，在所述厚度方向上与所述互连结构的一部分重叠，并至少通过所述互连结构的所述电路层彼此电连接，
其中，所述印刷电路基板的所述布线层中的一个布线层在所述互连结构的上方延伸，并且设置在所述电子组件和所述互连结构之间，并且
所述第二连接过孔层中的连接到所述布线层中的设置在所述电子组件和所述互连结构之间的所述一个布线层的过孔层的过孔与所述互连结构的所述第一连接过孔层的过孔在所述基板的所述厚度方向上呈彼此相反的锥形，
其中，所述互连结构还包括无源组件，所述无源组件设置在形成于所述互连结构中的腔中，
所述互连结构还包括增强层，所述增强层包括覆盖所述电路层和所述第一绝缘层的至少一部分以及所述无源组件的至少一部分的第一部分，并且包括填充所述腔的至少一部分的第二部分，
其中，所述增强层的弹性模量大于所述第一绝缘层的弹性模量。
18.根据权利要求17所述的基板，其中，所述无源组件的外电极直接通过所述第二连接过孔层中的连接到所述布线层中的设置在所述电子组件和所述互连结构之间的所述一个布线层的所述过孔层中的过孔电连接到所述布线层中的设置在所述电子组件和所述互连结构之间的所述一个布线层。
19.根据权利要求17所述的基板，其中，所述互连结构具有与所述印刷电路基板的所述第二绝缘层中的两个或更多个第二绝缘层接触的侧表面。
20.根据权利要求17所述的基板，其中，所述互连结构具有仅与所述印刷电路基板的所述第二绝缘层中的一个第二绝缘层接触的侧表面。
21.根据权利要求17所述的基板，其中，在所述互连结构的上表面和下表面之间的高度上，所述互连结构的所述第一绝缘层的数量大于所述印刷电路基板的所述第二绝缘层的数量。
22.根据权利要求17所述的基板，其中，所述互连结构的所述第一绝缘层中的每个利用有机材料制成。
23.一种基板，包括：
互连结构，包括电路层、无源组件和增强层，所述电路层通过所述电路层之间的第一绝缘层在所述基板的厚度方向上彼此间隔开，并且通过分别穿过所述第一绝缘层的第一连接过孔层彼此电连接，所述无源组件设置在所述第一绝缘层的腔中，所述增强层覆盖所述电路层中的一个电路层和所述无源组件并且填充所述腔的至少部分；
印刷电路基板，所述互连结构嵌入在所述印刷电路基板中，所述印刷电路基板包括彼此堆叠的布线层，所述布线层通过所述布线层之间的第二绝缘层在所述基板的所述厚度方向上彼此间隔开，并且通过分别穿过所述第二绝缘层的第二连接过孔层彼此电连接；以及
电子组件，设置在所述印刷电路基板上，在所述厚度方向上与所述互连结构的一部分重叠，并至少通过所述互连结构的所述电路层彼此电连接，
其中，所述布线层中的一个布线层在所述互连结构的上方延伸并且设置在所述电子组件和所述互连结构之间，并且
所述电路层中的由所述增强层的一部分覆盖的所述一个电路层设置在所述增强层的所述部分与所述布线层中的设置在所述电子组件和所述互连结构之间的所述一个布线层之间，
其中，所述增强层的弹性模量大于所述第一绝缘层的弹性模量。
24.根据权利要求23所述的基板，其中，所述无源组件的外电极直接通过所述第二连接过孔层中的连接所述布线层中的设置在所述电子组件和所述互连结构之间的所述一个布线层的过孔层中的过孔电连接到所述布线层中的设置在所述电子组件和所述互连结构之间的所述一个布线层。
25.根据权利要求23所述的基板，其中，所述互连结构具有与所述印刷电路基板的所述第二绝缘层的两个或更多个第二绝缘层接触的侧表面。
26.根据权利要求23所述的基板，其中，所述互连结构具有仅与所述印刷电路基板的所述第二绝缘层中的一个第二绝缘层接触的侧表面。
27.根据权利要求23所述的基板，其中，在所述互连结构的上表面和下表面之间的高度上，所述互连结构的所述第一绝缘层的数量大于所述印刷电路基板的所述第二绝缘层的数量。
28.根据权利要求23所述的基板，其中，所述互连结构的所述第一绝缘层中的每个利用有机材料制成。
CN201910103162.0A 2018-09-07 2019-02-01 具有嵌入式互连结构的基板 Active CN110891368B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0106862 2018-09-07
KR1020180106862A KR102163059B1 (ko) 2018-09-07 2018-09-07 연결구조체 내장기판

Publications (2)

Publication Number Publication Date
CN110891368A CN110891368A (zh) 2020-03-17
CN110891368B true CN110891368B (zh) 2022-10-18

Family

ID=69720086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910103162.0A Active CN110891368B (zh) 2018-09-07 2019-02-01 具有嵌入式互连结构的基板

Country Status (5)

Country Link
US (1) US10903170B2 (zh)
JP (1) JP6744050B2 (zh)
KR (1) KR102163059B1 (zh)
CN (1) CN110891368B (zh)
TW (2) TWI684259B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557541B2 (en) * 2018-12-28 2023-01-17 Intel Corporation Interconnect architecture with silicon interposer and EMIB
US11594498B2 (en) * 2020-04-27 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
US11894318B2 (en) 2020-05-29 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
DE102020130962A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
US11552015B2 (en) * 2020-06-12 2023-01-10 Qualcomm Incorporated Substrate comprising a high-density interconnect portion embedded in a core layer
KR20220001643A (ko) * 2020-06-30 2022-01-06 삼성전자주식회사 반도체 패키지
US11552029B2 (en) 2020-09-04 2023-01-10 Micron Technology, Inc. Semiconductor devices with reinforced substrates
US11538793B2 (en) 2020-10-27 2022-12-27 Mediatek Singapore Pte. Ltd. Semiconductor structure
KR20220086320A (ko) * 2020-12-16 2022-06-23 삼성전기주식회사 연결구조체 내장기판
US20220216154A1 (en) * 2021-01-06 2022-07-07 Mediatek Singapore Pte. Ltd. Semiconductor structure
KR20220135442A (ko) 2021-03-30 2022-10-07 삼성전기주식회사 연결구조체 내장기판 및 이를 포함하는 기판구조체
WO2023017727A1 (ja) * 2021-08-13 2023-02-16 株式会社村田製作所 インターポーザ
US11935761B2 (en) 2021-08-27 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming thereof
US11637087B2 (en) * 2021-08-27 2023-04-25 Taiwan Semiconductor Manufacturing Company Limited Multi-chip device and method of formation
KR20230075176A (ko) 2021-11-22 2023-05-31 삼성전기주식회사 인쇄회로기판
KR20230082278A (ko) 2021-12-01 2023-06-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20240044978A (ko) * 2022-09-29 2024-04-05 엘지이노텍 주식회사 반도체 패키지
CN116092948A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 一种制作芯片的方法及芯片

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2712091B2 (ja) 1990-03-30 1998-02-10 株式会社東芝 印刷配線板の接続装置
JP4137659B2 (ja) 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4012496B2 (ja) 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
JP2006019441A (ja) 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
KR100688769B1 (ko) 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
JP4659488B2 (ja) 2005-03-02 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP5160052B2 (ja) * 2006-06-16 2013-03-13 日本特殊陶業株式会社 配線基板、キャパシタ
TWI360375B (en) 2007-03-29 2012-03-11 Advanced Semiconductor Eng Carrier with embedded component and manufacturing
CN101653053B (zh) * 2008-01-25 2012-04-04 揖斐电株式会社 多层线路板及其制造方法
US8261435B2 (en) 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5001395B2 (ja) 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
KR101067109B1 (ko) * 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5566771B2 (ja) 2010-05-18 2014-08-06 日本特殊陶業株式会社 多層配線基板
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP2014090080A (ja) * 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
JP6478309B2 (ja) 2012-12-31 2019-03-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板及び多層基板の製造方法
KR101522786B1 (ko) 2012-12-31 2015-05-26 삼성전기주식회사 다층기판 및 다층기판 제조방법
US9685414B2 (en) * 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
CN106165092B (zh) 2014-02-26 2020-02-18 英特尔公司 具有穿桥导电过孔信号连接的嵌入式多器件桥
KR102356810B1 (ko) 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
JP2016207763A (ja) 2015-04-20 2016-12-08 京セラ株式会社 部品内蔵配線基板およびその製造方法
JP6752553B2 (ja) * 2015-04-28 2020-09-09 新光電気工業株式会社 配線基板
US9549468B1 (en) 2015-07-13 2017-01-17 Advanced Semiconductor Engineering, Inc. Semiconductor substrate, semiconductor module and method for manufacturing the same
KR102473406B1 (ko) * 2015-10-23 2022-12-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10276467B2 (en) * 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US9852971B1 (en) * 2016-06-09 2017-12-26 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
US9991219B2 (en) 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
KR102005349B1 (ko) 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US11277922B2 (en) * 2016-10-06 2022-03-15 Advanced Micro Devices, Inc. Circuit board with bridge chiplets
JP7112962B2 (ja) 2016-11-28 2022-08-04 三井金属鉱業株式会社 多層配線板の製造方法
JP2018107370A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
TWI684259B (zh) 2020-02-01
KR20200028602A (ko) 2020-03-17
JP6744050B2 (ja) 2020-08-19
TWI727416B (zh) 2021-05-11
KR102163059B1 (ko) 2020-10-08
TW202011553A (zh) 2020-03-16
JP2020043320A (ja) 2020-03-19
TW202011551A (zh) 2020-03-16
US20200083179A1 (en) 2020-03-12
CN110891368A (zh) 2020-03-17
US10903170B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
CN110891368B (zh) 具有嵌入式互连结构的基板
CN109755191B (zh) 扇出型半导体封装件
TWI694576B (zh) 扇出型半導體封裝
KR102066903B1 (ko) 안테나 모듈
CN109979923B (zh) 扇出型半导体封装件
CN110867417B (zh) 半导体封装件
CN111211107B (zh) 半导体封装件
CN109727930B (zh) 扇出型半导体封装模块
TWI771586B (zh) 半導體封裝
CN111223820A (zh) 混合中介体和包括该混合中介体的半导体封装件
CN112133678A (zh) 半导体封装件
CN111048484A (zh) 半导体封装件
CN111696958A (zh) 层叠封装件以及包括该层叠封装件的封装件连接系统
CN110970310A (zh) 敞开式焊盘结构及包括敞开式焊盘结构的半导体封装件
TW201919167A (zh) 扇出型半導體封裝
CN111199937A (zh) 半导体封装件
CN111755426A (zh) 半导体封装件
CN111916429A (zh) 层叠封装件及包括该层叠封装件的封装件连接系统
TWI685934B (zh) 扇出型半導體封裝
CN111180419B (zh) 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构
CN111223832A (zh) 扇出型半导体封装件
CN111199964A (zh) 封装模块
TWI787539B (zh) 半導體封裝
CN111584476A (zh) 半导体封装件
CN111816622A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant