CN111816622A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN111816622A
CN111816622A CN201911004262.4A CN201911004262A CN111816622A CN 111816622 A CN111816622 A CN 111816622A CN 201911004262 A CN201911004262 A CN 201911004262A CN 111816622 A CN111816622 A CN 111816622A
Authority
CN
China
Prior art keywords
disposed
semiconductor chip
chip
encapsulant
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911004262.4A
Other languages
English (en)
Inventor
金锺录
许荣植
曺正铉
李荣官
李承恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN111816622A publication Critical patent/CN111816622A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

本公开提供一种半导体封装件，所述半导体封装件包括：芯结构，具有第一表面和第二表面并且具有第一通孔和第二通孔；第一半导体芯片，嵌在芯结构中并且具有分别设置在第一半导体芯片的两个相对表面上的第一触点和第二触点；第一布线层，位于芯结构的表面上并且连接到第一触点；第二布线层，位于芯结构的第二表面上并且连接到第二触点；片式天线，设置在第一通孔中；第二半导体芯片，位于第二通孔中并且具有连接焊盘；第一重新分布层，位于芯结构的第一表面上，并且连接到连接端子、连接焊盘和第一布线层；包封剂，包封片式天线和第二半导体芯片；以及第二重新分布层，位于包封剂上，并且连接到第二布线层。

Description

半导体封装件
本申请要求于2019年4月12日在韩国知识产权局提交的第10-2019-0043219号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种半导体封装件。
背景技术
在设计诸如智能电话和各种汽车组件中的各种形式的模块时需要考虑的一个重要因素是在减小其尺寸的同时集成用于各种功能的各种组件(例如，集成电路芯片、传感器、无源组件等)。
在将包括各种半导体芯片的组件连接到主板的表面时，由于在单个模块内部通常不能为这样的组件提供充足的安装空间，因此会难以使模块小型化，同时由于组件之间的延长的信号路径，因此可能引起电损耗。具体地，需要用于连接设置在芯片的相对表面上的触点的双侧连接电路的半导体芯片(诸如电源IC芯片)常常需要复杂的电连接，因此，对封装件结构的小型化造成了巨大的挑战。
发明内容
本公开的一方面在于提供一种具有适合于各种形式的组件的结构的半导体封装件，其中，各种形式的组件包括需要用于连接设置在半导体芯片的相对表面上的触点的双侧连接电路的半导体芯片。
根据本公开的一方面，一种半导体封装件包括：芯结构、第一半导体芯片、第一布线层、第二布线层、片式组件、第一重新分布层、第二包封剂以及第二重新分布层。所述芯结构具有：框架，具有贯穿所述框架的彼此相对的第一表面和第二表面的腔；布线结构，贯穿所述框架以使所述第一表面和所述第二表面彼此连接；第一包封剂，包封所述第一半导体芯片并且设置在所述框架的所述第一表面和所述第二表面上，以及通孔，贯穿所述第一包封剂的部分和所述框架的部分，所述芯结构具有分别与所述框架的所述第一表面和所述第二表面对应的第一表面和第二表面。所述第一半导体芯片设置在所述腔中并且具有第一表面和第二表面，所述第一半导体芯片的所述第一表面具有第一触点，所述第一半导体芯片的所述第二表面与所述第一半导体芯片的所述第一表面相对并且具有第二触点，所述第一包封剂包封所述第一半导体芯片。所述第一布线层设置在所述芯结构的所述第一表面上并且贯穿所述第一包封剂以连接到所述第一半导体芯片的所述第一触点。所述第二布线层设置在所述芯结构的所述第二表面上并且贯穿所述第一包封剂以连接到所述第一半导体芯片的所述第二触点。所述片式组件设置在所述芯结构的所述通孔中并且具有连接端子。所述第一重新分布层设置在所述芯结构的所述第一表面上并且连接到所述片式组件的所述连接端子且连接到所述第一布线层。所述第二包封剂包封所述片式组件并且设置在所述芯结构的所述第二表面上。所述第二重新分布层设置在所述第二包封剂上并且贯穿所述第二包封剂以连接到所述第二布线层。
根据本公开的另一方面，一种半导体封装件包括：芯结构，具有彼此相对的第一表面和第二表面并且具有第一通孔和第二通孔；第一半导体芯片，嵌在所述芯结构中并且具有分别设置在两个相对表面上的第一触点和第二触点；第一布线层，设置在所述芯结构的所述第一表面上并且连接到所述第一半导体芯片的所述第一触点；第二布线层，设置在所述芯结构的所述第二表面上并且连接到所述第一半导体芯片的所述第二触点；片式天线，设置在所述芯结构的所述第一通孔中并且具有连接端子；第二半导体芯片，设置在所述芯结构的所述第二通孔中并且具有连接焊盘；第一重新分布层，设置在所述芯结构的所述第一表面上，并且连接到所述连接端子、所述连接焊盘和所述第一布线层；包封剂，包封所述片式天线和所述第二半导体芯片，并且设置在所述芯结构的所述第二表面上；以及第二重新分布层，设置在所述包封剂上，并且贯穿所述包封剂以连接所述第二布线层。
根据本公开的另一方面，一种半导体封装件包括：框架，具有贯穿所述框架的彼此相对的第一表面和第二表面的腔；布线结构，贯穿所述框架以使分别设置在所述第一表面和所述第二表面上的第一布线图案和第二布线图案彼此连接；半导体芯片，设置所述腔中，并且具有第一表面和第二表面，所述半导体芯片的所述第一表面具有第一触点，所述半导体芯片的所述第二表面与所述半导体芯片的所述第一表面相对并具有第二触点；第一包封剂，包封所述半导体芯片并且设置在所述框架的相对侧上以覆盖所述框架的所述第一表面和所述第二表面，所述第一包封剂将所述半导体芯片与所述框架分开；第一布线层和第二布线层，分别设置在所述第一包封剂的相对表面上，所述第一布线层通过位于所述第一包封剂的上部中的第一布线过孔电连接到所述第一布线图案和所述第一触点，并且所述第二布线层通过位于所述第一包封剂的下部中的第二布线过孔电连接到所述第二布线图案和所述第二触点；连接结构，所述连接结构上设置有所述第一布线层，所述连接结构包括重新分布层；片式组件，设置在贯穿所述第一包封剂的部分和所述框架的部分的通孔中，并且具有连接端子，所述片式组件设置在所述连接结构上；以及第二包封剂，设置在所述第一包封剂的所述上部上并且填充所述通孔。所述重新分布层电连接到所述第一布线层和所述连接端子。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出封装之前和封装之后的扇入型半导体封装件的示意性截面图；
图4表示示出扇入型半导体封装件的封装工艺的一系列示意性截面图；
图5是示出安装在中介基板上的扇入型半导体封装件的示意性截面图，其中，中介基板最终安装在电子装置的主板上；
图6是示出嵌在中介基板中的扇入型半导体封装件的示意性截面图，其中，中介基板最终安装在电子装置的主板上；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出安装在电子装置的主板上的扇出型半导体封装件的示意性截面图；
图9是根据本公开的示例实施例的半导体封装件的示意性截面图；
图10是沿着图9的线I-I′截取的半导体封装件的平面图；
图11是沿着图9的线II-II′截取的半导体封装件的平面图；
图12表示示出制造图9的芯结构的方法的主要工艺的截面图；
图13表示示出制造图9的半导体封装件的方法的主要工艺的截面图；
图14是示意性示出根据本公开的示例实施例的半导体封装件的截面图；以及
图15和图16是示意性示出根据本公开的各种示例实施例的半导体封装件的截面图。
具体实施方式
在下文中，将参照附图描述本公开的示例实施例。在附图中，为了清楚起见，可夸大或简化组件的形状、尺寸等。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括实现诸如以下的协议的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后被指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括实现各种其他无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板个人计算机(PC)、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。另外，可物理连接或电连接到母板1110或者可不物理连接或电连接到母板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，并且半导体封装件100可以是例如芯片相关组件中的应用处理器，但不限于此。电子装置不必然地限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不被使用，而是被封装并且在封装状态下在电子装置等中使用。
通常使用半导体封装的原因是：就电连接而言，半导体芯片和电子装置的主板之间的电路宽度经常存在差异。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，会难以将半导体芯片直接安装在主板上，因此使用用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术是有利的。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出封装之前和封装之后的扇入型半导体封装件的示意性截面图，图4显示示出扇入型半导体封装件的封装工艺的一系列示意性截面图。
参照图3A、图3B和图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化物膜、氮化物膜等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222非常小，因此会难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并可形成延伸穿过开口2251的凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子通常需要设置在半导体芯片的内部，因此扇入型半导体封装件具有大的空间局限性。因此，可能难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有小尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距也可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上的示意性截面图，其中，中介基板最终安装在电子装置的主板上，图6是示出扇入型半导体封装件嵌在中介基板中的示意性截面图，其中，中介基板最终安装在电子装置的主板上。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2301再次重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧表面可利用包封剂2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌在单独的中介基板2302中，在扇入型半导体封装件2200嵌在中介基板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2302再次重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，会难以在电子装置的主板(例如，2500)上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板(例如，2301或2302)上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌在中介基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外表面可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122和重新分布层2142彼此电连接。
在本制造工艺中，可在半导体芯片2120的外部形成包封剂2130之后形成连接构件2140。在这种情况下，执行用于形成连接构件2140的工艺以形成重新分布层2142以及使重新分布层2142和半导体芯片2120的连接焊盘2122彼此连接的过孔2143，因此，过孔2143可具有朝向半导体芯片2120减小的宽度(见放大区域)。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片2120上的连接构件2140重新分布并且设置在半导体芯片2120的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子通常需要设置在半导体芯片的内部(例如，半导体芯片位于封装件上的封装内)。因此，当半导体芯片的尺寸减小时，球的尺寸和节距通常需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片2120的I/O端子通过形成在半导体芯片上的连接构件2140重新分布并且设置在半导体芯片2120的外部(例如，位于半导体芯片的封装的外部)的形式。因此，即使在半导体芯片2120的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，如下所述。
图8是示出安装在电子装置的主板上的扇出型半导体封装件的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到位于半导体芯片2120的区域/封装的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另外，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术。扇出型半导体封装件是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌在其中的扇入型半导体封装件)的概念不同的概念。
在下文中，将参照附图更详细地描述本公开的各种示例实施例。
图9是示意性示出根据本公开的示例实施例的半导体封装件的截面图，图10和图11是分别沿着图9的线I-I′和线II-II′截取的半导体封装件的平面图。
参照图9至图11，根据本示例实施例的半导体封装件100包括：芯结构110，具有设置为彼此相对的第一表面110A和第二表面110B；第一半导体芯片120，嵌在芯结构110中；以及第一布线层135A和第二布线层135B，分别设置在芯结构110的第一表面110A和第二表面110B上。
嵌在芯结构110中的第一半导体芯片120具有第一触点120P1和第二触点120P2，第一触点120P1和第二触点120P2设置在第一半导体芯片120的两个表面(即，下表面和上表面)上。在一些示例实施例中，第一半导体芯片120可以为诸如电源管理集成IC(PMIC)的电源器件芯片。例如，电源器件芯片可包括绝缘栅双极晶体管(IGBT)芯片和场效应晶体管(FET)芯片中的至少一者。与主板(未示出)相邻的第一触点120P1可包括具有相对大的面积的单个触点，并且设置在与第一触点120P1相对的方向上的第二触点120P2可包括多个触点，多个触点均具有相对小的面积。
第一布线层135A和第二布线层135B可分别连接到第一触点120P1和第二触点120P2。因此，第一布线层135A和第二布线层135B可设置为用于第一半导体芯片120的双侧连接电路。
在本示例实施例中使用的芯结构110可包括：框架111，具有设置为彼此相对的第一表面111A和第二表面111B并且具有腔111H，第一半导体芯片120容纳在腔111H中；布线结构115，连接框架111的第一表面111A和第二表面111B；以及第一包封剂130(也称为“包封层”)，设置在框架111的第一表面111A和第二表面111B上并且包封第一半导体芯片120。
布线结构115可包括：布线图案112a和112b，分别设置在框架111的第一表面111A和第二表面111B上；以及布线过孔113，贯穿框架111并且连接到布线图案112a和112b。芯结构110的其上分别设置有第一布线层135A和第二布线层135B的第一表面110A和第二表面110B可通过第一包封剂130的表面设置。
更具体地，第一布线层135A可包括：第一布线图案132a，设置在第一包封剂130的设置为芯结构110的第一表面110A的表面上；以及第一布线过孔133a，连接到第一布线图案132a并且部分地贯穿第一包封剂130。第一布线层135A通过第一布线过孔133a连接到第一半导体芯片120的第一触点120P1和布线结构115(具体地，布线图案112a)。
类似地，第二布线层135B可包括：第二布线图案132b，设置在第一包封剂130的设置为芯结构110的第二表面110B的表面上；以及第二布线过孔133b，连接到第二布线图案132b并且部分地贯穿第一包封剂130。第二布线层135B通过第二布线过孔133b连接到第一半导体芯片120的第二触点120P2和布线结构115(具体地，布线图案112b)。
本示例实施例中使用的芯结构110具有第一通孔110HA和第二通孔110HB。第一通孔110HA的内侧壁和第二通孔110HB的内侧壁设置为芯结构110的截面。更具体地，用于第一半导体芯片120的腔111H的内侧壁仅利用框架111的表面形成，而第一通孔110HA的内侧壁和第二通孔110HB的内侧壁利用框架111的表面和第一包封剂130的分别设置在框架111的表面的上方和下方的表面形成。
片式组件可容纳在第一通孔110HA和第二通孔110HB中。在本示例实施例中，在第一通孔110HA中，可容纳具有连接端子140T的片式天线140A，并且在第二通孔110HB中，可容纳具有连接焊盘140P的第二半导体芯片140B。
片式天线140A可包括：介电主体141，具有多个介电层；以及导电图案142，设置在所述多个介电层上以形成辐射图案等。例如，第二半导体芯片140B可以是控制集成电路芯片。与第一半导体芯片120不同，第二半导体芯片140B可包括设置在其一个表面(即，有效表面)上的连接焊盘140P。例如，第二半导体芯片140B可包括中央处理单元(CPU)和/或利用现场可编程门阵列(FPGA)实现的IC芯片。
根据本示例实施例的半导体封装件100还可包括频率滤波器单元PF，频率滤波器单元PF通过设置在芯结构110的与片式天线140A相邻或与第一通孔110HA相邻的区域中的导电图案形成。
频率滤波器单元PF可通过设置在芯结构110的与片式电线140A相邻的区域中的导电图案形成。形成频率滤波器单元PF的导电图案设置为布线结构115和第一重新分布层165A中的至少一者的部分，并且可包括本领域中已知的形成电感器或电容器的各种图案的图案。本示例实施例中使用的频率滤波器单元PF可包括在布线结构115的区域中实现的第一滤波器PF1和在第一重新分布层165A的区域中实现的第二滤波器PF2。
根据本示例实施例的半导体封装件100可包括：第二包封剂150(也称为“包封剂”)，包封片式天线140A和第二半导体芯片140B并且设置在芯结构110的第二表面110B上；第一重新分布层165A，设置在芯结构110的第一表面110A上并且连接到第一布线层135A；以及第二重新分布层165B，设置在第二包封剂150上并且连接到第二布线层135B。
根据需要，第一重新分布层165A和第二重新分布层165B可形成为单个层或多个层。
在本示例实施例中，第一重新分布层165A设置为2层结构，并且包括：第一重新分布图案162a，分别设置在两个绝缘层161上；以及第一重新分布过孔163a，贯穿绝缘层161。在本申请中，包括绝缘层161和第一重新分布层165A的重新分布结构也可被称为“连接结构160”。第一重新分布层165A也可连接到片式天线140A的连接端子140T并且也可连接到第二半导体芯片140B的连接焊盘140P。
第二包封剂150可设置在芯结构110的第二表面110B上以覆盖第二布线层135B，同时部分地或者完全地填充第一通孔110HA和第二通孔110HB内部的空间。第二重新分布层165B可贯穿第二包封剂150以连接到第二布线层135B。第二重新分布层165B可包括：第二重新分布图案162b，设置在第二包封剂150的表面上；以及第二重新分布过孔163b，部分地贯穿第二包封剂150以使第二重新分布图案162b和第二布线层135B彼此连接。根据需要，第二重新分布层165B还可包括绝缘层以实现为与连接结构160的多层重新分布结构类似的多层重新分布结构。
半导体封装件100还可包括分别设置在芯结构110的第一表面110A和第二表面110B上的第一钝化层170A和第二钝化层170B，以分别覆盖第一重新分布层165A和第二重新分布层165B。
如上所述，可通过以下步骤提供新结构的半导体封装件：使用基板形成工艺将第一半导体芯片120(例如，电力器件芯片)嵌在框架111中，然后通过PLP技术将片式组件(诸如，第二半导体芯片140A)嵌在芯结构110中。将参照图12和图13中示出的工艺更详细地描述根据本示例实施例的半导体封装件的制造工艺。
在下文中，将更详细地描述包括在根据本示例实施例的半导体封装件100中的组件中的每个。
框架111根据其形成的材料可进一步提高半导体封装件100的刚性，但不限于此，并可用于确保第一包封剂130的均匀的厚度。框架111被示出为具有用于第一半导体芯片的单个腔111H，然而，待嵌入的片式组件还可包括诸如无源组件的其他片式组件，并且腔111H可设置为多个。
框架110的绝缘构件没有特别地限制，而是可包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂以及热固性树脂或热塑性树脂与无机填料浸在诸如玻璃纤维、玻璃布和玻璃织物的芯材料中的树脂。例如，半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等可用作绝缘构件。
第一包封剂130包封第一半导体芯片120的至少一部分和框架111，并且第二包封剂150包封第二半导体芯片140B的至少一部分、芯结构110和片式天线140A。第一包封剂130和第二包封剂150可包括彼此相同的绝缘材料或彼此不同的绝缘材料。对于绝缘材料，可使用，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂，或者热固性树脂或热塑性树脂包括诸如无机填料的增强件的树脂(例如，ABF、FR-4、BT树脂等)。此外，本领域中已知的模制材料(诸如，EMC)也可用作绝缘材料，并且如果需要，还可使用感光包封剂(PIE)。此外，如果需要，对于绝缘材料，可使用诸如热固性树脂或热塑性树脂的绝缘树脂浸有无机填料和/或芯材料(诸如，玻璃纤维、玻璃布和玻璃织物)的材料。
对于连接结构160的绝缘层161，可使用上述绝缘材料中的任意一种，并且在一些示例实施例中，可使用诸如PID树脂的感光绝缘材料。当使用感光材料形成绝缘层161时，绝缘层161可被制造为相对更薄，并且可更方便地利用精细的节距布置第一重新分布过孔163a。当绝缘层161包括多个绝缘层161时，根据需要，绝缘层161可利用彼此相同的材料形成或者可利用彼此不同的材料形成。即使当绝缘层161形成为多层时，根据工艺，它们也可一体化使得相邻层之间的边界不容易明显。
第一重新分布层165A和第二重新分布层165B与第一布线层135A和第二布线层135B一起可用于使嵌入的组件(诸如，第一半导体芯片和第二半导体芯片)重新分布。例如，第一重新分布层165A和第二重新分布层165B以及第一布线层135A和第二布线层135B可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料，并且可根据相应层的设计规范提供各种功能。例如，第一重新分布层165A和第二重新分布层165B以及第一布线层135A和第二布线层135B中的至少一者可包括接地(GrouND：GND)图案、电力(PoWeR：PWR)图案、信号(Signal：S)图案等。这里，S图案包括除了GND图案、PWR图案等之外的各种信号图案(诸如数据信号图案)。另外，第一重新分布层165A和第二重新分布层165B以及第一布线层135A和第二布线层135B可包括过孔焊盘、连接端子焊盘等。
第一钝化层170A和第二钝化层170B可保护半导体封装件100免受外部物理损坏/化学损坏等的影响。第一钝化层170A和第二钝化层170B可包含绝缘树脂和无机填料而不包含玻璃纤维。例如，第一钝化层170A和第二钝化层170B可以为ABF，但不限于此。第一钝化层170A和第二钝化层170B可具有使第一重新分布层165A和第二重新分布层165B的部分暴露的开口。例如，如图9中所示，开口可在第一钝化层165A中按照数十至数千的数量形成。
图12表示示出制造图9的芯结构的方法的主要工艺的截面图。
参照图12中的步骤(a)，在具有布线结构115的框架111中形成腔111H。
设置具有被设置为彼此相对的第一表面111A和第二表面111B的框架111。例如，覆铜层压板(CCL)可用作框架111。通过使用镀覆工艺，在框架111的第一表面111A和第二表面111B上形成布线图案112a和112b并一起形成布线过孔113。随后，通过使用诸如激光钻孔或喷砂的工艺，在第一半导体芯片将嵌在框架111中的区域中形成腔111H。在该工艺中，可形成第一滤波器PF1(频率滤波器单元PF的一部分)。在一些实施例中，第一滤波器PF1可利用电感器和/或电容器组成，第一滤波器PF1被设置为布线结构115的设置为靠近将设置片式天线的区域的一部分。
参照图12中的步骤(b)，在第一载体211上设置框架111，并且将第一半导体芯片120设置在腔111H中。
第一载体211可以为粘合带。框架111设置在第一载体211上，并且第一半导体芯片120安装在腔111H中并且位于第一载体211上。第一半导体芯片120具有位于一个表面上的第一触点120P1和位于其另一表面上的第二触点120P2。第一半导体芯片120可以为电力器件芯片(诸如PMIC)。例如，电力器件芯片可包括绝缘栅双极晶体管(IGBT)芯片和场效应晶体管(FET)芯片中的至少一种。根据需要，可形成附加的腔，并且第一半导体芯片120还可包括具有不同的形式的半导体芯片以及无源组件。
参照图12中的步骤(c)，形成第一包封剂的第一区域130a以包封第一半导体芯片120并且覆盖框架111的第二表面111B，并且参照图12中的步骤(d)，从框架111的第一表面111A去除第一载体211，并且在框架111的第一表面111A上形成第一包封剂的第二区域130b。
在本示例实施例中，可通过包括两个步骤的包封工艺形成第一包封剂130。可通过第一包封剂130嵌入第一半导体芯片120。第一包封剂130覆盖框架111的第一表面111A和第二表面111B，并且可与框架111一起提供芯结构110。
参照图12中的步骤(e)，在芯结构110的第一表面110A和第二表面110B上分别形成第一布线层135A和第二布线层135B。
可使用激光钻孔工艺和镀覆工艺形成第一布线层135A和第二布线层135B。在感光绝缘材料用作第一包封剂130的一些示例实施例中，可使用光刻工艺而不是激光钻孔工艺，以按照甚至更精细的图案实现第一布线层135A和第二布线层135B。
更具体地，第一布线层135A可包括：第一布线图案132a，设置在芯结构110的第一表面110A上；以及第一布线过孔133a，使第一布线图案132a连接到第一半导体芯片120的第一触点120P1并且连接到布线图案112a。类似地，第二布线层135B可包括：第二布线图案132b，设置在芯结构110的第二表面110B上；以及第二布线过孔133b，使第二布线图案132b连接到第一半导体芯片120的第二触点120P2并且连接到布线图案112b。
图13表示示出制造图9的半导体封装件的方法的主要工艺的截面图，这些工艺可被理解为使用图12中的步骤(e)中示出的芯结构执行的工艺。
参照图13中的步骤(a)，在芯结构110中形成第一通孔110HA和第二通孔110HB，并且将片式组件140A和140B分别设置在芯结构110的第一通孔110HA和第二通孔110HB中。
通过使用激光钻孔工艺或喷砂工艺，在芯结构110中形成第一通孔110HA和第二通孔110HB，将其中形成有第一通孔110HA和第二通孔110HB的芯结构110设置在第二载体212上。在芯结构110的第一通孔110HA和第二通孔110HB中，片式天线140A和第二半导体芯片140B可设置为片式组件。在本示例实施例中，与第一半导体芯片120不同，第二半导体芯片140B可以为具有设置在其一个表面上的连接焊盘140P的半导体芯片。例如，第二半导体芯片140B可包括各种形式的IC芯片，诸如CPU和/或FPGA。
参照图13中的步骤(b)，可形成第二包封剂150以包封片式组件140A和140B并且覆盖芯结构110的第二表面110B。参照图13中的步骤(c)，从芯结构110的第一表面110A去除第二载体212，并且在芯结构110的第一表面110A上形成连接结构160。
形成第二包封剂150的工艺可按照与形成第一包封剂的第一区域130a的工艺的方式类似的方式执行。在去除第二载体212之后，可通过使用形成绝缘层161和第一重新分布层165A的工艺在芯结构110的第一表面110A上形成连接结构160。第一重新分布层165A可不仅连接到片式天线140A的连接端子140T和第二半导体芯片140B的连接焊盘140P，而且还可连接到第一布线层135A。通过上面的构造，第一半导体芯片120可通过第一布线层135A和第一重新分布层165A连接到片式天线140A并且可连接到第二半导体芯片140B。
绝缘层161可以为感光绝缘材料，并且在这种情况下，第一重新分布层可通过光刻工艺实现为甚至更精细的图案。在该工艺中，可形成第二滤波器PF2(频率滤波器单元PF的另一部分)。可通过使用第一重新分布层165A的设置为靠近将设置片式天线的区域的一部分构成电感器和/或电容器来形成所需要的第二滤波器PF2，并且第二滤波器PF2可与第一滤波器PF1组合以提供用于片式天线140A的频率滤波器单元PF。
参照图13中的步骤(d)，在芯结构110的第二表面110B上形成第二重新分布层165B。
可通过镀覆工艺实现形成第二重新分布层的工艺。第二重新分布图案162b设置在第二包封剂150的表面上，第二重新分布过孔163b部分地贯穿第二包封剂150以使第二重新分布图案162b和第二布线层135B彼此连接。可选地，如果需要，第二重新分布层165B还可包括绝缘层并且实现为与连接结构160的多层重新分布结构类似的多层重新分布结构。
如上所述，可通过以下步骤提供新结构的半导体封装件：通过使用本领域中已知的基板形成工艺将第一半导体芯片120(例如，电力器件芯片)嵌在框架111中(见图12)，并且通过PLP技术将诸如第二半导体芯片140A(例如，IC芯片)的片式组件嵌在芯结构110中，从而形成重新分布结构165A和165B(见图13)。通过减小封装件的尺寸，从而减小其中的组件之间的信号路径，可减小由于信号路径引起的传输损耗，此外，通过使用各种布线结构，还可在其中容纳诸如频率滤波器的元件。
例如，可根据封装件中的半导体芯片的连接方案(双侧触点、单侧触点等)合理地利用多功能模块内的安装空间，以显著地减小封装件的尺寸和厚度。此外，这样的封装件可在与需要各种片式组件的信息技术(IT)融合的汽车组件中被有利地利用。
另外，如图14中所示，由于与第一重新分布层类似的布线结构可设置在半导体封装件的上部区域中，因此还可在半导体封装件的上表面上安装各种组件。
图14是示意性示出根据本公开的示例实施例的半导体封装件的截面图。
参照图14，除了利用半导体封装件的上表面作为片式组件的附加安装区域的特征并且包括凸块下金属(UBM)层185和电连接金属件189的特征之外，根据本示例实施例的半导体封装件100′可被理解为与图9至图11中示出的结构类似。除非有明确的相反陈述，否则本示例实施例中的组件可参照图9至图11中示出的半导体封装件100的相同组件或类似组件来理解。
根据本示例实施例的半导体封装件100′的上表面可用作附加安装空间。使第二重新分布层165B的部分暴露的开口可形成在第二钝化层170B中。附加的片式组件可包括多个无源组件195和第三半导体芯片190。多个无源组件195可通过形成在第二绝缘层170B中的过孔V连接到第二重新分布层165B，第三半导体芯片190可具有形成在其一个表面上的连接焊盘190P，并且连接焊盘190P可通过过孔V连接到第二重新分布层165B。
多个无源组件195可以为各自独立的多层陶瓷电容器(MLCC)、低电感片式电容器(LICC)、电感器、磁珠或者各种类型的滤波器。第三半导体芯片190可以为半导体芯片(诸如集成电路芯片或者存储器芯片)。在本示例实施例中，无源组件195被示出为倒装芯片式结合；然而，由于无源组件195设置在半导体封装件100′的上表面上，因此无源组件195可以以线结合连接。
半导体封装件100′可包括通过第一钝化层170A的开口连接到第一重新分布层165A的凸块下金属(UBM)层185以及位于UBM层185上的电连接金属件189。
UBM层185提高了电连接金属件189的连接可靠性，因此，UBM层185用于提高半导体封装件100′的板级可靠性。UBM层185可连接到第一重新分布层165A的通过第一钝化层170A的开口暴露的部分。UBM层185不限于此，而是可通过使用本领域中已知的金属化方法使用本领域中已知的导电材料(诸如金属)在第一钝化层170A的开口上形成。
电连接金属件189可以为用于将半导体封装件100′物理连接和/或电连接到外部组件的附加组件。例如，半导体封装件100′可通过使用电连接金属件189安装在电子装置的主板上。电连接金属件189可使用诸如焊料等的低熔点金属形成。电连接金属件189可以为焊盘、焊球、引脚等。电连接金属件189可形成为多层或单层。电连接金属件189不限于任意特定数量的电连接金属件189，此外，电连接金属件189不限于任意特定的间距、布置等。
图15是示意性示出根据本公开的示例实施例的半导体封装件的截面图。
参照图15，除了包括多个第二半导体芯片140B和140C的特征以及框架111′的具有与图9至图11中示出的框架的布线结构不同的布线结构的特征之外，根据本示例实施例的半导体封装件100A可被理解为与图9至图11中示出的结构类似。除非有明确的相反陈述，否则本示例实施例中的组件可参照图9至图11中示出的半导体封装件100的相同组件或类似组件来理解。
与前述示例实施例不同，半导体封装件100A可包括第一通孔110HA、第二通孔110HB和第三通孔110HC，并且两个半导体芯片140B和140C可包含在第二通孔110HB和第三通孔110HC中。例如，两个第二半导体芯片140B和140C可以为相同类型的半导体芯片或者可以为不同类型的半导体芯片。例如，两个半导体芯片140B和140C中的一个可以为控制集成电路芯片，而另一个为存储器半导体芯片。如果需要，通孔的部分可被用作用于放置无源组件的空间。
本示例实施例中使用的框架111′包括分别提供第一表面110A和第二表面110B的第一绝缘层111a和第二绝缘层111b。布线结构可包括：第一布线图案112a，嵌在第一绝缘层111a中并且与连接结构160接触；第二布线图案112b，设置在第一绝缘层111a的与第一绝缘层111a的嵌有第一布线图案112a的一个表面相对的另一表面上；第三布线图案112c，设置在第二绝缘层111b的与第二绝缘层111b的设置有第二布线图案112b的一个表面相对的另一表面上；第一布线过孔113a，贯穿第一绝缘层111a以使第一布线图案112a和第二布线图案112b彼此连接；以及第二布线过孔113b，贯穿第二绝缘层111b以使第二布线图案112b和第三布线图案112c彼此连接。
在本示例实施例中，第一布线图案112a可凹入到第一绝缘层111a中。当第一布线图案112a凹入到第一绝缘层111a中时，第一绝缘层111a的下表面和第一布线图案112a的下表面之间可形成台阶，并且这样的台阶可用于防止形成第二包封剂150的材料渗出而污染第一布线图案112a。
图16是示意性示出根据本公开的示例实施例的半导体封装件的截面图。
参照图16，除了包括多个第二半导体芯片140B和140C(与在前面的示例实施例中描述的多个第二半导体芯片140B和140C类似)的特征以及框架111″的具有与图9至图11中示出的框架的布线结构不同的布线结构的特征之外，根据本示例实施例的半导体封装件100B可被理解为与图9至图11中示出的结构类似。除非有明确的相反陈述，否则本示例实施例中的组件可参照图9至图11中示出的半导体封装件100的相同组件或类似组件来理解。
本示例实施例中使用的框架111″包括：第一绝缘层111a；第一布线图案112a，设置在第一绝缘层111a的一个表面上；第二布线图案112b，设置在第一绝缘层111a的另一表面上；第二绝缘层111b，设置在第一绝缘层111a的一个表面上并且覆盖第一布线图案112a的至少部分；第三布线图案112c，设置在第二绝缘层111b的与第二绝缘层111b的嵌有第一布线图案112a的一个表面相对的另一表面上；第三绝缘层111c，设置在第一绝缘层111a的另一表面上并且覆盖第二布线图案112b的至少部分；第四布线图案112d，设置在第三绝缘层111c的与第三绝缘层111c的嵌有第二布线图案112b的一个表面相对的另一表面上；第一布线过孔113a，贯穿第一绝缘层111a并且使第一布线图案112a和第二布线图案112b彼此电连接；第二布线过孔113b，贯穿第二绝缘层111b并且使第一布线图案112a和第三布线图案112c彼此电连接；以及第三布线过孔113c，贯穿第三绝缘层111c并且使第二布线图案112b和第四布线图案112d彼此电连接。由于包括相对更多数量的布线图案112a、112b、112c和112d，本示例实施例中使用的框架110用于进一步简化连接结构160的第一重新分布层165A。
第一绝缘层111a的厚度可大于第二绝缘层111b和第三绝缘层111c中的每个的厚度。第一绝缘层111a可相对更厚以保持基本的刚性，并且第二绝缘层111b和第三绝缘层111c可被包含以形成更多数量的布线图案。第一绝缘层111a可包括与第二绝缘层111b和第三绝缘层111c的绝缘材料不同的绝缘材料。例如，第一绝缘层111a不限于但可以是例如包括诸如玻璃纤维的芯材料、无机填料和绝缘树脂的半固化片，并且第二绝缘层111b和第三绝缘层111c不限于但可以为包括无机填料和绝缘树脂的ABF或PID。类似地，贯穿第一绝缘层111a的第一布线过孔113a的直径可大于贯穿第二绝缘层111b的第二布线过孔113b和贯穿第三绝缘层111c的第三布线过孔113c中的每个的直径。此外，第一布线过孔113a可具有圆柱形形状或者与沙漏类似的形状，而第二布线过孔113b和第三布线过孔113c可具有在彼此相对的方向上渐缩的锥形形状。第一布线图案112a、第二布线图案112b、第三布线图案112c和第四布线图案112d中的每个的厚度可大于连接结构160的第一重新分布层165A的第一重新分布图案162a的厚度。
如在上述示例实施例中阐述的，多功能模块所需的各种半导体芯片可根据连接方案(双侧、单侧等)嵌在半导体封装件内部的合理的空间中，以显著减小半导体封装件的尺寸和厚度。根据示例实施例的半导体封装件可在与IT技术(例如，5G通信)融合而因此需要各种片式组件(例如，面部识别、3D相机、人工智能等)的智能电话模块或汽车模块中被有利地利用。
元件“连接到”或者“结合到”另一元件的陈述包括元件通过使用粘合层等间接连接或结合到其他元件的情况，也包括元件直接连接或结合到另一元件的情况。此外，一个元件“电连接到”另一元件的陈述包括两个元件彼此物理接触的情况，也包括两个元件彼此不物理接触的情况。此外，这里使用的术语“第一”、“第二”和它们的任意变型不表示任何顺序和/或重要性等，而是用于将一个元件与另一元件区分开。例如，在不脱离本公开的范围的情况下，第一元件可被命名为第二元件，类似地，第二元件可被命名为第一元件。
本公开中使用的术语“实施例”不指相同的实施例，并且提供实施例以突出一个实施例相对于另一实施例的特性和特征。然而，这里描述的任意一个实施例可与关于另一实施例描述的其他特征或特性组合。例如，应理解，除非另外明确地陈述，否则相对于一个实施例描述的特征也可适用于另一实施例。
本公开中使用的术语仅用于示出本公开的实施例，并且不限制本公开的范围。此外，除非另外具体地陈述，否则单数的使用包括复数。
虽然已经参照本公开的示例性实施例具体示出和描述了本公开，但是本领域普通技术人员应该理解，在不脱离由权利要求限定的本公开的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种半导体封装件，包括：
芯结构，具有：框架，具有贯穿所述框架的彼此相对的第一表面和第二表面的腔；布线结构，贯穿所述框架以使所述第一表面和所述第二表面彼此连接；第一包封剂，设置在所述框架的所述第一表面和所述第二表面上；以及通孔，贯穿所述第一包封剂的部分和所述框架的部分，其中，所述芯结构具有分别与所述框架的所述第一表面和所述第二表面对应的第一表面和第二表面；
第一半导体芯片，设置在所述腔中并且具有第一表面和第二表面，所述第一半导体芯片的所述第一表面具有第一触点，所述第一半导体芯片的所述第二表面与所述第一半导体芯片的所述第一表面相对并且具有第二触点，所述第一包封剂包封所述第一半导体芯片；
第一布线层，设置在所述芯结构的所述第一表面上并且贯穿所述第一包封剂以连接到所述第一半导体芯片的所述第一触点；
第二布线层，设置在所述芯结构的所述第二表面上并且贯穿所述第一包封剂以连接到所述第一半导体芯片的所述第二触点；
片式组件，设置在所述芯结构的所述通孔中并且具有连接端子；
连接结构，设置在所述芯结构的所述第一表面上并且具有连接到所述片式组件的所述连接端子并且连接到所述第一布线层的重新分布层；以及
第二包封剂，设置在所述芯结构的所述第二表面上并且包封所述片式组件。
2.根据权利要求1所述的半导体封装件，其中，所述片式组件包括片式天线和第二半导体芯片中的至少一者。
3.根据权利要求2所述的半导体封装件，其中，所述通孔包括第一通孔和第二通孔，其中，所述片式天线设置在所述第一通孔中，并且所述第二半导体芯片设置在所述第二通孔中。
4.根据权利要求2所述的半导体封装件，所述半导体封装件还包括频率滤波器单元，所述频率滤波器单元包括设置在所述芯结构的与所述片式天线相邻的区域中的导电图案。
5.根据权利要求4所述的半导体封装件，其中，所述导电图案包括所述布线结构以及所述重新分布层中的至少一者的一部分。
6.根据权利要求1所述的半导体封装件，其中，所述通孔的内侧壁设置为所述框架的表面和所述第一包封剂的分别设置在所述框架的所述表面上方和下方的表面。
7.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片包括电力器件芯片。
8.根据权利要求7所述的半导体封装件，其中，所述电力器件芯片包括绝缘栅双极晶体管芯片和场效应晶体管芯片中的至少一者。
9.根据权利要求1所述的半导体封装件，所述半导体封装件还包括附加的重新分布层，所述附加的重新分布层设置在所述第二包封剂上并且贯穿所述第二包封剂以连接到所述第二布线层。
10.根据权利要求9所述的半导体封装件，所述半导体封装件还包括钝化层，所述钝化层设置在所述第二包封剂上并且具有使所述附加的重新分布层的部分暴露的多个开口。
11.根据权利要求10所述的半导体封装件，所述半导体封装件还包括设置在所述钝化层上并且电连接到所述附加的重新分布层的一部分的至少另一片式组件。
12.一种半导体封装件，包括：
芯结构，具有彼此相对的第一表面和第二表面，以及第一通孔和第二通孔；
第一半导体芯片，嵌在所述芯结构中并且具有分别设置在两个相对表面上的第一触点和第二触点；
第一布线层，设置在所述芯结构的所述第一表面上并且连接到所述第一半导体芯片的所述第一触点；
第二布线层，设置在所述芯结构的所述第二表面上并且连接到所述第一半导体芯片的所述第二触点；
片式天线，设置在所述芯结构的所述第一通孔中并且具有连接端子；
第二半导体芯片，设置在所述芯结构的所述第二通孔中并且具有连接焊盘；
第一重新分布层，设置在所述芯结构的所述第一表面上，并且连接到所述连接端子、所述连接焊盘和所述第一布线层；
包封剂，包封所述片式天线和所述第二半导体芯片，并且设置在所述芯结构的所述第二表面上；以及
第二重新分布层，设置在所述包封剂上，并且贯穿所述包封剂以连接所述第二布线层。
13.根据权利要求12所述的半导体封装件，其中，所述芯结构包括：框架，具有彼此相对的第一表面和第二表面以及腔，其中，所述第一半导体芯片嵌在所述腔中；布线结构，使所述框架的所述第一表面和所述第二表面彼此连接；以及包封层，包封所述第一半导体芯片并且设置在所述框架的所述第一表面和所述第二表面上。
14.根据权利要求13所述的半导体封装件，所述半导体封装件还包括频率滤波器单元，所述频率滤波器单元通过设置在所述芯结构的与所述片式天线相邻的区域中的导电图案形成，其中，所述导电图案包括所述布线结构以及所述第一重新分布层中的至少一者的一部分。
15.根据权利要求12所述的半导体封装件，其中，所述第一半导体芯片为电力器件芯片，并且所述第二半导体芯片包括控制集成电路芯片。
16.根据权利要求12所述的半导体封装件，所述半导体封装件还包括：
钝化层，设置在所述包封剂上并且具有使所述第二重新分布层的一部分暴露的多个开口；以及
至少一个片式组件，设置在所述钝化层上并且电连接到所述第二重新分布层的所述一部分，
其中，所述至少一个片式组件包括第三半导体芯片和无源组件中的至少一者。
17.一种半导体封装件，包括：
框架，具有贯穿所述框架的彼此相对的第一表面和第二表面的腔；
布线结构，贯穿所述框架以使分别设置在所述第一表面和所述第二表面上的第一布线图案和第二布线图案彼此连接；
半导体芯片，设置所述腔中，并且具有第一表面和第二表面，所述半导体芯片的所述第一表面具有第一触点，所述半导体芯片的所述第二表面与所述半导体芯片的所述第一表面相对并具有第二触点；
第一包封剂，包封所述半导体芯片并且设置在所述框架的相对侧上以覆盖所述框架的所述第一表面和所述第二表面，所述第一包封剂将所述半导体芯片与所述框架分开；
第一布线层和第二布线层，分别设置在所述第一包封剂的相对表面上，所述第一布线层通过位于所述第一包封剂的上部中的第一布线过孔电连接到所述第一布线图案和所述第一触点，并且所述第二布线层通过位于所述第一包封剂的下部中的第二布线过孔电连接到所述第二布线图案和所述第二触点；
连接结构，所述连接结构上设置有所述第一布线层，所述连接结构包括重新分布层；
片式组件，设置在贯穿所述第一包封剂的部分和所述框架的部分的通孔中，并且具有连接端子，所述片式组件设置在所述连接结构上；以及
第二包封剂，设置在所述第一包封剂的所述上部上并且填充所述通孔，
其中，所述重新分布层电连接到所述第一布线层和所述连接端子。
18.根据权利要求17所述的半导体封装件，所述半导体封装件还包括背部重新分布图案，所述背部重新分布图案设置在所述第二包封剂上并且通过位于所述第二包封剂中的背部过孔电连接到所述第一布线层。
19.根据权利要求17所述的半导体封装件，其中，所述片式组件与所述连接结构的绝缘层接触，并且所述半导体芯片与所述连接结构的所述绝缘层间隔开。
20.根据权利要求17所述的半导体封装件，其中，所述半导体芯片包括电力器件芯片，
所述片式组件包括片式天线，并且
所述第二布线图案和所述重新分布层中的至少一者包括频率滤波器单元。
CN201911004262.4A 2019-04-12 2019-10-22 半导体封装件 Pending CN111816622A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0043219 2019-04-12
KR1020190043219A KR102584960B1 (ko) 2019-04-12 2019-04-12 반도체 패키지

Publications (1)

Publication Number Publication Date
CN111816622A true CN111816622A (zh) 2020-10-23

Family

ID=72748156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911004262.4A Pending CN111816622A (zh) 2019-04-12 2019-10-22 半导体封装件

Country Status (4)

Country Link
US (1) US10971454B2 (zh)
KR (1) KR102584960B1 (zh)
CN (1) CN111816622A (zh)
TW (1) TWI781336B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
US11545439B2 (en) * 2020-09-10 2023-01-03 Qualcomm Incorporated Package comprising an integrated device coupled to a substrate through a cavity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130241040A1 (en) * 2012-03-14 2013-09-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20180182691A1 (en) * 2016-12-22 2018-06-28 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR20180127144A (ko) * 2017-05-19 2018-11-28 삼성전기주식회사 안테나 기판 및 반도체 패키지 복합 모듈

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664756B2 (en) 2012-07-24 2014-03-04 Medtronic, Inc. Reconstituted wafer package with high voltage discrete active dice and integrated field plate for high temperature leakage current stability
TW201448139A (zh) * 2013-06-03 2014-12-16 Powertech Technology Inc 嵌埋式基板封裝構造及其製造方法
US9978660B2 (en) * 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features
US9786623B2 (en) 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US10756033B2 (en) * 2016-06-03 2020-08-25 Intel IP Corporation Wireless module with antenna package and cap package
US9768133B1 (en) * 2016-09-22 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US9831195B1 (en) * 2016-10-28 2017-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
KR102591624B1 (ko) * 2016-10-31 2023-10-20 삼성전자주식회사 반도체 패키지
US10943869B2 (en) * 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet
KR102081086B1 (ko) * 2017-07-07 2020-02-25 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
KR102499038B1 (ko) * 2018-12-06 2023-02-13 삼성전자주식회사 안테나 모듈

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130241040A1 (en) * 2012-03-14 2013-09-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20180182691A1 (en) * 2016-12-22 2018-06-28 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR20180127144A (ko) * 2017-05-19 2018-11-28 삼성전기주식회사 안테나 기판 및 반도체 패키지 복합 모듈

Also Published As

Publication number Publication date
KR20200120374A (ko) 2020-10-21
US10971454B2 (en) 2021-04-06
KR102584960B1 (ko) 2023-10-05
TW202038393A (zh) 2020-10-16
US20200328160A1 (en) 2020-10-15
TWI781336B (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
CN108257926B (zh) 扇出型半导体封装模块
CN110137149B (zh) 扇出型半导体封装件
CN111987054B (zh) 半导体封装件及包括该半导体封装件的天线模块
CN109390313B (zh) 半导体封装件的连接系统
CN109216335B (zh) 扇出型半导体封装模块
US10833041B2 (en) Fan-out semiconductor package
CN109727930B (zh) 扇出型半导体封装模块
CN110867417A (zh) 半导体封装件
US10818604B2 (en) Semiconductor package
CN111048484B (zh) 半导体封装件
CN110391219B (zh) 扇出型半导体封装件
TWI765155B (zh) 半導體封裝
CN110556364B (zh) 半导体封装件
CN110197816B (zh) 扇出型半导体封装件
CN110729547A (zh) 天线模块
CN112133678A (zh) 半导体封装件
CN111696958A (zh) 层叠封装件以及包括该层叠封装件的封装件连接系统
CN111276464A (zh) 半导体封装件
CN110739286A (zh) 半导体封装件
CN111199937A (zh) 半导体封装件
CN111146095A (zh) 半导体封装件及板组件
CN111341733A (zh) 扇出型半导体封装件
CN111354722A (zh) 半导体封装件
CN111223852A (zh) 半导体封装件
CN111326485A (zh) 半导体封装件和连接结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination