CN108257926B - 扇出型半导体封装模块 - Google Patents

扇出型半导体封装模块 Download PDF

Info

Publication number
CN108257926B
CN108257926B CN201711436804.6A CN201711436804A CN108257926B CN 108257926 B CN108257926 B CN 108257926B CN 201711436804 A CN201711436804 A CN 201711436804A CN 108257926 B CN108257926 B CN 108257926B
Authority
CN
China
Prior art keywords
fan
heat dissipation
semiconductor package
disposed
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711436804.6A
Other languages
English (en)
Other versions
CN108257926A (zh
Inventor
金元基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170063074A external-priority patent/KR102400534B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN108257926A publication Critical patent/CN108257926A/zh
Application granted granted Critical
Publication of CN108257926B publication Critical patent/CN108257926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明提供一种扇出型半导体封装模块。所述扇出型半导体封装模块可包括扇出型半导体封装件，扇出型半导体封装件包括：第一连接构件，具有通孔；半导体芯片，设置在第一连接构件的通孔中；第一包封剂，包封半导体芯片和第一连接构件的至少部分。半导体芯片具有有效表面和与有效表面背对的无效表面，有效表面具有设置在有效表面上的连接焊盘。扇出型封装件还包括第二连接构件及第一散热构件，第一连接构件和第二连接构件各自包括重新分布层。扇出型半导体封装模块还包括组件封装件，组件封装件包括：布线基板；多个电子组件；第二包封剂；第二散热构件。组件封装件的多个电子组件中的至少一个通过第二散热构件连接到第一散热构件。

Description

扇出型半导体封装模块
本申请要求于2016年12月28日在韩国知识产权局提交的第10-2016-0181368号韩国专利申请和于2017年5月22日在韩国知识产权局提交的第10-2017-0063074号韩国专利申请的优先权的权益，所述韩国专利申请的全部内容通过引用被包含于此。
技术领域
本公开涉及一种半导体封装模块，更具体地，涉及一种连接端子可向设置半导体芯片的区域外部延伸的扇出型半导体封装模块。
背景技术
在最近的电子装置中，已经应用各种类型的技术，以试图减小电子装置的尺寸，并且用于将集成电路(IC)结合到印刷电路板的封装方法也已经被各种改变。同时，与诸如球栅阵列(BGA)、晶圆级芯片规模封装(WLCSP)等的现有IC封装技术类似，具有叠层封装(package-on-package，POP)形式的三维结构以减小整个电路的尺寸的电路已被使用。
当前的POP技术使用在通常的BGA基板等中使用激光钻孔在模具中形成孔并且使用焊料等将基板连接到上部电路的相对复杂的方法。复杂性导致产量降低，并存在将出现新的投资的风险。此外，难以将堆叠在基板上的上部电路产生的热有效地传递到基板。传热效率低导致温度不足，从而限制了可堆叠的IC的类型。操作时的效率也降低了。
发明内容
本公开的一方面可提供一种在不具有特定限制和可靠性问题的情况下可显著减小电路面积，同时可改善散热性能的扇出型半导体封装模块。
根据本公开的一方面，可提供一种扇出型半导体封装模块，其中，连接构件被引入到下封装件中，连接构件具有通孔，半导体芯片设置在通孔中并电连接到半导体封装件，用于改善散热性能的散热构件形成在通孔或连接构件中，并连接到上封装件的散热构件。
根据本公开的一方面，一种扇出型半导体封装模块可包括扇出型半导体封装件，所述扇出型半导体封装件包括：第一连接构件，具有通孔；半导体芯片，设置在所述第一连接构件的所述通孔中；及第一包封剂，包封所述半导体芯片和所述第一连接构件的至少部分。所述半导体芯片具有有效表面和与所述有效表面背对的无效表面，所述有效表面具有设置在所述有效表面上的连接焊盘。所述扇出型半导体封装件还包括：第二连接构件，设置在所述第一连接构件和所述半导体芯片的下面；及第一散热构件，形成在所述第一连接构件或所述通孔中，所述第一连接构件和所述第二连接构件各自包括电连接到所述半导体芯片的所述连接焊盘的重新分布层。所述扇出型半导体封装模块还包括组件封装件，所述组件封装件设置在所述扇出型半导体封装件上，所述组件封装件包括：布线基板，通过连接端子连接到所述第一连接构件；多个电子组件，设置在所述布线基板上；第二包封剂，包封所述多个电子组件的至少部分；及第二散热构件，形成在所述布线基板中。所述组件封装件的所述多个电子组件中的至少一个电子组件通过所述第二散热构件连接到所述第一散热构件。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在其封装之前和之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在中介基板上并最终被安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌在中介基板中并最终被安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出扇出型半导体封装模块的示例的示意性截面图；
图10是沿图9的扇出型半导体封装模块的I-I′线截取的平面图；
图11A是示出图9的扇出型半导体封装模块的区域A的放大图；
图11B和图11C是示出图11A的各种修改示例的放大图；
图12是示出扇出型半导体封装模块的另一示例的示意性截面图；
图13是沿图12的扇出型半导体封装模块的II-II′线截取的平面图；
图14是示出扇出型半导体封装模块的另一示例的示意性截面图；
图15是沿图14的扇出型半导体封装模块的III-III′线截取的平面图；
图16是示出扇出型半导体封装模块的另一示例的示意性截面图；
图17是沿图16的扇出型半导体封装模块的IV-IV′线截取的平面图；
图18是示出扇出型半导体封装模块的另一示例的示意性截面图；以及
图19是示出扇出型半导体封装模块的另一示例的示意性截面图。
具体实施方式
在下文中，将参照附图描述本公开中的实施例。在附图中，为了清楚起见，组件的形状、尺寸等可能被夸大或缩小。
这里使用的术语“示例性实施例”不是指相同的示例性实施例，并且提供术语“示例性实施例”在于强调不同于另一示例性实施例的特定特征或特性。然而，这里提供的示例性实施例被认为能够通过全部或部分相互组合来实现。例如，除非在其中提供了相反或矛盾的描述，否则即使在另一个实施例中没有描述，在特定实施例中描述的一个元件也可以被理解为与另一个实施例有关的描述。
在说明书中，组件与另一组件的“连接”的含义包括通过第三组件的间接连接以及两个组件之间的直接连接。另外，“电连接”的意思是包括物理连接和物理断开的概念。可以理解的是，当元件用“第一”和“第二”被提及时，元件不受其限制。“第一”、“第二”等术语可仅出于区分元件与其他元件的目的而使用，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在本公开中，术语“下侧”、“下部”、“下表面”等已被用来指示相对于附图的截面的朝向半导体装置的安装表面的方向，术语“上侧”、“上部”、“上表面”等已被用来指示与通过术语“下侧”、“下部”、“下表面”等指示的方向相反的方向。然而，这些方向是为了便于解释而定义的，并且权利要求不受如上所述定义的方向具体地限制。
这里使用的术语仅用于描述实施例而不是限制本公开。在这种情况下，除非在上下文中另外解释，否则单数形式包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可连接到将在下面描述的其他组件，以形成各种信号线1090。
芯片相关组件1020可包括存储器芯片(诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等)、应用处理器芯片(诸如例如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等)和逻辑芯片(诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等)。然而，芯片相关组件1020不限于此，而是还可包括与其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括诸如以下的协议：例如，无线保真(Wi-Fi)(电气和电子工程师协会(IEEE)802.11族等)、全球微波互联接入(WiMAX)(IEEE 802.16族等)、IEEE802.20、长期演进技术(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行分组接入+(HSDPA+)、高速上行分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通讯系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G、4G和5G协议以及在上述协议之后指定的任何其他无线和有线协议。然而，网络相关组件1030不限于此，而是还可包括各种其他无线或有线标准或协议。此外，网络相关组件1030可与上面描述的芯片相关组件1020一起彼此组合。
其他组件1040可不受限制地包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他用途的无源组件等。此外，其他组件1040可与上面描述的芯片相关组件1020或网络相关组件1030一起彼此组合。
基于电子装置1000的类型，电子装置1000可包括可以物理连接或电连接到主板1010或可以不物理连接和/或电连接到主板1010的其他组件。这些其他组件可包括例如相机模块1050、天线1060、显示装置1070、电池1080、音频编码解码器(未示出)、视频编码解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器(未示出)、光盘(CD)驱动器(未示出)、数字多功能光盘(DVD)驱动器(未示出))等。然而，这些其他组件不限于此，而是还可基于电子装置1000的类型包括用于多种用途的其他组件等。
电子装置1000可以为例如智能电话、个人数字助理(PDA)、数码摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任何其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，可在如上所述的多种电子装置1000中使用用于各种目的的半导体封装件。例如，主板1110可被容纳在智能电话1100的主体1101中，各种电子组件1120可物理连接或电连接到主板1110。此外，诸如相机模块1130的可以物理连接或电连接到主板1110或者可以不物理连接或电连接到主板1110的其他组件可容纳在主体1101中。电子组件1120中的一些电子组件可以为芯片相关组件，半导体封装件100可以为例如芯片相关组件中的应用处理器，但不限于此。电子装置不必局限于智能电话1100，而可以为如上所述的其他电子装置。
半导体封装件
通常，多个精细电子电路集成在半导体芯片中。然而，半导体芯片本身不可用作成品半导体产品，并且可能由于外部物理冲击或化学冲击而损坏。因此，半导体芯片本身不能被使用，而是可以被封装并且在封装状态下用在电子装置等中。
这里，就电连接性而言，由于电子装置的主板与半导体芯片之间的电路宽度存在差异，因此需要进行半导体封装。详细地，半导体芯片的连接焊盘的尺寸以及半导体芯片的连接焊盘之间的间距非常精细，而电子装置中使用的主板的组件安装焊盘的尺寸以及主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸以及半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且可能期望减小半导体芯片与主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可基于其结构和用途而分为扇入型半导体封装件或扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在其封装之前和之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照附图，半导体芯片2220可以为例如裸露状态的集成电路(IC)，其包括：主体2221，不受限制地包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如例如铝(Al)等的导电材料；钝化层2223，诸如氧化物膜、氮化物膜等，形成在主体2221的一个表面上，并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222非常小，因此难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)上以及电子装置的主板上等。
因此，为了使连接焊盘2222重新分布，可基于半导体芯片2220的尺寸在半导体芯片2220上形成连接构件2240。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241；形成使连接焊盘2222敞开的通路孔(via hole)2243h；然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的全部的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片内部的封装形式，并可具有优异的电特性且可以以低成本进行生产。因此，安装在智能电话中的许多元件已按照扇入型半导体封装件形式制造。详细地，安装在智能电话中的许多元件已被开发为在具有紧凑尺寸的同时实现快速的信号传输。
然而，由于在扇入型半导体封装件中需要将全部的I/O端子设置在半导体芯片内部，因此扇入型半导体封装件具有较大的空间局限性。因此，难以将这种结构应用于具有大量的I/O端子的半导体芯片或具有紧凑尺寸的半导体芯片。此外，由于上面描述的问题，导致扇入型半导体封装件不能直接安装并用在电子装置的主板上。这里，即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺而增大的情况下，半导体芯片的I/O端子的尺寸以及半导体芯片的I/O端子之间的间距可能也不足以使扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上并最终被安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌在中介基板中并最终被安装在电子装置的主板上的情况的示意性截面图。
参照附图，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2301重新分布，扇入型半导体封装件2200可最终以扇入型半导体封装件2200安装在中介基板2301上的状态下被安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，半导体芯片2220的外侧可覆盖有成型材料2290等。可选地，扇入型半导体封装件2200可嵌在单独的中介基板2302中，在扇入型半导体封装件2200嵌在中介基板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2302被重新分布，且扇入型半导体封装件2200可最终被安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板上，然后通过封装工艺安装在电子装置的主板上，或者扇入型半导体封装件可在嵌在中介基板中状态下在电子装置的主板上安装和使用。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照附图，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可由包封剂2130保护，且半导体芯片2120的连接焊盘2122可通过连接构件2140被重新分布到半导体芯片2120的外部。在这种情况下，还可在连接构件2140上形成钝化层2150，并且还可在钝化层2150的开口中形成凸块下金属层2160。还可在凸块下金属层2160上形成焊球2170。半导体芯片2120可以为包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括绝缘层2141、形成在绝缘层2141上的重新分布层2142以及将连接焊盘2122和重新分布层2142彼此电连接的过孔2143。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件被重新分布且设置到半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的全部的I/O端子需要设置在半导体芯片内。因此，当减小半导体芯片的尺寸时，需要减小球的尺寸和节距，从而标准化的球布局可能不能用于扇入型半导体封装件。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件被重新分布并设置到半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，也可在扇出型半导体封装件中按照原样使用标准化的球布局，从而扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上(如下所述)。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照附图，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到半导体芯片2120的尺寸之外的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可实现为其厚度低于使用中介基板的扇入型半导体封装件的厚度。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优良的热特性和电特性，使得其特别适用于移动产品。因此，扇出型半导体封装件可实现为比使用印刷电路板(PCB)的通常的叠层封装(POP)类型半导体封装件的形式更紧凑的形式，并且可解决由于发生翘曲现象而导致的问题。
扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置等的主板上并且保护半导体芯片免受外部冲击影响的封装技术，且扇出型半导体封装是与诸如中介基板等的印刷电路板(PCB)(其尺寸或用途等与扇出型半导体封装件的尺寸或用途不同并具有嵌入其中的扇入型半导体封装件)的理念不同的理念。
半导体封装模块
图9是示出扇出型半导体封装模块的示例的示意性截面图。
图10是沿图9的扇出型半导体封装模块的I-I′线截取的平面图。
图11A是示出图9的扇出型半导体封装模块的区域A的放大图。
参照附图，根据本公开的实施例的扇出型半导体封装模块300A可包括扇出型半导体封装件100和设置在扇出型半导体封装件100上的组件封装件200。扇出型半导体封装件100可包括：第一连接构件110，具有通孔(through-hole)110H；半导体芯片120，设置在通孔110H中并具有其上设置有连接焊盘120P的有效表面以及与有效表面背对的无效表面；第一包封剂130，包封半导体芯片120和第一连接构件110的至少部分；第二连接构件140，设置在第一连接构件110和半导体芯片120的有效表面上。组件封装件200可包括：布线基板210，设置在第一连接构件110上并通过连接端子190连接到第一连接构件110；多个电子组件221、222、223和224，设置在布线基板210上；第二包封剂230，包封多个电子组件221、222、223和224的至少部分。第一连接构件110可包括电连接到半导体芯片120的连接焊盘120P的重新分布层112a和112b。第二连接构件140也可包括电连接到半导体芯片120的连接焊盘120P的重新分布层142。第一散热构件115可设置在第一连接构件110中。第二散热构件215可设置在布线基板210中。第三散热构件145可设置在第二连接构件140中。多个电子组件221、222、223和224中的至少一个电子组件221可连接到第二散热构件215，并且还可通过第二散热构件215连接到第一散热构件115。此外，多个电子组件221、222、223和224中的至少一个电子组件(例如，电子组件221)还可通过第一散热构件115连接到第三散热构件145。
根据实施例的扇出型半导体封装模块300A可具有如下结构：扇出型半导体封装件100被引入其中，诸如IC的半导体芯片120安装在扇出型半导体封装件100中，组件封装件被引入到扇出型半导体封装件100上，各种电子组件221、222、223和224安装在组件封装件中。因此，可提供不具有特定限制或可靠性问题的微型扇出型半导体封装模块。此外，在扇出型半导体封装件100中，其中形成有重新分布层112a和112b的第一连接构件110等被引入在半导体芯片120的周围，电连接到第一包封剂130的第一连接端子170被引入到第一包封剂130的下面，使得扇出型半导体封装模块300A可以稳定地安装在电子装置的主板等上。此外，扇出型半导体封装件100可包括形成在第一连接构件110中的第一散热构件115和形成在第二连接构件140中的第三散热构件145，组件封装件200可包括形成在布线基板210中的第二散热构件215。多个电子组件221、222、223和224中的产生大量热的电子组件(例如，电子组件221)可连接到第一散热构件115、第二散热构件215和第三散热构件145。也就是说，产生大量热的电子组件221可选择性地连接到散热构件115、215和145，且热可通过这样的路径有效地散发到扇出型半导体封装模块300A的下方。
在下文中，将更详细地描述根据实施例的扇出型半导体封装模块中包括的各个组件。
第一连接构件110可提供电路径，以便扇出型半导体封装件100可用在具有叠层封装(POP)形式的扇出型半导体封装模块300A中。此外，第一连接构件110可根据特定材料有利于保持扇出型半导体封装件100的刚性，并且可有利于保持第一包封剂130的厚度的均匀性。此外，第一连接构件110可提供可形成重新分布层112a和112b的路径区域，结果是减小了第二连接构件140的层数并解决了在形成第二连接构件140的过程中出现的缺陷。第一连接构件110可具有通孔110H。半导体芯片120可设置在通孔110H中，与第一连接构件110分开预定的距离。例如，半导体芯片120的侧表面可被第一连接构件110围绕。然而，第一连接构件110不限于此。第一连接构件110可包括：绝缘层111；第一重新分布层112a和第二重新分布层112b，分别设置在绝缘层111的下表面和上表面上；第一过孔113，穿过绝缘层111并使第一重新分布层112a和第二重新分布层112b彼此电连接。
绝缘材料可用作绝缘层111的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、包括与热固性树脂和热塑性树脂一起的诸如玻璃纤维(或玻璃布或玻璃织物)和/或无机填料的增强材料的材料(例如，半固化片、ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT))等。
第一重新分布层112a和第二重新分布层112b可用作重新分布图案，第一重新分布层112a和第二重新分布层112b中的每个的材料可以是诸如例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或他们的合金的导电材料。第一重新分布层112a和第二重新分布层112b可根据他们的对应的层的设计而执行各种功能。例如，第一重新分布层112a和第二重新分布层112b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号，诸如数据信号等。此外，第一重新分布层112a和第二重新分布层112b可包括过孔焊盘、连接端子焊盘等。
第一过孔113可使形成在不同的层上的第一重新分布层112a和第二重新分布层112b彼此电连接，产生第一连接构件110中的路径。第一过孔113中的每个的材料可以是诸如例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或他们的合金的导电材料。第一过孔113中的每个可完全填充有导电材料，或者与附图中示出的不同，导电材料可沿着每个通路孔(via hole)的壁形成。此外，第一过孔113中的每个可具有诸如锥形形状、柱形形状等的已知的竖直截面形状，并且可具有包括但不限于圆形、规则多边形或不规则多边形或者封闭圆锥截面的任何凸面水平截面。
第一散热构件115可通过第二散热构件215连接到安装在组件封装件200中的多个电子组件221、222、223和224中的产生相对大量的热的特定的电子组件221。此外，第一散热构件115还可连接到形成在第二连接构件140中的第三散热构件145。也就是说，由产生相对大量的热的特定的电子组件221产生的热可通过第一散热构件115、第二散热构件215和第三散热构件145有效地散发到扇出型半导体封装模块300A的下方。第一散热构件115、第二散热构件215和第三散热构件145可设置为当从扇出型半导体封装模块300A的上方或下方看时与电子组件221重叠。在这种情况下，散热路径可显著缩短，以更有效地散热。
第一散热构件115可包括：多个第二过孔113h1，形成在第一连接构件110的与其中形成多个第一过孔113的区域不同的区域，并连接到第二散热构件215和第三散热构件145；用于第二过孔的焊盘112h1，形成在多个第二过孔113h1的上表面和下表面上，并连接到多个第二过孔113h1。如果P1为多个第一过孔113之间的节距且P2为多个第二过孔113h1之间的节距，则过孔被隔开为使得满足条件P1>P2。此外，如果S1为形成第一连接构件110的多个第一过孔113的区域的面积，S2为形成多个第二过孔113h1的区域的面积，过孔形成为满足条件S1>S2。也就是说，在比其中形成有多个第一过孔113的区域窄的区域中，多个第二过孔113h1(形成在特定区域中的散热路径)可以以比用于信号的连接等的多个第一过孔113的密度高的密度形成。在这种情况下，扇出型半导体封装模块可具有高的散热效率，并在电路设计上具有高水平的自由度。多个第二过孔113h1和用于第二过孔的焊盘112h1中的每个可包括诸如例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或他们的合金的导电材料。
半导体芯片120可为具有几百至几百万元件集成在单个芯片中的裸露状态的集成电路(IC)。集成电路(IC)可以是例如收发器IC，但不限于此。半导体芯片120可包括其上形成有各种电路的主体，连接焊盘120P可形成在主体的有效表面上。主体可基于例如有效晶圆来形成。在这种情况下，硅(Si)、锗(Ge)、砷化镓(GaAs)等可用作主体的基体材料。连接焊盘120P可使半导体芯片120电连接到其他元件，连接焊盘120P中的每个的材料可以是诸如铝(Al)的导电材料，但不限于此。半导体芯片120的有效表面指的是半导体芯片120的其上设置有连接焊盘120P的表面，半导体芯片120的无效表面指的是半导体芯片120的与有效表面背对的表面。作为示例，半导体芯片120可设置为正面朝下的形式。也就是说，其上设置有连接焊盘120P的有效表面可设置在设置有第二连接构件140的向下的方向。如果必要，可在有效表面上形成暴露连接焊盘120P的至少部分的钝化层。半导体芯片120可通过包括例如焊料、金属等的凸块120B连接到第二连接构件140。然而，如果必要，可省略凸块120B。
第一包封剂130可被构造为保护第一连接构件110和半导体芯片120。第一包封剂130的包封形式不具体地限制，而是可为第一包封剂130围绕半导体芯片120和第一连接构件110的至少部分的形式。例如，第一包封剂130可覆盖半导体芯片120和第一连接构件110的上部，并填充通孔110H的空间。第一包封剂130的材料不具体地限制，但可以是例如绝缘材料。更详细地，第一包封剂130的材料可以是例如包括无机填料和绝缘树脂但不包括玻璃纤维的ABF等，但不限于此。也就是说，如果必要，包括玻璃纤维、无机填料和绝缘树脂的材料可用作第一包封剂130的材料。
第二连接构件140可被构造为重新分布半导体芯片120的连接焊盘120P。具有各种功能的几十至几百的连接焊盘120P可主要通过第二连接构件140重新分布。第二连接构件140可设置在第一连接构件110和半导体芯片120的下面。第二连接构件140可包括：绝缘层141；重新分布层142，设置在绝缘层141上；过孔143，穿过绝缘层141并使重新分布层142彼此连接。第二连接构件140可包括比附图中示出的层数多的层数，或者可包括一层。
绝缘层141中的每个的材料可以是绝缘层材料。在这种情况下，诸如PID树脂的光敏绝缘材料也可用作绝缘材料。在这种情况下，绝缘层141可形成为具有较小的厚度，且可更容易地获得过孔143的精细间距。当绝缘层141为多层时，绝缘层141的材料可彼此相同，并且如果必要也可彼此不同。当绝缘层141为多层时，绝缘层141可根据工艺而彼此为一体，使得他们之间的边界还可以不是明显的。
重新分布层142可用于基本上重新分布连接焊盘120P。重新分布层142中的每个的材料可以为诸如例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或他们的合金的导电材料。重新分布层142可根据他们对应的层的设计而执行各种功能。例如，重新分布层142可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号，诸如数据信号等。此外，重新分布层142可包括过孔焊盘、连接端子焊盘等。
过孔143可将形成在不同的层上的重新分布层142、连接焊盘120P等彼此电连接，产生扇出型半导体封装件100中的路径。过孔143中的每个的材料可以是诸如例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或他们的合金的导电材料。过孔143中的每个可完全填充有导电材料，或者导电材料可沿着每个通路孔的壁形成。此外，过孔143中的每个可具有诸如锥形形状、柱形形状等的已知的全部形状，并且可具有包括但不限于圆形、规则多边形或不规则多边形或者封闭圆锥截面的任何凸面水平截面。
第三散热构件145可通过第一散热构件115和第二散热构件215连接到安装在组件封装件200中的多个电子组件221、222、223和224中的产生相对大量的热的特定的电子组件221。也就是说，由产生相对大量的热的特定的电子组件221产生的热可通过第一散热构件115、第二散热构件215和第三散热构件145有效地散发到扇出型半导体封装模块300A的下方。第一散热构件115、第二散热构件215和第三散热构件145可设置为当沿着扇出型半导体封装模块300A的向上或向下的方向看时彼此重叠。在这种情况下，散热路径可显著缩短，以更有效地散热。
第三散热构件145可包括多个堆叠的过孔143h1。多个堆叠的过孔143h1可通过用于堆叠的过孔的焊盘142h1彼此连接。第三散热构件145的多个堆叠的过孔143h1之间的节距可比第二连接构件140的用于信号连接等的过孔143之间的节距窄。此外，形成第三散热构件145的多个堆叠的过孔143h1的区域的面积可比其中形成有第二连接构件140的用于信号连接等的过孔143的区域的面积小。在这种情况下，扇出型半导体封装模块可具有高的散热效率，并在电路设计上具有高水平的自由度。第三散热构件145的多个堆叠的过孔143h1和用于堆叠的过孔的焊盘142h1中的每个可包括诸如例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或他们的合金的导电材料。
具有暴露第二连接构件140的重新分布层142的至少部分的开口151的钝化层150可设置在第二连接构件140下面。钝化层150的材料不被具体地限制，而是可为例如诸如PID树脂的感光绝缘材料。可选地，阻焊剂也可用作钝化层150的材料。可选地，包括无机填料和绝缘树脂但不包括玻璃纤维的绝缘材料，例如ABF等可用作钝化层150的材料。
凸块下金属层160可形成在钝化层150的开口151中。凸块下金属层160可改善第一连接端子170的连接可靠性，并改善扇出型半导体封装模块300A的板级可靠性(boardlevel reliability)。凸块下金属层160可连接到第二连接构件140的通过钝化层150的开口151暴露的重新分布层142。此外，凸块下金属层160还可连接到第三散热构件145的通过钝化层150的开口151暴露的用于堆叠的过孔的焊盘142h1。凸块下金属层160可使用诸如金属的已知的导电材料通过已知的金属化方法形成，但是不限于此。
第一连接端子170可被构造为将扇出型半导体封装模块300A连接到电子装置的主板等。第一连接端子170中的每个可由诸如例如焊料等的导电材料形成。然而，这仅仅是示例，第一连接端子170中每个的材料不被具体地限制于此。第一连接端子170中每个可以板、球、针等。第一连接端子170可形成为多层结构或单层结构。当第一连接端子170形成为多层结构时，第一连接端子170可包括例如铜(Cu)柱或焊料。当第一连接端子170形成为单层结构时，第一连接端子170可不受限制地包括例如锡银焊料或铜(Cu)。然而，第一连接端子170不限于此。第一连接端子170的至少一个可连接到第一散热构件115、第二散热构件215和第三散热构件145，并且当第一连接端子170中的至少一个连接到主板等时，第一连接端子170中的至少一个可有效地散发通过第一散热构件115、第二散热构件215和第三散热构件145传递的热。第一连接端子170中的至少一个可设置在扇出区域中。
第二连接端子190可被构造为使扇出型半导体封装件100和组件封装件200彼此连接。第二连接端子190可连接到第一连接构件110的第二重新分布层112b的通过形成在第一包封剂130中的开口131暴露的部分。第二连接端子190中的每个可以是例如焊料球、铜(Cu)芯球、铜柱等，但是不限于此。第二连接端子190中的每个可具有比第一连接端子170中的每个的尺寸小的尺寸。
尽管附图中未示出，但是如果必要，金属层还可设置在第一连接构件110的通孔110H的内壁上。也就是说，半导体芯片120和第一散热构件115的侧表面也可被金属层(未示出)围绕。通过半导体芯片120产生的热可通过金属层(未示出)有效地散发到扇出型半导体封装件100的上部或下部，电磁波可被金属层(未示出)有效地屏蔽。此外，如果必要，多个半导体芯片120可设置在第一连接构件110的通孔110H中，第一连接构件110的通孔110H的数量可为多个，半导体芯片120可分别设置在通孔中。此外，诸如电容器、电感器等的单独的无源组件可与半导体芯片120并排设置在通孔110H中。
布线基板210可为诸如中介基板的已知的印刷电路板(PCB)。布线基板210可包括绝缘层211以及形成在绝缘层211中的布线层212和过孔213。尽管附图中未详细示出，但各种布线层212可形成在绝缘层211中。
绝缘层211可包括绝缘材料。在这种情况下，绝缘层可以为例如诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂或者与热固性树脂和热塑性树脂一起具有诸如玻璃纤维或无机填料的增强材料的材料(例如，半固化片、ABF、FR-4、BT等)。可选地，PID树脂也可用作绝缘材料。绝缘层211可以是多个层，绝缘层211之间的边界根据他们的材料可以是清楚的或者可以不是清楚的。
布线层212可用作重新分布层，布线层212中的每个的材料可以是诸如例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或他们的合金的导电材料。布线层212可根据他们对应的层的设计而执行各种功能。例如，布线层212可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号，诸如数据信号等。此外，布线层212可包括过孔焊盘、连接端子焊盘等。布线层212也可为多层。
过孔213可使形成在不同的层上的布线层212彼此电连接。过孔213中的每个的材料可以是诸如例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或他们的合金的导电材料。过孔213中的每个可完全填充有导电材料，或者导电材料可沿着每个通路孔的壁形成。此外，过孔213中的每个可具有诸如锥形形状、柱形形状等的已知的全部形状。过孔213也可形成为多层结构。
第二散热构件215可连接到多个电子组件221、222、223和224中的产生大量的热的电子组件221，以通过第一散热构件115和第三散热构件145向扇出型半导体封装模块300A的下方散热。第一散热构件115、第二散热构件215和第三散热构件145可设置为当沿着扇出型半导体封装模块300A的向上或向下的方向看时彼此重叠。在这种情况下，散热路径可显著缩短，以更有效地散热。第二散热构件215可包括多个堆叠的过孔213h。多个堆叠的过孔213h可通过用于堆叠的过孔的焊盘212h彼此连接。第二散热构件215的多个堆叠的过孔213h之间的节距可比布线基板210的用于信号连接等的过孔213之间的节距窄。此外，形成第二散热构件215的多个堆叠的过孔213h的区域的面积可比布线基板210的其中形成有用于信号连接等的过孔213的区域的面积小。在这种情况下，扇出型半导体封装模块可具有高的散热效率，并在电路设计上具有高水平的自由度。第二散热构件215的多个堆叠的过孔213h和用于堆叠的过孔的焊盘212h中的每个可包括诸如例如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或他们的合金的导电材料。
电子组件221、222、223和224可为各种电子组件。例如，电子组件221、222、223和224可以是各种有源组件或无源组件等。作为非限制性示例，第一电子组件221可以是功率放大器(PA)。功率放大器221可包括：主体221a，具有形成在其中的电路；连接焊盘221P，设置在主体上；过孔221v，穿过主体。功率放大器221的连接焊盘221P可通过引线接合221w电连接到布线基板210。功率放大器221的下表面可连接到第二散热构件215。因此，由功率放大器221产生的热可向扇出型半导体封装模块300A的下方有效地传递。金属层221b和221c可分别设置在功率放大器221的主体221a的上表面和下表面上。这些金属层221b和221c可用作功率放大器221的热辐射构件。设置在主体221a的下表面上的金属层221c可用作功率放大器221的接地(GND)层，并且可通过包括导电环氧树脂或焊料等的导电粘合剂221B连接到第二散热构件215。第二电子组件222的数量可以是多个，多个第二电子组件222可以分别是天线(S/W)、控制器和/或体声波(BAW)滤波器。第二电子组件222可以是表面安装组件，并且可通过包括焊料或铜等的凸块222B连接到布线基板210。第三电子组件223可以是电容器，以及第四电子组件224可以是电感器。第三电子组件223和第四电子组件224可分别通过包括导电环氧树脂或焊料等的导电粘合剂223B和224B连接到布线基板210。如上所述，电子组件221、222、223和224可以是用于可穿戴装置等的前端模块(FEM)组件，但是不必局限于此。同时，当电子组件221、222、223和224为这些种类的组件且半导体芯片120为如上所述的收发器IC时，根据实施例的扇出型半导体封装模块300A可用作收发器合成模块。
第二包封剂230可被构造为保护电子组件221、222、223和224。第二包封剂230的包封形式不被具体地限制，而且可以是第二包封剂230围绕电子组件221、222、223和224的至少部分的形式。第二包封剂230的材料不被具体地限制，而是可以是例如绝缘材料。例如，第二包封剂230的材料可以是已知的环氧树脂模塑料(EMC)等，但是不限于此。
图11B是示出图11A的修改示例的示意性放大图。
参照附图，第一连接构件110可包括：第一绝缘层111a，与第二连接构件140接触；第一重新分布层112a，与第二连接构件140接触并嵌入在第一绝缘层111a中；第二重新分布层112b，设置在第一绝缘层111a的与第一绝缘层111a的其中嵌入有第一重新分布层112a的一个表面背对的另一表面上；第二绝缘层111b，设置在第一绝缘层111a上，并覆盖第二重新分布层112b；第三重新分布层112c，设置在第二绝缘层111b上。由于第一连接构件110可包括大量的重新分布层112a、112b、112c，因此第二连接构件140可被进一步简化。因此，可抑制根据在形成第二连接构件140的过程中产生的缺陷导致的产量下降。由于第一重新分布层112a被嵌入在第一绝缘层111a中，因此第二连接构件140的绝缘层141a的绝缘距离可相对地为常数。第一重新分布层112a可凹入到第一绝缘层111a中，使得第一绝缘层111a的下表面可相对于第一重新分布层112a的下表面具有台阶。因此，可防止第一包封剂130向第一重新分布层112a中的渗入。第一重新分布层112a、第二重新分布层112b、第三重新分布层112c可通过分别穿过第一绝缘层111a和第二绝缘层111b的第一过孔113a和113b彼此电连接，并形成为多层结构。
第一连接构件110的第一重新分布层112a的下表面可设置在半导体芯片120的连接焊盘120P的下表面之上的水平面上。此外，第二连接构件140的重新分布层142和第一连接构件110的第一重新分布层112a之间的距离可大于第二连接构件140的重新分布层142与半导体芯片120的连接焊盘120P之间的距离。这里，第一重新分布层112a可凹入到第一绝缘层111a中。第一连接构件110的第二重新分布层112b可设置在半导体芯片120的有效表面与无效表面之间的水平面上。第一连接构件110可以以与半导体芯片120的厚度对应的厚度形成。因此，形成在第一连接构件110中的第二重新分布层112b可设置在半导体芯片120的有效表面与无效表面之间的水平面上。
第一连接构件110的重新分布层112a、112b和112c的厚度可大于第二连接构件140的重新分布层142的厚度。由于第一连接构件110的厚度可与半导体芯片120的厚度相等或大于半导体芯片120的厚度，因此，重新分布层112a、112b和112c可根据第一连接构件110的比例为以大尺寸形成。另一方面，第二连接构件140的重新分布层142可以以相对小的尺寸形成，以薄型化。
第一散热构件115可包括形成为多层结构的第二过孔113h1a。例如，第二过孔113h1a可具有堆叠的过孔的形式。每个层的第二过孔113h1a可连接到每个层的用于第二过孔的焊盘112h1a。用于第二过孔的焊盘112h1a可以是用于堆叠的过孔的焊盘。以上描述的节距和面积的条件也可应用于该情况。其他构造与以上描述的构造重复，因而省略其描述。
图11C是示出图11A的另一修改示例的示意性放大图。
参照附图，第一连接构件110可包括：第一绝缘层111a；第一重新分布层112a和第二重新分布层112b，分别设置在第一绝缘层111a的下表面和上表面上；第二绝缘层111b，设置在第一绝缘层111a的下表面上，并覆盖第一重新分布层112a；第三重新分布层112c，设置在第二绝缘层111b的下表面上；第三绝缘层111c，设置在第一绝缘层111a的上表面上，并覆盖第二重新分布层112b；第四重新分布层112d，设置在第三绝缘层111c的上表面上。第一至第四重新分布层112a、112b、112c和112d可通过分别穿过第一绝缘层111a、111b和111c的第一过孔113a、113b和113c彼此电连接，并形成为多层结构。由于第一连接构件110可包括大量的重新分布层112a、112b、112c和112d，第二连接构件140可被简化，使得可抑制根据在形成第二连接构件140的过程中产生的缺陷导致的产量下降。
第一绝缘层111a可具有比第二绝缘层111b和第三绝缘层111c的厚度大的厚度。第一绝缘层111a可相对地厚，以提供刚度，并且可设置第二和第三绝缘层111b和111c，以形成大量的重新分布层112c和112d。第一绝缘层111a可包括与第二绝缘层111b和第三绝缘层111c的绝缘材料不同的绝缘材料。例如，第一绝缘层111a的绝缘材料可以是包括玻璃纤维、无机填料和绝缘树脂的半固化片，第二绝缘层111b和第三绝缘层111c中的每个的材料可以是包括无机填料和绝缘树脂的ABF或PID膜。然而，第一绝缘层111a的材料以及第二绝缘层111b和第三绝缘层111c的材料不限于此。类似的，穿过第一绝缘层111a的过孔113a可具有比分别穿过第二绝缘层111b和第三绝缘层111c的过孔113b和113c的直径大的直径以及比过孔113b和113c的高度高的高度。
第一连接构件110的第三重新分布层112c的下表面可设置在半导体芯片120的连接焊盘120P的下表面之下的水平面上。第二连接构件140的重新分布层142与第一连接构件110的第三重新分布层112c之间的距离可小于第二连接构件140的重新分布层142与半导体芯片120的连接焊盘120P之间的距离。这里，第三重新分布层112c可设置为在第二绝缘层111b上突出，导致与第二连接构件140接触。第一连接构件110可以以与半导体芯片120的厚度相对应的厚度形成。因此，形成在第一连接构件110中的第一重新分布层112a和第二重新分布层112b可设置在半导体芯片120的有效表面和无效表面之间的水平面上。
第一连接构件110的重新分布层112a、112b、112c和112d的厚度可大于第二连接构件140的重新分布层142的厚度。由于第一连接构件110可具有与半导体芯片120的厚度相等或大于半导体芯片120的厚度的厚度，因此重新分布层112a、112b、112c和112d也可以以大的尺寸形成。另一方面，第二连接构件140的第二重新分布层142可以以相对的小尺寸形成，以薄型化。
第一散热构件115可包括形成为多层结构的第二过孔113h1b。例如，第二过孔113h1b可具有通孔和堆叠的过孔的混合形式。每个层的第二过孔113h1b可连接到每个层的用于第二过孔的焊盘112h1b。例如，用于第二过孔的焊盘112h1b可以是用于通孔和堆叠的过孔的焊盘。以上描述的节距和面积的条件也可应用于该情况。其他构造与以上描述的构造重复，因而省略其描述。
图12是示出扇出型半导体封装模块的另一示例的示意性截面图。
图13是沿图12的扇出型半导体封装模块的II-II′线截取的平面图。
参照附图，在根据本公开的另一实施例的扇出型半导体封装模块300B中，第一散热构件115可包括棒状过孔113h2，棒状过孔113h2形成在第一连接件110中并连接到第二散热构件215和第三散热构件145。棒状过孔113h2可连接到用于棒过孔的焊盘112h2。此外，第三散热构件145可包括棒状过孔143h2，棒状过孔143h2形成在第二连接构件140中并连接到第一散热构件115和第二散热构件215。棒状过孔143h2可连接到用于棒过孔的焊盘142h2。如上所述，第一散热构件115的过孔113h2和第三散热构件145的过孔143h2的形式可改变。同时，另外在使用如上所述的棒状过孔的情况下，第一连接构件110可具有包括如图11B和图11C所示的多层重新分布层和多层过孔的形式。其他构造与以上描述的构造重复，因而省略其描述。
图14是示出扇出型半导体封装模块的另一示例的示意性截面图。
图15是沿图14的扇出型半导体封装模块的III-III′线截取的平面图。
参照附图，在根据本公开的另一实施例的扇出型半导体封装模块300C中，第一连接构件110可包括第一通孔110H1和第二通孔110H2，半导体芯片120可设置在第一通孔110H1中，第一散热构件115可设置在第二通孔110H2中。这里，第一散热构件115可包括金属块113h3，金属块113h3连接到第二散热构件215和第三散热构件145。金属块113h3可设置在第二通孔110H2中，且金属块113h3的至少部分可通过第一包封剂130包封。金属块113h3可包括诸如例如铜等的金属。另外，在使用如上所述的通孔和包括金属块的散热构件的情况下，第一连接构件110可具有如图11B和图11C所示的包括多层重新分布层和多层过孔的形式。其他构造与以上描述的构造重复，因而省略其描述。
图16是示出扇出型半导体封装模块的另一示例的示意性截面图。
图17是沿图16的扇出型半导体封装模块的IV-IV′线截取的平面图。
参照附图，在根据本公开的另一实施例的扇出型半导体封装模块300D中，半导体芯片120和第一散热构件115可彼此并排设置在第一连接构件110的通孔110H中。这里，第一散热构件115可包括金属块113h3，金属块113h3连接到第二散热构件215和第三散热构件145。金属块113h3可设置在通孔110H中，且金属块113h3的至少部分可与半导体芯片120一起通过第一包封剂130包封。金属块113h3可包括诸如例如铜等的金属。另外，在使用如上所述的通孔和包括金属块的散热构件的情况下，第一连接构件110可具有包括如图11B和图11C所示的多层重新分布层和多层过孔的形式。其他构造与以上描述的构造重复，因而省略其描述。
图18是示出扇出型半导体封装模块的另一示例的示意性截面图。
参照附图，在根据本公开的另一实施例的扇出型半导体封装模块300E中，扇出型半导体封装件100还可包括：背侧重新分布层132，设置在第一包封剂130上；背侧过孔133，穿过第一包封剂130并将背侧重新分布层132电连接到第一连接构件110；钝化层180，设置在第一包封剂130上并具有暴露背侧重新分布层132的至少部分的开口181。背侧重新分布层132可用作重新分布图案。背侧重新分布层132和背侧过孔133的细节如以上所述。钝化层180可由包括无机填料和绝缘树脂但不包括玻璃纤维的绝缘材料(例如，ABF)形成，但是不限于此。第二连接端子190可连接到通过钝化层180的开口181暴露的背侧重新分布层132。如在这里描述的其他实施例中，第一连接构件110可具有如图11B和图11C所示的包括多层重新分布层和多层过孔的形式，并且，扇出型半导体封装模块300B至300D可彼此组合。其他构造与以上描述的构造重复，因而省略其描述。
图19是示出扇出型半导体封装模块的另一示例的示意性截面图。
参照附图，在根据本公开的另一实施例的扇出型半导体封装模块300F中，扇出型半导体封装件100的半导体芯片120可设置为面朝上的形式。此外，第二连接构件140和钝化层150可设置在半导体芯片120的上面，第二连接端子190可连接到第二连接构件140的通过钝化层150的开口151暴露的重新分布层142。开口131可形成在第一包封剂130的下部中，并且凸块下金属层160可形成在开口131中。第一连接端子170可连接到凸块下金属层160。当半导体芯片120设置为如上所述的面朝上的形式时，半导体芯片120的连接焊盘120P中的至少一个可通过第二连接构件140、第二连接端子190、布线基板210、第二连接端子190和第一连接构件110或者通过第一连接构件110、第二连接端子190、布线基板210、第二连接端子190和第二连接构件140连接到第一连接端子170中的至少一个。在这种情况下，半导体芯片120的连接焊盘120P与布线基板210之间的电路径可显著变短。
此外，由于布线基板210与第一连接构件110二者可重新分布连接焊盘120P，第二连接构件140还可被简化。另外，由于连接焊盘120P与第一连接端子170通过漫长的路径彼此连接，因此通过第一连接端子170传递的应力通过路径被抵消，使得可改善连接到连接焊盘120P的过孔143的可靠性。此外，由于半导体芯片120设置为面朝上的形式，因此即使执行当扇出型半导体封装模块300F安装在电子装置的主板上时用于改善第一连接端子170的可靠性的底部填充工艺，连接焊盘120P也可抵抗由于底部填充材料中包括的Cl-离子导致的腐蚀。如果必要，还在第一包封剂130中和下方形成前重新分布层和前过孔，在这种情况下，凸块下金属层160和第一连接端子170可连接到通过钝化层的开口暴露的前重新分布层，并且前重新分布层可形成在扇入区域和扇出区域二者中且第一连接端子170可因而延伸到扇入区域以及扇出区域。如这里描述的其他实施例中，第一连接构件110可具有如图11B和图11C所示的包括多层重新分布层和多层过孔的形式，并且扇出型半导体封装模块300B至300E的特征可彼此组合。其他构造与以上描述的构造重复，因而省略其描述。
如以上阐述，根据本公开的实施例，可提供一种在不具有特定限制和可靠性问题的情况下显著减小电路面积并改善散热性能的扇出型半导体封装模块。
虽然以上示出并描述了实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本公开的范围的情况下，可做出变型和改变。

Claims (15)

1.一种扇出型半导体封装模块，包括：
扇出型半导体封装件，所述扇出型半导体封装件包括：
第一连接构件，具有通孔，
半导体芯片，设置在所述第一连接构件的所述通孔中，所述半导体芯片具有有效表面和与所述有效表面背对的无效表面，所述有效表面具有设置在所述有效表面上的连接焊盘，
第一包封剂，包封所述半导体芯片和所述第一连接构件的至少部分，
第二连接构件，设置在所述第一连接构件和所述半导体芯片的下面，及
第一散热构件，形成在所述第一连接构件或所述通孔中，所述第一连接构件和所述第二连接构件各自包括电连接到所述半导体芯片的所述连接焊盘的重新分布层；以及
组件封装件，设置在所述扇出型半导体封装件上，所述组件封装件包括：
布线基板，通过连接端子连接到所述第一连接构件，
多个电子组件，设置在所述布线基板上，
第二包封剂，包封所述多个电子组件的至少部分，及
第二散热构件，形成在所述布线基板中，
其中，所述组件封装件的所述多个电子组件中的至少一个电子组件通过所述第二散热构件连接到所述第一散热构件，
其中，所述第一连接构件包括多个第一过孔，所述多个第一过孔将所述第一连接构件的设置在一层上的重新分布层电连接到所述第一连接构件的不同层的重新分布层，
所述第一散热构件包括多个第二过孔，所述多个第二过孔在所述第一连接构件中形成在与形成有所述多个第一过孔的区域不同的区域中且连接到所述第二散热构件，以及
所述多个第一过孔和所述多个第二过孔设置为满足条件：P1>P2，其中，P1为所述多个第一过孔之间的节距，以及P2为所述多个第二过孔之间的节距。
2.根据权利要求1所述的扇出型半导体封装模块，其中，当在平面观察时，所述第一散热构件和所述第二散热构件与连接到所述第一散热构件和所述第二散热构件的所述至少一个电子组件重叠。
3.根据权利要求1所述的扇出型半导体封装模块，其中，所述多个第一过孔和所述多个第二过孔设置为满足条件：S1>S2，其中，S1为形成有所述第一连接构件的所述多个第一过孔的所述区域的面积，以及S2为形成有所述多个第二过孔的所述区域的面积。
4.根据权利要求1所述的扇出型半导体封装模块，其中，所述第一散热构件包括形成在所述第一连接构件中并连接到所述第二散热构件的至少一个棒状过孔。
5.根据权利要求1所述的扇出型半导体封装模块，其中，所述半导体芯片和所述第一散热构件彼此并排设置在所述通孔中，并且
所述第一散热构件包括设置在所述通孔中且连接到所述第二散热构件的金属块。
6.根据权利要求1所述的扇出型半导体封装模块，其中，所述通孔包括第一通孔和第二通孔，所述半导体芯片设置在所述第一通孔中，所述第一散热构件设置在所述第二通孔中，并且
所述第一散热构件包括设置在所述第二通孔中且连接到所述第二散热构件的金属块。
7.根据权利要求1所述的扇出型半导体封装模块，其中，所述第二散热构件包括多个堆叠的过孔。
8.根据权利要求1所述的扇出型半导体封装模块，其中，所述扇出型半导体封装件还包括形成在所述第二连接构件中的第三散热构件，并且
所述第三散热构件连接到所述第一散热构件和所述第二散热构件。
9.根据权利要求8所述的扇出型半导体封装模块，其中，所述第三散热构件包括多个堆叠的过孔或者至少一个棒状过孔。
10.根据权利要求1所述的扇出型半导体封装模块，其中，所述半导体芯片包括收发集成电路。
11.根据权利要求10所述的扇出型半导体封装模块，其中，所述多个电子组件包括功率放大器，所述功率放大器包括主体、连接焊盘和过孔，所述主体具有形成在所述主体中的电路，所述连接焊盘设置在所述主体上，所述过孔穿过所述主体，
其中，所述功率放大器的所述连接焊盘通过引线接合电连接到所述布线基板，并且
所述功率放大器的下表面连接到所述第二散热构件。
12.根据权利要求11所述的扇出型半导体封装模块，其中，接地层设置在所述功率放大器的所述下表面上，所述接地层通过导电粘合剂连接到所述第二散热构件。
13.根据权利要求11所述的扇出型半导体封装模块，其中，所述多个电子组件还包括天线、控制器、体声波滤波器，
所述第二散热构件连接到所述多个电子组件中的所述功率放大器。
14.根据权利要求1所述的扇出型半导体封装模块，其中，所述第一连接构件包括：
第一绝缘层，
第一重新分布层，与所述第二连接构件接触并嵌入在所述第一绝缘层的第一表面中，
第二重新分布层，设置在所述第一绝缘层的与所述第一绝缘层的所述第一表面背对的第二表面上，
第二绝缘层，设置在所述第一绝缘层上，并覆盖所述第二重新分布层，以及
第三重新分布层，设置在所述第二绝缘层上，
其中，所述第一重新分布层至所述第三重新分布层电连接到所述连接焊盘。
15.根据权利要求1所述的扇出型半导体封装模块，其中，所述第一连接构件包括：
第一绝缘层，
第一重新分布层，设置在所述第一绝缘层的下表面上，
第二重新分布层，设置在所述第一绝缘层的上表面上，
第二绝缘层，设置在所述第一绝缘层的所述下表面上，并覆盖所述第一重新分布层，以及
第三绝缘层，设置在所述第一绝缘层的所述上表面上并覆盖所述第二重新分布层，
第三重新分布层，设置在所述第二绝缘层的下表面上，以及
第四重新分布层，设置在所述第三绝缘层的上表面上，
其中，所述第一重新分布层至所述第四重新分布层电连接到所述连接焊盘。
CN201711436804.6A 2016-12-28 2017-12-26 扇出型半导体封装模块 Active CN108257926B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0181368 2016-12-28
KR20160181368 2016-12-28
KR10-2017-0063074 2017-05-22
KR1020170063074A KR102400534B1 (ko) 2016-12-28 2017-05-22 팬-아웃 반도체 패키지 모듈

Publications (2)

Publication Number Publication Date
CN108257926A CN108257926A (zh) 2018-07-06
CN108257926B true CN108257926B (zh) 2021-10-01

Family

ID=62125479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711436804.6A Active CN108257926B (zh) 2016-12-28 2017-12-26 扇出型半导体封装模块

Country Status (2)

Country Link
US (2) US9978731B1 (zh)
CN (1) CN108257926B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865568B2 (en) * 2015-06-25 2018-01-09 Intel Corporation Integrated circuit structures with recessed conductive contacts for package on package
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US10600769B2 (en) * 2017-09-01 2020-03-24 Airoha Technology Group Electronic component
KR102059814B1 (ko) * 2018-07-12 2019-12-27 삼성전기주식회사 안테나 모듈
KR102089285B1 (ko) 2018-07-17 2020-03-16 삼성전자주식회사 안테나 모듈
KR102081089B1 (ko) * 2018-08-10 2020-02-25 삼성전자주식회사 반도체 패키지
KR102164795B1 (ko) * 2018-09-06 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
JP2020047651A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置
DE102019117844A1 (de) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltung-package und verfahren
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same
KR20200048971A (ko) * 2018-10-31 2020-05-08 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
KR102589683B1 (ko) 2018-11-16 2023-10-16 삼성전자주식회사 팬-아웃 반도체 패키지
KR20200062666A (ko) * 2018-11-27 2020-06-04 삼성전자주식회사 반도체 패키지
KR102609137B1 (ko) 2019-02-14 2023-12-05 삼성전기주식회사 반도체 패키지
US11728278B2 (en) * 2019-03-25 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Board substrates, three-dimensional integrated circuit structures and methods of forming the same
KR102574414B1 (ko) * 2019-05-21 2023-09-04 삼성전기주식회사 전자 부품 모듈
KR102586072B1 (ko) * 2019-05-21 2023-10-05 삼성전기주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
KR102574409B1 (ko) * 2019-07-01 2023-09-04 삼성전기주식회사 반도체 패키지
TWI722633B (zh) * 2019-10-31 2021-03-21 同欣電子工業股份有限公司 晶片封裝結構及晶片封裝模組
US11289431B2 (en) * 2019-12-27 2022-03-29 Intel Corporation Electrostatic discharge protection in integrated circuits using materials with optically controlled electrical conductivity
US20210217707A1 (en) * 2020-01-10 2021-07-15 Mediatek Inc. Semiconductor package having re-distribution layer structure on substrate component
US20210280507A1 (en) * 2020-03-05 2021-09-09 Qualcomm Incorporated Package comprising dummy interconnects
US11948918B2 (en) * 2020-06-15 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution structure for semiconductor device and method of forming same
KR20220093507A (ko) * 2020-12-28 2022-07-05 삼성전기주식회사 패키지 내장기판
JP7161069B1 (ja) * 2021-03-11 2022-10-25 株式会社メイコー 記憶装置及び記憶装置モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347316A (zh) * 2010-07-29 2012-02-08 台湾积体电路制造股份有限公司 三维集成电路结构
CN103247547A (zh) * 2012-02-02 2013-08-14 台湾积体电路制造股份有限公司 用于具有插入框架的封装件的非流动型底部填充

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP4828164B2 (ja) * 2005-06-06 2011-11-30 ローム株式会社 インタポーザおよび半導体装置
TW200901409A (en) * 2007-06-22 2009-01-01 Nan Ya Printed Circuit Board Corp Packaging substrate with embedded chip and buried heatsink
KR100896883B1 (ko) * 2007-08-16 2009-05-14 주식회사 동부하이텍 반도체칩, 이의 제조방법 및 이를 가지는 적층 패키지
KR101652831B1 (ko) 2010-06-11 2016-08-31 삼성전자주식회사 열적 특성을 개선하는 패키지 온 패키지
CN202384323U (zh) * 2011-12-14 2012-08-15 日月光半导体制造股份有限公司 半导体封装构造
KR101874803B1 (ko) 2012-01-20 2018-08-03 삼성전자주식회사 패키지 온 패키지 구조체
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
CN103400810A (zh) * 2013-06-28 2013-11-20 三星半导体(中国)研究开发有限公司 半导体芯片的层叠封装结构及其制造方法
US9786623B2 (en) 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US9929100B2 (en) * 2015-04-17 2018-03-27 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347316A (zh) * 2010-07-29 2012-02-08 台湾积体电路制造股份有限公司 三维集成电路结构
CN103247547A (zh) * 2012-02-02 2013-08-14 台湾积体电路制造股份有限公司 用于具有插入框架的封装件的非流动型底部填充

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
先进的叠层式3D封装技术及其应用前景;陆晋等;《半导体技术》;20060923(第09期);692-695 *

Also Published As

Publication number Publication date
US9978731B1 (en) 2018-05-22
US10249601B2 (en) 2019-04-02
US20180211944A1 (en) 2018-07-26
CN108257926A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
CN108257926B (zh) 扇出型半导体封装模块
CN109755191B (zh) 扇出型半导体封装件
CN109979923B (zh) 扇出型半导体封装件
CN110707416B (zh) 天线基板和包括天线基板的天线模块
CN110137149B (zh) 扇出型半导体封装件
KR102039711B1 (ko) 팬-아웃 부품 패키지
TW201904002A (zh) 扇出型半導體裝置
CN109390313B (zh) 半导体封装件的连接系统
US10403562B2 (en) Fan-out semiconductor package module
US20200066613A1 (en) Fan-out semiconductor package
KR102400534B1 (ko) 팬-아웃 반도체 패키지 모듈
KR102073956B1 (ko) 팬-아웃 반도체 패키지
US10930593B2 (en) Package on package and package connection system comprising the same
CN109390314B (zh) 半导体封装件的连接系统
CN110391219B (zh) 扇出型半导体封装件
US10804215B2 (en) Semiconductor package
CN109755189B (zh) 扇出型半导体封装件
US20190139920A1 (en) Fan-out semiconductor package
CN110729547A (zh) 天线模块
CN111725148A (zh) 半导体封装件
CN111048484A (zh) 半导体封装件
CN110867418A (zh) 扇出型半导体封装件
CN111081650A (zh) 扇出型半导体封装件
CN111755426A (zh) 半导体封装件
US11380636B2 (en) Semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant