CN109390314B - 半导体封装件的连接系统 - Google Patents

半导体封装件的连接系统 Download PDF

Info

Publication number
CN109390314B
CN109390314B CN201810890497.7A CN201810890497A CN109390314B CN 109390314 B CN109390314 B CN 109390314B CN 201810890497 A CN201810890497 A CN 201810890497A CN 109390314 B CN109390314 B CN 109390314B
Authority
CN
China
Prior art keywords
semiconductor package
layer
disposed
connection
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810890497.7A
Other languages
English (en)
Other versions
CN109390314A (zh
Inventor
李润泰
金汉�
金亨俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109390314A publication Critical patent/CN109390314A/zh
Application granted granted Critical
Publication of CN109390314B publication Critical patent/CN109390314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种半导体封装件的连接系统，所述半导体封装件的连接系统包括：印刷电路板；第一半导体封装件，设置在印刷电路板的第一表面上并通过第一电连接结构连接到印刷电路板；第二半导体封装件，设置在印刷电路板的第二表面上并通过第二电连接结构连接到印刷电路板；以及第三半导体封装件，设置在第一半导体封装件上并通过第三电连接结构连接到第一半导体封装件。第一半导体封装件包括应用处理器(AP)，第二半导体封装件包括存储器，第三半导体封装件包括电源管理集成电路(PMIC)。

Description

半导体封装件的连接系统
本申请要求在韩国知识产权局2017年8月4日提交的第10-2017-0099222号和2017年9月27日提交的第10-2017-0125425号韩国专利申请的优先权的权益，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开涉及一种半导体封装件的连接系统，更具体地，涉及一种使用印刷电路板将多个半导体封装件彼此连接的系统。
背景技术
近来，根据智能装置的发展，已经增大智能装置的各个组件的规格。具体地，已经迅速发展作为智能装置的芯集成电路(IC)的应用处理器(AP)的规格。为了满足这些高规格，近来已经以层叠封装(POP)方式来使用AP封装件和存储器封装件。
同时，近来，AP封装件的尺寸已经减小，存储器的输入/输出(I/O)的数量已经增加。因此，连接到存储器封装件的所有球不会仅设置在AP封装件的扇出区域中。因此，在存储器封装件和AP封装件之间设置中介层以将存储器封装件和AP封装件彼此连接，或者在AP封装件的顶表面上形成单独的背侧重新分布层以将AP封装件连接到存储器封装件。
此外，电源管理IC(PMIC)与如上所述的AP封装件和存储器封装件分开地设置在印刷电路板上，以管理电源。
发明内容
本公开的一方面可提供一种半导体封装件的连接系统，其中，应用处理器(AP)和存储器可通过短的路径彼此连接而不使用单独的中介层或者背侧重新分布层，电源管理IC(PMIC)可按照优化设计来设置。
根据本公开的一方面，可提供一种半导体封装件的连接系统，其中，通过在AP封装件上设置PMIC封装件而以层叠封装(POP)形式来堆叠PMIC封装件和AP封装件，并且以POP形式堆叠的PMIC封装件和AP封装件安装在印刷电路板的一个表面上，存储器封装件安装在印刷电路板的另一表面上。
根据本公开的一方面，一种半导体封装件的连接系统可包括：印刷电路板；第一半导体封装件，设置在所述印刷电路板的第一表面并且通过第一电连接结构连接到所述印刷电路板；第二半导体封装件，设置在所述印刷电路板的第二表面上并且通过第二电连接结构连接到所述印刷电路板；以及第三半导体封装件，设置在所述第一半导体封装件上并且通过第三电连接结构连接到所述第一半导体封装件。所述第一半导体封装件可包括AP，所述第二半导体封装件可包括存储器，所述第三半导体封装件可包括PMIC。
附图说明
通过下面结合附图详细的描述，本公开的以上和其他方面、特征和优点将被更加清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在中介基板上并最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌在中介基板中并最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出根据本公开的示例性实施例的半导体封装件的连接系统的示意性截面图；
图10A至图10D是示出图9的半导体封装件的连接系统的第一半导体封装件的各种示例的示意性截面图；
图11A至图11F是示出图9的半导体封装件的连接系统的第二半导体封装件的各种示例的示意性截面图。
图12A至图12E是示出图9的半导体封装件的连接系统的第三半导体封装件的各种示例的示意性截面图；
图13A和图13B是示出图9的半导体封装件的连接系统的印刷电路板的各种示例的示意性截面图；
图14至图16是示出根据本公开的布局的各种示例的半导体封装件的连接系统的一些效果的示意性截面图；以及
图17是示出不根据本公开的布局的半导体封装件的连接系统的相关问题的示意性截面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。
在此，与附图的截面相关的下侧、下部、下表面等用来指朝向扇出型半导体封装件的安装表面的方向，而上侧、上部、上表面等用来指与该方向相反的方向。然而，这些方向是为了便于解释而定义的，权利要求不受如上所述定义的方向的具体限制。
说明书中的组件与另一组件的“连接”的含义包括通过粘结层的间接连接以及两个组件之间的直接连接。此外，“电连接”在概念上包括物理连接以及物理断开。可理解的是，当利用诸如“第一”和“第二”的术语来提及元件时，该元件不会由此受限。它们可仅用于将元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
这里使用的术语“示例性实施例”不是指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，这里提供的示例性实施例被认为能够通过彼此全部或部分组合来实现。例如，除非其中提供了相反或相矛盾的描述，否则即使特定示例性实施例中描述的一个元件未在另一示例性实施例中描述，该元件仍可被理解为与另一示例性实施例相关的描述。
这里使用的术语仅用于描述示例性实施例，而并不限制本公开。在这种情况下，除非在上下文中另外解释，否则单数形式也包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE 802.20、长期演进技术(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G、4G和5G协议以及在上述协议之后指定的任何其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任何其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，可在如上所述的各种电子装置1000中使用用于各种用途的半导体封装件。例如，母板1110可被容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或电连接到母板1110。此外，可物理连接或电连接到母板1110或者可不物理连接或电连接到母板1110的其他组件(诸如相机模块1130)可被容纳在主体1101中。电子组件1120中的一些可以为芯片相关组件，半导体封装件100可以为例如芯片相关组件中的应用处理器，但不限于此。电子装置不必须限制于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，许多精细的电子电路集成在半导体芯片中。然而，半导体芯片本身可能不能用作成品的半导体产品，并且可能会由于外部物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不会被使用，而半导体芯片可被封装并且在封装的状态下用在电子装置等中。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常精细，而电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著地大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和用途而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在封装之前和封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A至图4，半导体芯片2220可以为例如处于裸露状态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上并且包括诸如铝(Al)等的导电材料；以及诸如氧化物膜、氮化物膜等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222可能非常小，因此可能会难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)上以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240以使连接焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片内部的封装件形式并可具有优异的电特性且可以低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已被开发为在具有紧凑尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将这样的结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装并使用扇入型半导体封装件。原因在于：即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上并最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌在中介基板中并最终安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2301而重新分布，扇入型半导体封装件2200可在其安装在中介基板2301上的状态下最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌在单独的中介基板2302中，半导体芯片2220的连接焊盘2222(即，I/O端子)可在扇入型半导体封装件2200嵌在中介基板2302中的状态下通过中介基板2302而重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能会难以在电子装置的主板上直接安装并使用扇入型半导体封装件。因此，扇入型半导体封装件可通过封装工艺安装在单独的中介基板上并随后安装在电子装置的主板上，或者可在其嵌在中介基板中的状态下在电子装置的主板上安装并使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122和钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；及过孔2143，使连接焊盘2122和重新分布层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并能够使连接焊盘2122重新分布到半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
同时，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的封装技术，并且是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
半导体封装件的连接系统
图9是示出根据本公开的示例性实施例的半导体封装件的连接系统的示意性截面图。
参照图9，根据本公开的示例性实施例的半导体封装件的连接系统500可包括印刷电路板300、设置在印刷电路板300的第一表面上的第一半导体封装件100、设置在印刷电路板300的第二表面上的第二半导体封装件200、设置在第一半导体封装件100上的第三半导体封装件400以及设置在印刷电路板300的第二表面上的无源组件350。第一半导体封装件100可包括应用处理器(AP)120。第二半导体封装件200可包括存储器220。第三半导体封装件400可包括电源管理IC(PMIC)420。第一半导体封装件100可通过第一电连接结构170电连接到印刷电路板300。第二半导体封装件200可通过第二电连接结构270电连接到印刷电路板300。第三半导体封装件400可通过第三电连接结构470电连接到第一半导体封装件100。
第一半导体封装件100和第三半导体封装件400可按照层叠封装(POP)形式堆叠。第一半导体封装件100和第三半导体封装件400可通过诸如焊球等的第三电连接结构470彼此电连接。例如，PMIC 420的输出电力可通过第三半导体封装件400的重新分布层重新分布，可通过第三电连接结构470连接到第一半导体封装件100的重新分布层，然后可被传输到AP 120的电力输入/输出(I/O)。此外，包括存储器220的第二半导体封装件200可设置在印刷电路板300的与印刷电路板300的其上设置有第一半导体封装件100的第一表面背对的第二表面上，并且可通过印刷电路板300的电路和过孔电连接到第一半导体封装件100，使得存储器220和AP 120可在其之间发送和接收信号。PMIC 420的输出电力也可通过印刷电路板300连接到存储器220。第一半导体封装件100、第二半导体封装件200和第三半导体封装件400也可通过印刷电路板300电连接到无源组件350。
在具有这样的结构的半导体封装件的连接系统500中，存储器220通常具有大量的I/O，但是包括存储器220的第二半导体封装件200通过印刷电路板300连接到第一半导体封装件100，因此半导体封装件的连接系统500不会受存储器220的大量的I/O所影响。此外，也不需要单独的背侧重新分布层或中介基板，使得半导体封装件的连接系统500在成本、良率等方面具有大的效果。因此，半导体封装件的连接系统500可以是纤薄的，半导体封装件的连接系统500的信号路径也可被简化。此外，由于AP 120和PMIC 420以POP形式设置，因此可显著减小电力的路径，并且由于产生大量热量的AP 120和PMIC 420以POP形式设置，因此可通过设置在包括产生特别大量热量的PMIC 420的第三半导体封装件400上的散热构件等的设计，使AP 120的热量和PMIC 420的热量可同时有效地散发。
同时，如下所述，第一半导体封装件100可按照芯片级封装(CSP)方式、面板级封装(PLP)方式、晶圆级封装(WLP)方式等设计，第二半导体封装件200也可按照CSP方式、WLP方式、PLP方式等设计，第三半导体封装件400也可按照CSP方式、PLP方式、WLP方式等设计。然而，第一半导体封装件100、第二半导体封装件200和第三半导体封装件400不限于此。
此外，无源组件350可分别是多层陶瓷电容器(MLCC)、低电感片状电容器(LICC)、电感器、磁珠或各种已知的滤波器等。无源组件350的数量不受具体限制，并且可比附图中示出的数量多或者比附图中示出数量的少。
此外，印刷电路板300可以为电子装置的主板，并且在一些情况下也可以为电子装置的子板。印刷电路板300可包括多个积层、多个电路层以及用于电连接的多个层的过孔，多个层的过孔可以为堆叠过孔类型，从而使第一半导体封装件100和第二半导体封装件200的电路径显著减少，但不限于此。在一些情况下，可在印刷电路板中设置芯基板。除上述组件之外，其他组件、模块、封装件等也可被安装在印刷电路板300上。
图10A至图10D是示出图9的半导体封装件的连接系统的第一半导体封装件的各种示例的示意性截面图。
参照图10A，根据示例的第一半导体封装件100A可包括：AP 120，具有其上设置有连接焊盘120P的有效表面和与有效表面背对的无效表面；包封剂130，包封AP 120的至少部分；连接构件140，设置在AP 120的有效表面上并且包括电连接到AP 120的连接焊盘120P的重新分布层142a和142b；钝化层150a和150b，设置在连接构件140的背对的表面上；凸块下金属层160，设置在钝化层150a的开口中并且电连接到连接构件140的重新分布层142b；电连接结构170，通过凸块下金属层160而电连接到连接构件140的重新分布层142b；开口131，贯穿包封剂130；以及电连接结构185，设置在开口131中。电连接结构185可被包括将在下面描述的PMIC 420的半导体封装件400(400A至400E)的电连接结构470代替。无源组件125可嵌在连接构件140中。AP 120可利用表面安装技术(SMT)通过凸块120B安装在连接构件140上。
AP 120可以为按照在单个芯片中集成数量为数百至数百万的元件或更多的元件而设置的集成电路(IC)。在这种情况下，AP的主体的基体材料可以为硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体上。连接焊盘120P可将AP 120电连接到其他组件。连接焊盘120P中的每个的材料可以为诸如铝(Al)等的导电材料。使连接焊盘120P暴露的钝化层可形成在主体上，并且可以为氧化物膜、氮化物膜等，或者可以为氧化物层和氮化物层的双层。绝缘层等还可设置在其他所需位置中的每个位置上，并且如果必要也可形成绝缘层和重新分布层。用于将AP 120安装在连接构件140上的凸块120B可设置在连接焊盘120P上。凸块120B可利用普通的焊料材料形成，但不限于此。AP 120的无效表面可从包封剂130暴露。
包封剂130可保护AP 120。包封剂130的包封形式不受具体限制，并且可以为包封剂130围绕AP 120的至少部分的形式。例如，包封剂130可覆盖AP 120的侧表面，并且覆盖AP120的有效表面的至少部分。包封剂130可包括绝缘材料。绝缘材料可以为包括无机填料和绝缘树脂的材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、诸如味之素增强膜(Ajinomoto Buildup Film，ABF)、FR-4、双马来酰亚胺三嗪(BT)的具有诸如浸在热固性树脂和热塑性树脂中的无机填料的增强材料的树脂等。此外，也可使用诸如环氧模塑化合物(EMC)的已知模制材料等。可选地，也可使用可执行光刻工艺的PID树脂作为绝缘材料。可选地，也可使用诸如热固性树脂或热塑性树脂的绝缘树脂浸在无机填料和/或诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料作为绝缘材料，从而控制翘曲或保持刚性。开口131可形成在包封剂130中，用于POP堆叠的电连接结构185可设置在开口131中。电连接结构185可被将在下面描述的电连接结构470代替。
连接构件140可使AP 120的连接焊盘120P重新分布。具有各种功能的数十至数百个连接焊盘120P可通过连接构件140被重新分布，并且可根据功能而通过电连接结构170被物理连接或电连接到外部。连接构件140可包括第一绝缘层141a；第一重新分布层142a，形成在第一绝缘层141a的背对表面上；第一过孔143a，贯穿第一绝缘层141a并且将形成在第一绝缘层141a的背对表面上的第一重新分布层142a彼此电连接；第二绝缘层141b，形成在第一绝缘层141a的背对表面上并且覆盖形成在第一绝缘层141a的背对表面上的第一重新分布层142a；第二重新分布层142b，设置在形成在第一绝缘层141a的背对表面上的第二绝缘层141b上；以及第二过孔143b，贯穿形成在第一绝缘层141a的背对表面上的第二绝缘层141b并且将形成在第一绝缘层141a的背对表面上的第一重新分布层142a电连接到设置在第二绝缘层141b上的第二重新分布层142b。也就是说，连接构件140可具有包括芯层的中介基板形式，但是不限于此。连接构件140可包括大量的层。
可使用绝缘材料作为绝缘层141a和141b中的每个的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、以半固化片、味之素增强膜(Ajinomoto Buildup Film，ABF)、FR-4、双马来酰亚胺三嗪(BT)为例的其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂等。可选地，也可使用PID树脂作为绝缘材料。作为非限制性示例，第一绝缘层141a可包括半固化片，第二绝缘层141b可包括ABF或PID。第一绝缘层141a可用作芯层，因此具有比第二绝缘层141b的厚度大的厚度。
重新分布层142a和142b可用来使连接焊盘120P大体上重新分布，并且可将连接焊盘120P彼此电连接。重新分布层142a和142b中的每个的材料可以为导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金。重新分布层142a和142b可根据对应层的设计执行各种功能。例如，重新分布层142a和142b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案等。此外，重新分布层142a和142b可包括过孔焊盘、电连接结构焊盘等。
过孔143a和143b可将形成在不同层上的重新分布层142a和142b、凸块120B等彼此电连接，结果在第一半导体封装件100A中形成电路径。可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料作为过孔143a和143b中的每个的材料。可用导电材料完全填充过孔143a和143b中的每个，或者也可沿着过孔中的每个的壁形成导电材料。此外，过孔143a和143b中的每个可具有本领域中已知的任意形状，诸如锥形形状、沙漏形状、圆柱形形状等。作为非限制性示例，第一过孔143a可具有沙漏形状，第二过孔143b可具有锥形形状。第一过孔143a可具有比第二过孔143b的直径大的直径。
无源组件125可嵌在连接构件140中。无源组件125可通过连接构件140中的第二过孔143b电连接到第二重新分布层142b。无源组件125可以为嵌入式电容器或电感器，但不限于此。无源组件125也可通过重新分布层142a和142b、过孔143a和143b等电连接到AP 120的连接焊盘120P。
钝化层150a和150b可保护连接构件140免受外部物理损坏或化学损坏。钝化层150a和150b可具有使连接构件140的第二重新分布层142b的至少部分暴露的开口。在钝化层150a和150b中形成的开口的数量可以为数十个至数千个。钝化层150a和150b可包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，钝化层150a和150b可利用ABF形成，但不限于此。也就是说，钝化层150a和150b可以为通常的阻焊层。
凸块下金属层160可提高电连接结构170的连接可靠性以提高第一半导体封装件100A的板级可靠性。凸块下金属层160可连接到连接构件140的通过钝化层150a的开口暴露的第二重新分布层142b。凸块下金属层160可使用任意已知的导电材料(诸如金属)通过任意已知的金属化方法形成在钝化层150a的开口中，但是不限于此。
电连接结构170可被构造为使第一半导体封装件100A物理连接或者电连接到外部。例如，第一半导体封装件100A可通过电连接结构170安装在印刷电路板300上。电连接结构170中的每个可利用例如焊料等的导电材料形成。然而，这仅是示例，且电连接结构170中的每个的材料不限于此。电连接结构170中的每个可以为焊盘、焊球、引脚等。电连接结构170可形成为多层或单层结构。当电连接结构170形成为多层结构时，电连接结构170可包括铜(Cu)柱和焊料。当电连接结构170形成为单层结构时，电连接结构170可包括锡-银焊料或铜(Cu)。然而，这仅是示例，电连接结构170不限于此。
电连接结构170的数量、间距、设置形式等不受具体限制，而本领域技术人员可根据设计细节进行充分地修改。例如，电连接结构170可根据连接焊盘120P的数量按照数十至数千的数量设置，或者可按照数十至数千或更多或者数十至数千或更少的数量设置。
电连接结构170中的至少一个可设置在扇出区域中。扇出区域指除设置有AP 120的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。
电连接结构185可被构造为将第一半导体封装件100A电连接到将在下面描述的第三半导体封装件400：400A至400G。电连接结构185中的每个可利用例如焊料等的导电材料形成。然而，这仅是示例，电连接结构185中的每个的材料不限于此。电连接结构185中的每个可以为焊盘、焊球、引脚等。电连接结构185可形成为多层或单层结构。当电连接结构185形成为多层结构时，电连接结构185可包括铜(Cu)柱和焊料。当电连接结构185形成为单层结构时，电连接结构185可包括锡-银焊料或铜(Cu)。然而，这仅是示例，电连接结构185不限于此。电连接结构185可被将在下面描述的电连接结构470代替。
参照图10B，根据另一示例的第一半导体封装件100B可包括：芯构件110，具有通孔110H；AP 120，设置在芯构件110的通孔中并且具有其上设置有连接焊盘120P的有效表面和与有效表面背对的无效表面；包封剂130，包封芯构件110和AP 120中的每个的至少部分；连接构件140，设置在芯构件110和AP 120的有效表面上并且包括绝缘层141、重新分布层142和过孔143；钝化层150，设置在连接构件140上；凸块下金属层160，形成在钝化层150a的开口中并且电连接到重新分布层142；以及电连接结构170，在凸块下金属层160上电连接到凸块下金属层160。无源组件125可设置在钝化层150上。
芯构件110可包括使AP 120的连接焊盘120P重新分布的布线层112a和112b以因此减少连接构件140的层的数量。如果必要，芯构件110可根据特定材料提高第一半导体封装件100B的刚性，并且用来确保包封剂130的厚度的均匀性。第一半导体封装件100B可通过芯构件110用作层叠封装(POP)型封装件。芯构件110可具有通孔110H。AP 120可设置在通孔110H中以与芯构件110分开预定距离。AP 120的侧表面可被芯构件110围绕。然而，这样的形式仅是示例，并且可进行各种修改以具有其他形式，芯构件110可根据这样的形式执行另一功能。
芯构件110可包括：绝缘层111；第一布线层112a，设置在绝缘层111的下表面上；第二布线层112b，设置在绝缘层111的上表面上；以及过孔113，贯穿绝缘层111并且将第一布线层112a和第二布线层112b彼此连接。芯构件110的布线层112a和112b的厚度可大于连接构件140的重新分布层142的厚度。由于芯构件110可具有与AP 120等的厚度相似或比AP120等的厚度大的厚度，因此布线层112a和112b可根据芯构件110的规格而通过基底工艺形成为具有大的尺寸。另一方面，通过用于纤薄化的半导体工艺，可使连接构件140的重新分布层142形成为具有小的尺寸。
绝缘层111的材料不受具体限制。例如，可使用绝缘材料作为绝缘层111的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、以半固化片、ABF、FR-4、BT为例的其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂等。可选地，也可使用PID树脂作为绝缘材料。
布线层112a和112b可用来使AP 120的连接焊盘120P重新分布。此外，当在层叠封装(POP)等中使用第一半导体封装件100B时，可使用布线层112a和112b作为连接图案。布线层112a和112b中的每个的材料可以为导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金。布线层112a和112b可根据对应层的设计而执行各种功能。例如，布线层112a和112b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案等。此外，布线层112a和112b可包括过孔焊盘、布线焊盘、连接端子焊盘等。
过孔113可将形成在不同层上的布线层112a和112b彼此电连接，结果在芯构件110中形成电路径。过孔113中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料。可用导电材料完全填充过孔113中的每个，或者也可沿着过孔中的每个的壁形成导电材料。此外，过孔113中的每个可具有诸如沙漏形状、圆柱形形状等的任意已知形状。
连接构件140可使AP 120的连接焊盘120P重新分布。AP 120的具有各种功能的数十至数百个连接焊盘120P可通过连接构件140被重新分布，并且可根据功能通过电连接结构170物理连接或者电连接到外部。连接构件140可包括绝缘层141、设置在绝缘层141上的重新分布层142以及贯穿绝缘层141并且连接到重新分布层142的过孔143。连接构件140可利用单层形成，或者可利用数量比附图中示出的数量大的多层形成。
绝缘层141中的每个的材料可以为绝缘材料。在这种情况下，也可使用诸如PID树脂的光敏绝缘材料作为绝缘材料。也就是说，绝缘层141可以为光敏绝缘层。当绝缘层141具有光敏性质时，绝缘层141可被形成为具有较小的厚度，并且可更容易地实现过孔143的精细节距。绝缘层141可以为包括绝缘树脂和无机填料的光敏绝缘层。当绝缘层141是多层时，绝缘层141的材料可彼此相同，并且如果必要，绝缘层141的材料也可彼此不同。当绝缘层141是多层时，绝缘层141可根据工艺彼此集成，使得它们之间的边界也可以是不明显的。
重新分布层142可用来使连接焊盘120P大体上重新分布。重新分布层142中的每个的材料可以为导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金。重新分布层142可根据对应层的设计而执行各种功能。例如，重新分布层142可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案等。此外，重新分布层142可包括过孔焊盘、连接端子焊盘等。
过孔143可将形成在不同层上的重新分布层142、连接焊盘120P等彼此电连接，结果在第一半导体封装件100B中形成电路径。过孔143中的每个的材料可以为导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金。可用导电材料完全填充过孔143中的每个，或者也可沿着过孔中的每个的壁形成导电材料。此外，过孔143中的每个可具有本领域中已知的任意形状，诸如锥形形状。
无源组件125可设置在钝化层150上。无源组件125可电连接到连接构件140的重新分布层142。无源组件125可以为表面安装式电容器或电感器，但不限于此。无源组件125也可通过重新分布层142、过孔143等电连接到AP 120的连接焊盘120P。其他构造与上述构造重复，因此省略对其的详细描述。
参照图10C，在根据另一示例的第一半导体封装件100C中，芯构件110可包括：第一绝缘层111a，与连接构件140接触；第一布线层112a，与连接构件140接触并且嵌在第一绝缘层111a中；第二布线层112b，设置在第一绝缘层111a的与第一绝缘层111a的嵌有第一布线层112a的一个表面背对的另一表面上；第二绝缘层111b，设置在第一绝缘层111a上并且覆盖第二布线层112b；以及第三布线层112c，设置在第二绝缘层111b上。第一布线层到第三布线层112a、112b和112c可电连接到连接焊盘120P。第一布线层112a和第二布线层112b以及第二布线层112b和第三布线层112c可分别通过贯穿第一绝缘层111a和第二绝缘层111b的第一过孔113a和第二过孔113b而彼此电连接。
当第一布线层112a嵌在第一绝缘层111a中时，由于第一布线层112a的厚度而产生的台阶可显著减小，因此，连接构件140的绝缘距离可变得恒定。也就是说，从连接构件140的重新分布层142到第一绝缘层111a的下表面的距离与从连接构件140的重新分布层142到AP 120的连接焊盘120P的距离之间的差可小于第一布线层112a的厚度。因此，连接构件140的高密度布线设计可以是容易的。
芯构件110的第一布线层112a的下表面可设置在AP 120的连接焊盘120的下表面之上的水平面上。此外，连接构件140的重新分布层142与芯构件110的第一布线层112a之间的距离可大于连接构件140的重新分布层142与AP 120的连接焊盘120P之间的距离。原因在于：第一布线层112a可凹入到第一绝缘层111a中。如上所述，当第一布线层112a凹入到第一绝缘层111a中以使得第一绝缘层111a的下表面和第一布线层112a的下表面之间具有台阶时，可防止包封剂130的材料渗出而污染第一布线层112a的现象。芯构件110的第二布线层112b可被设置在AP 120的有效表面与无效表面之间的水平面上。芯构件110可以与AP 120的厚度对应的厚度形成。因此，形成在芯构件110中的第二布线层112b可被设置在AP 120的有效表面与无效表面之间的水平面上。
芯构件110的布线层112a、112b和112c的厚度可大于连接构件140的重新分布层142的厚度。由于芯构件110可具有等于或大于AP 120的厚度的厚度，因此布线层112a、112b和112c可根据芯构件110的规格而形成为具有大的尺寸。另一方面，为了纤薄化，连接构件140的重新分布层142可按照比布线层112a、112b和112c的尺寸相对小的尺寸形成。
当形成用于第一过孔113a的孔时，第一布线层112a的一些焊盘可用作止挡件，因此这在第一过孔113a中的每个具有其上表面的宽度大于下表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第一过孔113a可与第二布线层112b的焊盘图案集成。此外，当形成用于第二过孔113b的孔时，第二布线层112b的一些焊盘可用作止挡件，因此这在第二过孔113b中的每个具有其上表面的宽度大于下表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第二过孔113b可与第三布线层112c的焊盘图案集成。其他构造与上述构造重复，因此省略对其的详细描述。
参照图10D，在根据另一示例的第一半导体封装件100D中，芯构件110可包括：第一绝缘层111a；第一布线层112a和第二布线层112b，分别设置在第一绝缘层111a的背对表面上；第二绝缘层111b，设置在第一绝缘层111a上并且覆盖第一布线层112a；第三布线层112c，设置在第二绝缘层111b上；第三绝缘层111c，设置在第一绝缘层111a上并且覆盖第二布线层112b；以及第四布线层112d，设置在第三绝缘层111c上。第一布线层至第四布线层112a、112b、112c和112d可电连接到连接焊盘120P。由于芯构件110可包括大量的布线层112a、112b、112c和112d，因此可进一步简化连接构件140。因此，可抑制根据在形成连接构件140的工艺中出现的缺陷的良率的降低。同时，第一布线层112a和第二布线层112b可通过贯穿第一绝缘层111a的第一过孔113a彼此电连接，第一布线层112a和第三布线层112c可通过贯穿第二绝缘层111b的第二过孔113b彼此电连接，第二布线层112b和第四布线层112d可通过贯穿第三绝缘层111c的第三过孔113c彼此电连接。
第一绝缘层111a可具有比第二绝缘层111b和第三绝缘层111c的厚度大的厚度。第一绝缘层111a可基本相对厚以保持刚性，并且可引入第二绝缘层111b和第三绝缘层111c以形成较大数量的布线层112c和112d。第一绝缘层111a可包括与第二绝缘层111b和第三绝缘层111c的绝缘材料不同的绝缘材料。例如，第一绝缘层111a可以为例如包括芯材料、填料和绝缘树脂的半固化片，第二绝缘层111b和第三绝缘层111c可以为包括填料和绝缘树脂的ABF或PID膜。然而，第一绝缘层111a以及第二绝缘层111b和第三绝缘层111c的材料不限于此。类似地，贯穿第一绝缘层111a的第一过孔113a可具有比分别贯穿第二绝缘层111b和第三绝缘层111c的第二过孔113b和第三过孔113c的直径大的直径。
芯构件110的第三布线层112c的下表面可设置在AP 120的连接焊盘120P的下表面以下的水平面上。此外，连接构件140的重新分布层142与芯构件110的第三布线层112c之间的距离可小于连接构件140的重新分布层142与AP 120的连接焊盘120P之间的距离。原因在于：第三布线层112c可按照突出形式设置在第二绝缘层111b上，同时薄钝化层还可形成在AP 120的连接焊盘120P上。芯构件110的第一布线层112a和第二布线层112b可设置在AP120的有效表面和无效表面之间的水平面上。由于芯构件110可按照与AP 120的厚度对应的厚度形成，因此形成在芯构件110中的第一布线层112a和第二布线层112b可设置在AP 120的有效表面和无效表面之间的水平面上。
芯构件110的布线层112a、112b、112c和112d的厚度可大于连接构件140的重新分布层142的厚度。由于芯构件110可具有等于或大于AP 120的厚度的厚度，因此布线层112a、112b、112c和112d也可形成为具有大的尺寸。另一方面，为了纤薄化，连接构件140的重新分布层142可按照相对小的尺寸形成。其他构造与上述构造重复，因此省略对其的详细描述。
图11A至图11F是示出图9的半导体封装件的连接系统的第二半导体封装件的各种示例的示意性截面图。
参照图11A，在根据示例的第二半导体封装件200A中，多个存储器221和222可堆叠在连接构件240上并且用包封剂230包封。也就是说，第二半导体封装件200A可包括：连接构件240，包括重新分布层242；第一存储器221，设置在连接构件240上并且通过结合线221W电连接到重新分布层242；第二存储器222，设置在第一存储器221上并且通过结合线222W电连接到重新分布层242；包封剂230，包封第一存储器221和第二存储器222中的每个的至少部分；钝化层250，设置在连接构件240上；凸块下金属层260，形成在钝化层250的开口中并且电连接到重新分布层242；以及电连接结构270，通过凸块下金属层260电连接到重新分布层242。连接构件240可按照中介层形式制造，但不限于此。其他构造与上述构造重复，因此省略对其的详细描述。
参照图11B，根据另一示例的第二半导体封装件200B可包括：芯构件210，具有通孔210H；第一存储器221，设置在通孔210H中并且具有其上设置有第一连接焊盘221P的有效表面和与有效表面背对的无效表面；第二存储器222，在通孔210H中设置在第一存储器221上并且具有其上设置有第二连接焊盘222P的有效表面和与有效表面背对的无效表面；包封剂230，包封第一存储器221和第二存储器222及芯构件210的至少部分；以及连接构件240，设置在芯构件210、第一存储器221的有效表面和第二存储器222的有效表面上。第二半导体封装件200B还可包括：钝化层250，设置在连接构件240上；凸块下金属层260，形成在钝化层250的开口中并且电连接到连接构件240的重新分布层242；以及电连接结构270，通过凸块下金属层260电连接到连接构件240的重新分布层242。
连接构件240可包括电连接到第一连接焊盘221P和第二连接焊盘222P的重新分布层242。第二存储器222的有效表面可附着到第一存储器221的无效表面，第二存储器222可在第一存储器221上设置为与第一存储器221不匹配，使得第二连接焊盘222P暴露。短语“设置为不匹配”或“设置为偏移”意味第一存储器221的侧表面与第二存储器222的侧表面彼此不重合。连接构件240的重新分布层242可分别通过第一过孔243a和第二过孔243b连接到第一连接焊盘221P和第二连接焊盘222P。第二过孔243b可高于第一过孔243a。
同时，近来，已开发了为了增加存储器的容量而以多级堆叠多个存储器芯片的技术。例如，可提供以下技术：以两级(或三级)堆叠多个存储器芯片，将堆叠的存储器芯片安装在中介基板上，然后使用模制材料使安装在中介基板上的堆叠的存储器芯片成型，从而因此以封装件形式使用。在这种情况下，堆叠的存储器芯片通过结合线而电连接到中介基板。然而，在这种结构中，由于中介基板的厚度很大，因此在纤薄化方面存在限制。此外，当以硅为基础制造中介基板时，会产生巨大成本。此外，当不单独包括保持堆叠的存储器芯片的增强材料时，会由于翘曲而在可靠性方面发生问题。此外，由于堆叠的存储器芯片通过结合线而电连接到中介基板，使得输入/输出(I/O)被重新分配，因此信号路径显著变长，使得会频繁地产生信号损失。
另一方面，在根据另一实施例的第二半导体封装件200B中，可引入芯构件210，并且多个堆叠的存储器221和222可设置在芯构件210的通孔210H中。此外，可形成包括重新分布层242的连接构件240，代替引入中介基板。具体地，多个堆叠的存储器221和222可通过具有不同高度的多级过孔243a和243b而不通过结合线连接到连接构件240的重新分布层242。因此，连接构件240的厚度可显著减小，背侧包封厚度或堆叠芯片的厚度也可显着减小。此外，从堆叠的存储器221和222到电连接结构270的信号路径可显著减小以减小信号损失，结果改善信号电特性。此外，可通过芯构件210来控制翘曲，因此可提高可靠性。
堆叠的第一存储器221和第二存储器222可设置在芯构件210的通孔210H中。芯构件210可根据特定的材料而提高第二半导体封装件200B的刚性，并且可用来确保包封剂230的厚度的均匀性。堆叠的第一存储器221和第二存储器222的侧表面可被芯构件210所围绕。然而，这种形式仅是示例，并且可进行各种修改以具有其他形式，芯构件210可根据这种形式执行另一功能。
芯构件210的材料不受具体限制。例如，可使用绝缘材料作为芯构件210的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、以半固化片、ABF、FR-4、BT为例的其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂等。可选地，也可使用PID树脂作为绝缘材料。
存储器221和222可以为按照在单个芯片中集成数量为数百至数百万的元件或更多的元件而设置的集成电路(IC)。IC可以为诸如易失性存储器(诸如DRAM)、非易失性存储器(诸如ROM)、闪存等的存储器，但不限于此。存储器221和222的有效表面指存储器221和222的其上设置有连接焊盘221P和222P的表面，存储器221和222的无效表面指存储器221和222的与有效表面背对的表面。可在有效晶片的基础上形成存储器221和222。在这种情况下，存储器221和222中的每个的主体的基体材料可以为硅(Si)、锗(Ge)、砷化镓(GaAs)等。可在主体上形成各种电路。连接焊盘221P和222P可将存储器221和222电连接到其他组件。连接焊盘221P和222P中的每个的材料可以为诸如铝(Al)等的导电材料。如果必要，可在主体中的每个上形成使连接焊盘221P和222P暴露的钝化层，并且钝化层可以为氧化物膜、氮化物膜等、或者氧化物层和氮化物层的双层。绝缘层等也可进一步设置在所需位置中。
存储器221和222可通过具有不同高度的过孔243a和243b连接到连接构件240的重新分布层242。在这种情况下，第一过孔243a可不贯穿包封剂230，而第二过孔243b可贯穿包封剂230。也就是说，第一过孔243a可不与包封剂230接触，而第二过孔243b可与包封剂230接触。第二存储器222的有效表面可包括面对第一存储器221的无效表面的第一侧部、面对第一存储器221的无效表面的中央部以及与第一侧部关于第二存储器222的有效表面的中央部对称且至少部分地处于第一存储器221的无效表面的外部的第二侧部。在这种情况下，第二连接焊盘222P可设置在第二存储器222的有效表面的第二侧部上。也就是说，存储器221和222可按照台阶形式设置为彼此偏置，并且第二连接焊盘222P可设置在第二存储器222的有效表面的第二侧部上，使得可应用具有不同高度的多级过孔243a和243b。
存储器221和222可通过粘合构件280彼此附着。粘合构件280不受具体限制，并且可以是可将存储器221和222彼此附着的材料，诸如任意已知的带、粘合剂等。在一些情况下，也可省略粘合构件280。同时，存储器221和222的设置不限于附图中示出的形式。也就是说，只要存储器221和222可设置为彼此偏移并且可应用多级过孔243a和243b，那么存储器221和222也可按照与平面图中示出的形式不同的形式设置。
包封剂230可保护存储器221和222。包封剂230的包封形式不受具体的限制，并且可以是包封剂230围绕存储器221和222的至少部分的形式。例如，包封剂230可覆盖存储器221和222的无效表面和侧表面，并且可覆盖存储器221和222的有效表面的至少部分。此外，包封剂230可覆盖芯构件210，并且填充通孔210H的至少部分。包封剂230可包括绝缘材料。绝缘材料可以为包括无机填料和绝缘树脂的材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、诸如ABF、FR-4、BT的具有诸如浸在热固性树脂和热塑性树脂中的无机填料的增强材料的树脂等。此外，也可使用诸如EMC等的已知模制材料。可选地，也可使用可执行光刻工艺的PID树脂作为绝缘材料。可选地，也可使用其中诸如热固性树脂或热塑性树脂的绝缘树脂浸在无机填料和/或诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料作为绝缘材料，从而控制翘曲或保持刚性。
连接构件240可使存储器221和222的连接焊盘221P和222P重新分布。此外，连接构件240可将连接焊盘221P和222P彼此电连接。具有各种功能的数十至数百个连接焊盘221P和222P可通过连接构件240重新分布，并且可根据功能而通过电连接结构270物理连接或电连接到外部。连接构件240可包括绝缘层241、设置在绝缘层241上的重新分布层242以及贯穿绝缘层241并且连接到重新分布层242的过孔243a和243b。连接构件240可利用单层形成，或者可利用数量比附图中示出的数量大的多层形成。
绝缘层241中的每个的材料可以为绝缘材料。在这种情况下，也可使用诸如PID树脂的光敏绝缘材料作为绝缘材料。也就是说，绝缘层241可以为光敏绝缘层。当绝缘层241具有光敏性质时，绝缘层241可形成为具有较小的厚度，并且可更容易地实现过孔243的精细节距。绝缘层241可以为包括绝缘树脂和无机填料的光敏绝缘层。当绝缘层241是多层时，绝缘层241的材料可彼此相同，并且如果必要也可彼此不同。当绝缘层241是多层时，绝缘层241可根据工艺彼此集成，使得它们之间的边界也可以是不明显的。
重新分布层242可用来使连接焊盘221P和222P大体上重新分布，并且可使连接焊盘221P和222P彼此电连接。重新分布层242中的每个的材料可以为导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金。重新分布层242可根据对应层的设计而执行各种功能。例如，重新分布层242可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。此外，重新分布层242可包括过孔焊盘、电连接结构焊盘等。
过孔243a和243b可将形成在不同层上的重新分布层242、连接焊盘221P和222P等彼此电连接，结果在第二半导体封装件200B中形成电路径。过孔243a和243b中的每个的材料可以为导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金。可用导电材料完全填充过孔243a和243b中的每个，或者也可沿着过孔中的每个的壁形成导电材料。此外，过孔243a和243b中的每个可具有本领域中已知的任意形状，诸如锥形形状、圆柱形形状等。
钝化层250可保护连接构件240免受外部物理损坏或化学损坏。钝化层250可具有使连接构件240的重新分布层242的至少部分暴露的开口。在钝化层250中形成的开口的数量可以为数十个至数千个。钝化层250可包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，钝化层250可利用ABF形成，但不限于此。
凸块下金属层260可提高电连接结构270的连接可靠性，以提高第二半导体封装件200B的板级可靠性。凸块下金属层260可连接到连接构件240的通过钝化层250的开口暴露的重新分布层242。凸块下金属层260可使用任意已知的导电材料(诸如金属)通过任意已知的金属化方法形成在钝化层250的开口中，但是不限于此。
电连接结构270可被构造为将第二半导体封装件200B物理连接或者电连接到外部。例如，第二半导体封装件200B可通过电连接结构270安装在印刷电路板300上。电连接结构270中的每个可利用例如焊料等的导电材料形成。然而，这仅是示例，电连接结构270中的每个的材料不限于此。每个电连接结构270可以为焊盘、焊球、引脚等。电连接结构270可形成为多层或单层结构。当电连接结构270形成为多层结构时，电连接结构270可包括铜(Cu)柱和焊料。当电连接结构270形成为单层结构时，电连接结构270可包括锡-银焊料或铜(Cu)。然而，这仅是示例，电连接结构270不限于此。
电连接结构270的数量、间距、设置形式等不受具体限制，而本领域技术人员可根据设计细节进行充分地修改。例如，电连接结构270可根据连接焊盘221P和222P的数量按照数十至数千的数量设置，或者可按照数十至数千或更多或者数十至数千或更少的数量设置。
电连接结构270中的至少一个可设置在扇出区域中。扇出区域指除设置有存储器221和222的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。其他构造与上述构造重复，因此省略对其的详细描述。
参照图11C，在根据另一示例的第二半导体封装件200C中，芯构件210可包括：第一绝缘层211a，与连接构件240接触；第一布线层212a，与连接构件240接触并且嵌在第一绝缘层211a中；第二布线层212b，设置在第一绝缘层211a的与第一绝缘层211a的嵌有第一布线层212a的一个表面背对的另一表面上；第二绝缘层211b设置在第一绝缘层211a上并且覆盖第二布线层212b；以及第三布线层212c，设置在第二绝缘层211b上。第一布线层到第三布线层212a、212b和212c可电连接到连接焊盘221P和222P。第一布线层212a和第二布线层212b以及第二布线层212b和第三布线层212c可分别通过贯穿第一绝缘层211a和第二绝缘层211b的第一过孔213a和第二过孔213b彼此电连接。
当第一布线层212a嵌在第一绝缘层211a中时，由于第一布线层212a的厚度而产生的台阶可显著减小，因此，连接构件240的绝缘距离可变得恒定。也就是说，从连接构件240的重新分布层242到第一绝缘层211a的下表面的距离与从连接构件240的重新分布层242到存储器221的连接焊盘221P的距离之间的差可小于第一布线层212a的厚度。因此，连接构件240的高密度布线设计可以是容易的。
芯构件210的第一布线层212a的下表面可设置在存储器221的连接焊盘221P的下表面之上的水平面上。此外，连接构件240的重新分布层242和芯构件210的第一布线层212a之间的距离可大于连接构件240的重新分布层242与存储器221的连接焊盘221P之间的距离。原因在于：第一布线层212a可凹入到第一绝缘层211a中。如上所述，当第一布线层212a凹入到第一绝缘层211a中使得第一绝缘层211a的下表面和第一布线层212a的下表面之间具有台阶时，可防止包封剂230的材料渗出而污染第一布线层212a的现象。
芯构件210的布线层212a、212b和212c的厚度可大于连接构件240的重新分布层242的厚度。由于芯构件210可具有等于或大于存储器221和222的厚度的厚度，因此布线层212a、212b和212c可根据芯构件210的规格而形成为具有大的尺寸。另一方面，为了纤薄化，连接构件240的重新分布层242可按照比布线层212a、212b和212c的尺寸相对小的尺寸形成。
绝缘层211a和211b中的每个的材料不受具体限制。例如，可使用绝缘材料作为绝缘层211a和211b中的每个的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、以半固化片、ABF、FR-4、BT为例的其中热固性树脂或热塑性树脂与无机填料混合或者与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂等。可选地，也可使用PID树脂作为绝缘材料。
布线层212a、212b和212c可用来使存储器221和222的连接焊盘221P和222P重新分布。布线层212a、212b和212c中的每个的材料可以为导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金。布线层212a、212b和212c可根据对应层的设计而执行各种功能。例如，布线层212a、212b和212c可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。此外，布线层212a、212b和212c可包括过孔焊盘、布线焊盘、电连接结构焊盘等。
过孔213a和213b可将形成在不同层上的布线层212a、212b和212c彼此电连接，结果在芯构件210中形成电路径。过孔213a和213b中的每个的材料可以为导电材料。可用导电材料完全填充过孔213a和213b中的每个，或者也可沿着过孔中的每个的壁形成导电材料。此外，过孔213a和213b中的每个可具有诸如锥形形状、圆柱形形状等的本领域中的任意已知形状。当形成用于第一过孔213a的孔时，第一布线层212a的一些焊盘可用作止挡件，因此这在第一过孔213a中的每个具有其上表面的宽度大于下表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第一过孔213a可与第二布线层212b的焊盘图案集成。此外，当形成用于第二过孔213b的孔时，第二布线层212b的一些焊盘可用作止挡件，因此这在第二过孔213b中的每个具有其上表面的宽度大于下表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第二过孔213b可与第三布线层212c的焊盘图案集成。其他构造与上述构造重复，因此省略对其的详细描述。
参照图11D，在根据另一示例的第二半导体封装件200D中，芯构件210可包括：第一绝缘层211a；第一布线层212a和第二布线层212b，分别设置在第一绝缘层211a的背对表面上；第二绝缘层211b，设置在第一绝缘层211a上并且覆盖第一布线层212a；第三布线层212c，设置在第二绝缘层211b上；第三绝缘层211c，设置在第一绝缘层211a上并且覆盖第二布线层212b；以及第四布线层212d，设置在第三绝缘层211c上。第一布线层至第四布线层212a、212b、212c和212d可电连接到连接焊盘221P和222P。由于芯构件210可包括大量的布线层212a、212b、212c和212d，因此可进一步简化连接构件240。因此，可抑制根据在形成连接构件240的工艺中出现的缺陷的良率的降低。同时，第一布线层212a和第二布线层212b可通过贯穿第一绝缘层211a的第一过孔213a彼此电连接，第一布线层212a和第三布线层212c可通过贯穿第二绝缘层211b的第二过孔213b彼此电连接，第二布线层212b和第四布线层212d可通过贯穿第三绝缘层211c的第三过孔213c彼此电连接。
第一绝缘层211a可具有比第二绝缘层211b和第三绝缘层211c的厚度大的厚度。第一绝缘层211a可基本相对厚以保持刚性，并且可引入第二绝缘层211b和第三绝缘层211c以形成较大数量的布线层212c和212d。第一绝缘层211a可包括与第二绝缘层211b和第三绝缘层211c的绝缘材料不同的绝缘材料。例如，第一绝缘层211a可以为例如包括芯材料、填料和绝缘树脂的半固化片，第二绝缘层211b和第三绝缘层211c可以为包括填料和绝缘树脂的ABF或PID膜。然而，第一绝缘层211a以及第二绝缘层211b和第三绝缘层211c的材料不限于此。类似地，贯穿第一绝缘层211a的第一过孔213a可具有比分别贯穿第二绝缘层211b和第三绝缘层211c的第二过孔213b和第三过孔213c的直径大的直径。
芯构件210的布线层212a、212b、212c和212d的厚度可大于连接构件240的重新分布层242的厚度。由于芯构件210可具有等于或大于存储器221和222的厚度的厚度，因此布线层212a、212b、212c和212d可形成为具有大的尺寸。另一方面，为了纤薄化，连接构件240的重新分布层242可按照相对小的尺寸形成。其他构造与上述构造重复，因此省略对其的详细描述。
参照图11E，除了第二存储器222的水平截面面积大于第一存储器221的水平截面面积之外，根据另一示例的第二半导体封装件200E可与图11B中示出的第二半导体封装件200B大体上相同。也就是说，第二存储器222的有效表面可比第一存储器221的无效表面宽。在这种情况下，第二存储器222的有效表面可包括至少部分地位于第一存储器221的无效表面的外部的第一侧部、面对第一存储器221的无效表面的中央部以及与第一侧部关于中央部对称且至少部分地处于第一存储器221的无效表面的外部的第二侧部，第二连接焊盘222P可设置在第二存储器222的有效表面的第一侧部和第二侧部两者上。也就是说，存储器221和222可按照它们具有不同的水平截面面积的形式而被设置为彼此偏移，第二连接焊盘222P可设置在第二存储器222的有效表面的第一侧部和第二侧部上，使得可应用多级过孔243a和243b。其他构造与上述构造重复，因此省略对其的详细描述。同时，图11C和图11D中示出的芯构件210也可用在第二半导体封装件200E中。
参照图11F，除了根据另一示例的第二半导体封装件200F还包括第三存储器223以及第四存储器224之外，根据另一示例的第二半导体封装件200F可与图11B中示出的第二半导体封装件200B大体上相同，第三存储器223在通孔210H中与第一存储器221并排设置并且具有其上设置有第三连接焊盘223P的有效表面和与有效表面背对的无效表面，第四存储器224在通孔210H中设置在第三存储器223上并且具有其上设置有第四连接焊盘224P的有效表面和与有效表面背对的无效表面。第四存储器224的有效表面可附着到第三存储器223的无效表面，第四存储器224可按照一种台阶形式而在第三存储器223上设置为与第三存储器223不匹配，以使得第四连接焊盘224P暴露。连接构件240的重新分布层242可分别通过第一过孔243a和第二过孔243b连接到第三连接焊盘223P和第四连接焊盘224P。如上所述，即使在存储器221、222、223和224以两级并行结构彼此连接的结构中，也可应用多级过孔243a和243b。第一存储器221和第二存储器222以及第三存储器223和第四存储器224可分别通过第一粘合构件280a和第二粘合构件280b彼此连接。其他构造与上述构造重复，因此省略对其的详细描述。同时，图11C和图11D中示出的芯构件210也可用在第二半导体封装件200F中。
图12A至图12E是示出图9的半导体封装件的连接系统的第三半导体封装件的各种示例的示意性截面图。
参照图12A，根据示例的第三半导体封装件400A可包括：PMIC 420，具有其上设置有连接焊盘420P的有效表面和与有效表面背对的无效表面；包封剂430，包封PMIC 420的至少部分；连接构件440，设置在PMIC 420的有效表面上并且包括绝缘层441以及形成在绝缘层441上的重新分布层442以及形成在绝缘层441中的过孔443；钝化层450，设置在连接构件440上；凸块下金属层460，设置在钝化层450的开口中并且电连接到连接构件440的重新分布层442；以及电连接结构470，通过凸块下金属层460电连接到连接构件440的重新分布层442。
PMIC 420可以为按照在单个芯片中集成数量为数百至数百万的元件或更多的元件而设置的IC。在这种情况下，PMIC的主体的基体材料可以为硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体上。连接焊盘420P可将PMIC 420电连接到其他组件。连接焊盘420P中的每个的材料可以为诸如铝(Al)等的导电材料。使连接焊盘420P暴露的钝化层可形成在主体上，并且可以为氧化物膜、氮化物膜等，或者可以为氧化物层和氮化物层的双层。绝缘层等还可设置在其他所需位置中的每个位置上，并且如果必要也可形成绝缘层和重新分布层。
包封剂430可保护PMIC 420。包封剂430的包封形式不受具体限制，并且可以为包封剂430围绕PMIC 420的至少部分的形式。例如，包封剂430可覆盖PMIC 420的无效表面和侧表面，并且可覆盖PMIC 420的有效表面的至少部分。包封剂430可包括绝缘材料。绝缘材料可以为包括无机填料和绝缘树脂的材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、诸如ABF、FR-4、BT的具有诸如浸在热固性树脂和热塑性树脂中的无机填料的增强材料的树脂等。此外，也可使用诸如EMC等的任意已知的模制材料。可选地，也可使用可执行光刻工艺的PID树脂作为绝缘材料。可选地，也可使用其中诸如热固性树脂或热塑性树脂的绝缘树脂浸在无机填料和/或诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料作为绝缘材料，从而控制翘曲或保持刚性。
连接构件440可使PMIC 420的连接焊盘420P重新分布。具有各种功能的数十至数百个连接焊盘420P可通过连接构件440重新分布，并且可根据功能通过电连接结构470物理连接或者电连接到外部。连接构件440可包括绝缘层441、形成在绝缘层441上的重新分布层442、贯穿绝缘层441并且连接到重新分布层442的过孔443。连接构件440可利用单层形成，或者可利用数量比附图中示出的数量大的多层形成。
绝缘层441中的每个的材料可以为绝缘材料。在这种情况下，也可使用诸如PID树脂的光敏绝缘材料作为绝缘材料。也就是说，绝缘层441可以为光敏绝缘层。当绝缘层441具有光敏性质时，绝缘层441可形成为具有较小的厚度，并且可更容易地实现过孔443的精细节距。绝缘层441可以为包括绝缘树脂和无机填料的光敏绝缘层。当绝缘层441是多层时，绝缘层441的材料可彼此相同，并且如果必要，也可彼此不同。当绝缘层441是多层时，绝缘层441可根据工艺彼此集成，使得它们之间的边界也可以是不明显的。
重新分布层442可用来使连接焊盘420P大体上重新分布，并且可将连接焊盘420P彼此电连接。重新分布层442中的每个的材料可以为导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金。重新分布层442可根据对应层的设计而执行各种功能。例如，重新分布层442可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。此外，重新分布层442可包括过孔焊盘、电连接结构焊盘等。
过孔443可将形成在不同层上的重新分布层442、连接焊盘420P等彼此电连接，结果在第三半导体封装件400A中形成电路径。过孔443中的每个的材料可以为导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金。可用导电材料完全填充过孔443中的每个，或者也可沿着过孔中的每个的壁形成导电材料。此外，过孔443中的每个可具有本领域中已知的任意形状，诸如锥形形状、圆柱形形状等。
如果必要，可在连接构件440的连接到PMIC 420的有效表面的区域上形成散热构件440B。散热构件440B可包括以非常短的距离致密形成的多个层的散热过孔，但是不限于此，并且可包括金属块等，而代替散热过孔。当形成散热构件440B时，可更有效地散发产生大量热量的PMIC 420的热量，因此第三半导体封装件400A可具有优异的散热效果。
钝化层450可保护连接构件440免受外部物理损坏或化学损坏。钝化层450可具有使连接构件440的重新分布层442的至少部分暴露的开口。在钝化层450中形成的开口的数量可以为数十个至数千个。钝化层450可包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，钝化层450可利用ABF形成，但不限于此。
凸块下金属层460可提高电连接结构470的连接可靠性，以提高第三半导体封装件400A的板级可靠性。凸块下金属层460可连接到连接构件440的通过钝化层450的开口暴露的重新分布层442。凸块下金属层460可使用任意已知的导电材料(诸如金属)通过任意已知的金属化方法形成在钝化层450的开口中，但是不限于此。
电连接结构470可被另外构造为将第三半导体封装件400A物理连接或电连接到外部。例如，第三半导体封装件400A可通过电连接结构470安装在印刷电路板300上。电连接结构470中的每个可利用例如焊料等的导电材料形成。然而，这仅是示例，电连接结构470中的每个的材料不限于此。电连接结构470中的每个可以为焊盘、焊球、引脚等。电连接结构470可形成为多层或单层结构。当电连接结构470形成为多层结构时，电连接结构470可包括铜(Cu)柱和焊料。当电连接结构470形成为单层结构时，电连接结构470可包括锡-银焊料或铜(Cu)。然而，这仅是示例，电连接结构470不限于此。
电连接结构470的数量、间距、设置形式等不受具体限制，而本领域技术人员可根据设计细节进行充分地修改。例如，电连接结构470可根据连接焊盘420P的数量按照数十至数千的数量设置，或者可按照数十至数千或更多或者数十至数千或更少的数量设置。
电连接结构470中的至少一个可设置在扇出区域中。扇出区域指除设置有PMIC420的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。其他构造与上述构造重复，因此省略对其的详细描述。
参照图12B，根据另一示例的第三半导体封装件400B还可包括具有通孔410H的芯构件410。PMIC 420可设置在芯构件410的通孔410H中。芯构件410可根据特定的材料提高第三半导体封装件400B的刚性，并且可用来确保包封剂430的厚度的均匀性。PMIC 420的侧表面可被芯构件410围绕。然而，这样的形式仅是示例，并且可进行各种修改以具有其他形式，芯构件410可根据这样的形式执行另一功能。
芯构件410的材料不受具体限制。例如，可使用绝缘材料作为芯构件410的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、以半固化片、ABF、FR-4、BT为例的其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂等。可选地，也可使用PID树脂作为绝缘材料。其他构造与上述构造重复，因此省略对其的详细描述。
参照图12C，根据另一示例的第三半导体封装件400C还可包括与PMIC 420并排设置并且被包封剂430至少部分地包封的无源组件425。无源组件425可通过连接构件440的重新分布层442电连接到PMIC 420的连接焊盘420P。无源组件425可以为嵌入式或表面安装式电容器或电感器，但不限于此。无源组件425的数量不受具体限制，并且可根据无源组件的种类和厚度而改变。当无源组件425与PMIC 420一起设置时，设置在印刷电路板300(300A和300B)上的单独的无源组件的数量可显著减少。其他构造与上述构造重复，因此省略对其的详细描述。
参照图12D，根据另一示例的第三半导体封装件400D还可包括具有通孔410H的芯构件410。此外，第三半导体封装件400D还可包括在通孔410H中与PMIC 420并排设置并且被包封剂430至少部分地包封的无源组件425。其他构造与上述构造重复，因此省略对其的详细描述。
参照图12E，根据另一示例的第三半导体封装件400E还可包括具有通孔410H的芯构件410。此外，第三半导体封装件400E还可包括在通孔410H中与PMIC 420并排设置并且被包封剂430至少部分地包封的无源组件425。这里，芯构件410可包括使PMIC 420的连接焊盘420P重新分布的布线层412a和412b，并且包括形成在布线层412b上的凸块下金属层460和电连接结构470。也就是说，在根据另一示例的第三半导体封装件400E中，PMIC 420和无源组件425可关于第三半导体封装件400E以面朝上的形式设置，并且可通过连接构件440和芯构件410电连接到电连接结构470。也就是说，电连接结构470可设置在芯构件410的与芯构件410的其上设置有连接构件440的一个表面背对的另一表面上，并且可通过凸块下金属层460等电连接到布线层412b。通过这样的设置形式，PMIC 420的热量可从敞开空间向外部更有效地散发。
芯构件410可包括：绝缘层411；第一布线层412a，设置在绝缘层411的上表面上；第二布线层412b，设置在绝缘层411的下表面上；以及过孔413，贯穿绝缘层411并且将第一布线层412a和第二布线层412b彼此连接。芯构件410的布线层412a和412b的厚度可大于连接构件440的重新分布层442的厚度。由于芯构件410可具有与PMIC 420等的厚度相似或比PMIC 420等的厚度大的厚度，因此布线层412a和412b可根据芯构件410的规格通过基板工艺形成为具有大的尺寸。另一方面，为了纤薄化，连接构件440的重新分布层442可通过半导体工艺形成为具有小的尺寸。
绝缘层411的材料不受具体限制。例如，可使用绝缘材料作为绝缘层411的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、以半固化片、ABF、FR-4、BT的其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂等。可选地，也可使用PID树脂作为绝缘材料。
布线层412a和412b可用来使PMIC 420的连接焊盘420P重新分布。此外，当以层叠封装(POP)等使用第三半导体封装件400E时，可使用布线层412a和412b作为连接图案。布线层412a和412b中的每个的材料可以为导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金。布线层412a和412b可根据对应层的设计而执行各种功能。例如，布线层412a和412b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案等。此外，布线层412a和412b可包括过孔焊盘、布线焊盘、连接端子焊盘等。
过孔413可将形成在不同层上的布线层412a和412b彼此电连接，结果在芯构件410中形成电路径。过孔413中的每个的材料可以为导电材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金。可用导电材料完全填充过孔413中的每个，或者也可沿着过孔中的每个的壁形成导电材料。此外，过孔413中的每个可具有诸如沙漏形状、圆柱形形状等的任意已知形状。其他构造与上述构造重复，因此省略对其的详细描述。
图13A和图13B是示出图9的半导体封装件的连接系统的印刷电路板的各种示例的示意性截面图。
参照图13A，根据示例的印刷电路板300A可具有在其背对表面上分别形成有钝化层330和340的无芯基板320的形式。更详细地，印刷电路板300A可具有这样的形式：钝化层330和340分别形成在无芯基板320的背对表面上，无芯基板320包括绝缘层321、多个电路层322和多个过孔层323，绝缘层321通过堆叠多个积聚层而形成，多个电路层322形成在相应的积聚层上，多个过孔层323贯穿相应的积聚层以将电路层322彼此连接。绝缘层321的积聚层中的每个的材料可以为诸如环氧树脂、聚酰亚胺等的任意已知的绝缘材料以及无机填料，电路层322和过孔层323中的每个的材料可以为诸如铜(Cu)等的任意已知的导电材料。钝化层330和340中的每个的材料可以为阻焊剂等。然而，积聚层、电路层322、过孔层323以及钝化层330和340的材料不限于此。如果必要，各种组件可嵌在印刷电路板300A中。
参照图13B，根据另一示例的印刷电路板300B可具有如下的芯基板的形式：其中，积聚构件320a和320b分别设置在芯构件310的背对表面上，且钝化层330和340分别设置在积聚构件320a和320b上。芯构件310可包括：芯层311；电路层312，分别形成在芯层311的背对表面上；以及通布线313，贯穿芯层311。各个积聚构件320a和320b可分别包括：积聚层321a和321b；电路层322a和322b，分别形成在积聚层321a和321b上；以及过孔层323a和323b，分别贯穿积聚层321a和321b。也可形成更大数量的层。芯层311可通过覆铜层压板(CCL)等引入，并且可利用半固化片等形成，但是不限于此。其他构造与上述构造重复，因此省略对其的详细描述。
图14至图16是示出根据本公开的布局的各种示例的半导体封装件的连接系统的一些效果的示意性截面图。
参照图14，在根据示例的半导体封装件的连接系统500A中，上述第二半导体封装件200F的存储器220关于印刷电路板300A竖直地设置在上述第一半导体封装件100B的AP120下方，因此信号S的传输路径可显著减小，并且上述第三半导体封装件400B按照POP形式设置在上述第一半导体封装件100B的AP 120上方，因此可优化电力P的传输路径。此外，在这样POP设置形式中，可使用已知的树脂层610将屏蔽罩620附着到第三半导体封装件400B，并且可在屏蔽罩620上设置热管630以同时有效地减小产生大量的热量的AP 120和PMIC420的热量H。电力P的其他路径可经过安装在印刷电路板300A上的无源组件350。
参照图15，在根据另一示例的半导体封装件的连接系统500B中，上述第二半导体封装件200F的存储器220关于印刷电路板300A设置在上述第一半导体封装件100B的AP 120正下方，因此信号S的传输路径可显著减小，并且上述第三半导体封装件400D按照POP形式设置在上述第一半导体封装件100B的AP 120上方，因此可优化电力P的传输路径。此外，在这样的POP设置形式中，可使用已知的树脂层610将屏蔽罩620附着到第三半导体封装件400B，热管630可设置在屏蔽罩620上以同时有效地减小产生大量的热量的AP 120和PMIC420的热量H。具体地，第三半导体封装件400D包括使电力P的路径经过的无源组件425，安装在印刷电路板300A上的无源组件350的数量可显著减少。
参照图16，在根据另一示例的半导体封装件的连接系统500E中，上述第二半导体封装件200F的存储器220关于印刷电路板300A设置在上述第一半导体封装件100B的AP 120正下方，因此信号S的传输路径可显着减小，并且上述第三半导体封装件400E按照POP形式设置在上述第一半导体封装件100B的AP 120上方，因此可优化电力P的路径。此外，在这样POP设置形式中，可使用已知的树脂层610将屏蔽罩620附着到第三半导体封装件400E，热管630可设置在屏蔽罩620上以同时有效地减小产生大量热量的AP 120和PMIC 420的热量H。具体地，在第三半导体封装件400E中，PMIC420可以面朝上的形式设置。因此，热量H可通过形成在连接构件440中的散热构件440B更有效地传递到热管630。也就是说，PMIC 420中产生的热量的散热效果等可以是非常优异的。
图17是示出不根据本公开的布局的半导体封装件的连接系统的相关问题的示意性截面图。
参照附图，在不根据本公开的半导体封装件的连接系统700中，存储器封装件730可按照POP形式设置在AP封装件710上并且中介层720介于存储器封装件730和AP封装件710之间，这样的POP结构可设置在印刷电路板740的一个表面上。此外，PMIC封装件750和无源组件760可设置在印刷电路板740的另一表面上。在这样的结构中，AP和PMIC彼此距离很远，使得需要用于散热的复杂结构，并且增加了信号S和电力P的传输路径。
如上面所阐述的，根据本公开的示例性实施例，可提供半导体封装件的连接系统，其中，AP和存储器可通过短的路径彼此连接而不使用单独的中介层或者背侧重新分布层，PMIC可按照优化设计来设置。
虽然上面已经示出并且描述了示例性实施例，但是对于本领域技术人员来说明显的是，可在不脱离由所附权利要求限定的本发明的范围的情况下做出修改和改变。

Claims (19)

1.一种半导体封装件的连接系统，包括：
印刷电路板，具有第一表面和与所述第一表面背对的第二表面；
第一半导体封装件，设置在所述印刷电路板的所述第一表面上并且通过第一电连接结构连接到所述印刷电路板；
第二半导体封装件，设置在所述印刷电路板的所述第二表面上并且通过第二电连接结构连接到所述印刷电路板；以及
第三半导体封装件，设置在所述第一半导体封装件上并且通过第三电连接结构连接到所述第一半导体封装件，
其中，所述第一半导体封装件包括应用处理器和将所述应用处理器电连接到所述第一电连接结构的第一重新分布层，
所述第二半导体封装件包括存储器，以及
所述第三半导体封装件包括电源管理集成电路。
2.根据权利要求1所述的半导体封装件的连接系统，其中，所述第一半导体封装件和所述第二半导体封装件设置为以所述印刷电路板介于所述第一半导体封装件和所述第二半导体封装件之间的方式彼此面对。
3.根据权利要求1所述的半导体封装件的连接系统，其中，所述第一半导体封装件包括：所述应用处理器，具有设置有连接焊盘的有效表面和与所述有效表面背对的无效表面；包封剂，包封所述应用处理器的至少部分；连接构件，设置在所述应用处理器的所述有效表面上并且包括使所述应用处理器的所述连接焊盘电连接的所述第一重新分布层；以及所述第一电连接结构，设置在所述连接构件的与所述连接构件的设置有所述应用处理器的一个表面背对的另一表面上并且将所述第一重新分布层电连接到所述印刷电路板。
4.根据权利要求3所述的半导体封装件的连接系统，其中，所述第一半导体封装件还包括贯穿所述包封剂的开口，并且
所述第三电连接结构设置在所述包封剂的所述开口中，并且电连接到所述连接构件的所述第一重新分布层。
5.根据权利要求3所述的半导体封装件的连接系统，其中，所述第一半导体封装件还包括具有通孔的芯构件，
所述应用处理器设置在所述通孔中，并且
所述芯构件包括电连接到所述应用处理器的所述连接焊盘的布线层。
6.根据权利要求5所述的半导体封装件的连接系统，其中，所述芯构件包括：第一绝缘层，与所述连接构件接触；第一布线层，与所述连接构件接触并且嵌在所述第一绝缘层中；第二布线层，设置在所述第一绝缘层的与所述第一绝缘层的嵌有所述第一布线层的一个表面背对的另一表面上；以及第一过孔，贯穿所述第一绝缘层并且将所述第一布线层和所述第二布线层彼此电连接，并且
所述第一布线层和所述第二布线层电连接到所述应用处理器的所述连接焊盘。
7.根据权利要求6所述的半导体封装件的连接系统，其中，所述芯构件还包括：第二绝缘层，设置在所述第一绝缘层上并且覆盖所述第二布线层；第三布线层，设置在所述第二绝缘层上；以及第二过孔，贯穿所述第二绝缘层并且将所述第二布线层和所述第三布线层彼此电连接，并且
所述第三布线层电连接到所述应用处理器的所述连接焊盘。
8.根据权利要求5所述的半导体封装件的连接系统，其中，所述芯构件包括：第一绝缘层；第一布线层和第二布线层，分别设置在所述第一绝缘层的背对表面上；以及第一过孔，贯穿所述第一绝缘层并且将所述第一布线层和所述第二布线层彼此电连接，并且
所述第一布线层和所述第二布线层电连接到所述应用处理器的所述连接焊盘。
9.根据权利要求8所述的半导体封装件的连接系统，其中，所述芯构件还包括：第二绝缘层，设置在所述第一绝缘层上并且覆盖所述第一布线层；第三布线层，设置在所述第二绝缘层上；第二过孔，贯穿所述第二绝缘层并且将所述第一布线层和所述第三布线层彼此电连接；第三绝缘层，设置在所述第一绝缘层上并且覆盖所述第二布线层；第四布线层，设置在所述第三绝缘层上；以及第三过孔，贯穿所述第三绝缘层并且将所述第二布线层和所述第四布线层彼此电连接，并且
所述第三布线层和所述第四布线层电连接到所述应用处理器的所述连接焊盘。
10.根据权利要求1所述的半导体封装件的连接系统，其中，所述第二半导体封装件包括：连接构件，包括第二重新分布层；第一存储器，设置在所述连接构件上并且电连接到所述第二重新分布层；第二存储器，设置在所述第一存储器上并且电连接到所述第二重新分布层；包封剂，包封所述第一存储器和所述第二存储器的至少部分；以及所述第二电连接结构，设置在所述连接构件的与所述连接构件的设置有所述第一存储器的一个表面背对的另一表面上并且将所述第二重新分布层电连接到所述印刷电路板。
11.根据权利要求10所述的半导体封装件的连接系统，其中，所述第一存储器和所述第二存储器通过结合线连接到所述第二重新分布层。
12.根据权利要求10所述的半导体封装件的连接系统，其中，所述第一存储器和所述第二存储器通过过孔连接到所述第二重新分布层。
13.根据权利要求1所述的半导体封装件的连接系统，其中，所述第三半导体封装件包括：所述电源管理集成电路，具有设置有连接焊盘的有效表面和与所述有效表面背对的无效表面；包封剂，包封所述电源管理集成电路的至少部分；连接构件，设置在所述电源管理集成电路的所述有效表面上并且包括使所述电源管理集成电路的所述连接焊盘电连接的第三重新分布层；以及所述第三电连接结构。
14.根据权利要求13所述的半导体封装件的连接系统，其中，所述第三半导体封装件还包括无源组件，所述无源组件在所述连接构件的设置有所述电源管理集成电路的一个表面上与所述电源管理集成电路并排设置并且被所述包封剂至少部分地包封。
15.根据权利要求13所述的半导体封装件的连接系统，其中，所述第三半导体封装件还包括具有通孔的芯构件，并且
所述电源管理集成电路设置在所述通孔中。
16.根据权利要求15所述的半导体封装件的连接系统，其中，所述芯构件包括：第一绝缘层；第一布线层和第二布线层，分别设置在所述第一绝缘层的背对表面上；以及第一过孔，贯穿所述第一绝缘层并且将所述第一布线层和所述第二布线层彼此电连接，并且
所述第一布线层和所述第二布线层电连接到所述电源管理集成电路的所述连接焊盘。
17.根据权利要求16所述的半导体封装件的连接系统，其中，所述第三电连接结构设置在所述芯构件的与所述芯构件的设置有所述连接构件的一个表面背对的另一表面上，并且电连接到所述芯构件的所述第二布线层。
18.根据权利要求1所述的半导体封装件的连接系统，所述半导体封装件的连接系统还包括多个无源组件，所述多个无源组件设置在所述印刷电路板的所述第二表面上。
19.根据权利要求1所述的半导体封装件的连接系统，所述半导体封装件的连接系统还包括设置在所述第三半导体封装件上的热管。
CN201810890497.7A 2017-08-04 2018-08-01 半导体封装件的连接系统 Active CN109390314B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20170099222 2017-08-04
KR10-2017-0099222 2017-08-04
KR10-2017-0125425 2017-09-27
KR1020170125425A KR101942737B1 (ko) 2017-08-04 2017-09-27 반도체 패키지 연결 시스템

Publications (2)

Publication Number Publication Date
CN109390314A CN109390314A (zh) 2019-02-26
CN109390314B true CN109390314B (zh) 2022-03-08

Family

ID=65322965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810890497.7A Active CN109390314B (zh) 2017-08-04 2018-08-01 半导体封装件的连接系统

Country Status (3)

Country Link
KR (1) KR101942737B1 (zh)
CN (1) CN109390314B (zh)
TW (1) TWI689229B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102609138B1 (ko) 2019-04-29 2023-12-05 삼성전기주식회사 인쇄회로기판 어셈블리
KR102574414B1 (ko) * 2019-05-21 2023-09-04 삼성전기주식회사 전자 부품 모듈
US11296062B2 (en) * 2019-06-25 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimension large system integration
US11508678B2 (en) * 2019-08-01 2022-11-22 Mediatek Inc. Semiconductor package structure including antenna
KR20210073904A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 기판 온 기판 구조 및 이를 포함하는 전자기기
TWI847046B (zh) * 2021-07-21 2024-07-01 聯華電子股份有限公司 半導體結構
KR20230049373A (ko) 2021-10-06 2023-04-13 삼성전기주식회사 회로기판
TWI798931B (zh) * 2021-11-12 2023-04-11 鯨鏈科技股份有限公司 晶圓對晶圓技術之輸入及輸出電路與使用其之晶片裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082128A (zh) * 2009-11-04 2011-06-01 新科金朋有限公司 半导体封装和半导体管芯安装到tsv衬底相对侧的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090033605A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
KR101362715B1 (ko) * 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
TWI490994B (zh) * 2012-09-03 2015-07-01 矽品精密工業股份有限公司 半導體封裝件中之連接結構
US9735134B2 (en) * 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US20170040266A1 (en) * 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
KR20160131170A (ko) * 2015-05-06 2016-11-16 에스케이하이닉스 주식회사 팬-아웃 메모리 패키지를 포함하는 패키지 온 패키지 타입의 반도체 장치
KR20170043427A (ko) * 2015-10-13 2017-04-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082128A (zh) * 2009-11-04 2011-06-01 新科金朋有限公司 半导体封装和半导体管芯安装到tsv衬底相对侧的方法

Also Published As

Publication number Publication date
KR101942737B1 (ko) 2019-01-29
TW201911981A (zh) 2019-03-16
CN109390314A (zh) 2019-02-26
TWI689229B (zh) 2020-03-21

Similar Documents

Publication Publication Date Title
CN108257926B (zh) 扇出型半导体封装模块
CN110137149B (zh) 扇出型半导体封装件
CN109390313B (zh) 半导体封装件的连接系统
CN109390314B (zh) 半导体封装件的连接系统
US10923464B2 (en) Connection system of semiconductor packages using a printed circuit board
KR101982049B1 (ko) 팬-아웃 반도체 패키지
CN109216335B (zh) 扇出型半导体封装模块
CN109755234B (zh) 扇出型半导体封装件
US10438927B2 (en) Fan-out semiconductor package
TW201904002A (zh) 扇出型半導體裝置
CN109727930B (zh) 扇出型半导体封装模块
CN110391219B (zh) 扇出型半导体封装件
CN109727958B (zh) 扇出型半导体封装件
TWI707411B (zh) 半導體封裝的連接系統
US20190139920A1 (en) Fan-out semiconductor package
CN110729547A (zh) 天线模块
CN111199937B (zh) 半导体封装件
CN110197816B (zh) 扇出型半导体封装件
CN111725148A (zh) 半导体封装件
CN111696958A (zh) 层叠封装件以及包括该层叠封装件的封装件连接系统
CN111081650A (zh) 扇出型半导体封装件
CN110739286A (zh) 半导体封装件
CN111162068A (zh) 半导体封装件
CN111341733A (zh) 扇出型半导体封装件
CN110676229B (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190612

Address after: Gyeonggi Do Korea Suwon

Applicant after: Samsung Electronics Co.,Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung Electro-Mechanics Co., Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant