CN109390313B - 半导体封装件的连接系统 - Google Patents

半导体封装件的连接系统 Download PDF

Info

Publication number
CN109390313B
CN109390313B CN201810862756.5A CN201810862756A CN109390313B CN 109390313 B CN109390313 B CN 109390313B CN 201810862756 A CN201810862756 A CN 201810862756A CN 109390313 B CN109390313 B CN 109390313B
Authority
CN
China
Prior art keywords
semiconductor package
connection
layer
insulating layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810862756.5A
Other languages
English (en)
Other versions
CN109390313A (zh
Inventor
李润泰
金汉�
金亨俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170125377A external-priority patent/KR101942736B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109390313A publication Critical patent/CN109390313A/zh
Application granted granted Critical
Publication of CN109390313B publication Critical patent/CN109390313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种半导体封装件的连接系统，所述半导体封装件的连接系统包括：印刷电路板，具有第一表面和与所述第一表面背对的第二表面；第一半导体封装件，设置在所述印刷电路板的所述第一表面上并且通过第一电连接结构连接到所述印刷电路板；及第二半导体封装件，设置在所述印刷电路板的所述第二表面上并且通过第二电连接结构连接到所述印刷电路板。所述第一半导体封装件包括并排设置的应用处理器(AP)和电源管理集成电路(PMIC)，并且所述第二半导体封装件包括存储器。

Description

半导体封装件的连接系统
本申请要求于2017年8月4日和于2017年9月27日提交到韩国知识产权局的第10-2017-0099219号和第10-2017-0125377号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种半导体封装件的连接系统，更具体地，涉及一种多个半导体封装件使用印刷电路板彼此连接的系统。
背景技术
最近，随着智能装置的发展，其各个组件的规格已经提高。具体地，智能装置的应用处理器(AP)、核心的集成电路(IC)的规格已经得到迅速发展。为了满足这样的高规格，最近已经以层叠封装(POP)方式使用AP封装件和存储器封装件。
同时，近来，AP封装件的尺寸减小，并且存储器的输入/输出(I/O)端子的数量增大。因此，连接到存储器封装件的所有的焊球可能不能仅设置在AP封装件的扇出区域中。因此，可在存储器封装件和AP封装件之间设置中介层以将存储器封装件和AP封装件彼此连接，或者可在AP封装件的顶表面上形成单独的背侧重新分布层以将AP封装件连接到存储器封装件。
另外，电源管理IC(PMIC)与如上所述的AP封装件和存储器封装件分开地设置在印刷电路板上，以管理电源。
发明内容
本公开的一方面可提供一种半导体封装件的连接系统，在该半导体封装件的连接系统中，应用处理器(AP)和存储器可在不使用单独的中介层或者背侧重新分布层的情况下通过短路径彼此连接，并且电源管理IC(PMIC)可按照最优化的设计设置。
根据本公开的一方面，可提供一种半导体封装件的连接系统，在该半导体封装件的连接系统中，其中并排地设置有应用处理器(AP)和电源管理集成电路(PMIC)的一个封装件安装在印刷电路板的一个表面上，并且存储器封装件安装在印刷电路板的另一表面上。
根据本公开的另一方面，可提供一种半导体封装件的连接系统，所述半导体封装件的连接系统可包括：印刷电路板，具有第一表面和与所述第一表面背对的第二表面；第一半导体封装件，设置在所述印刷电路板的所述第一表面上并且通过第一电连接结构连接到所述印刷电路板；及第二半导体封装件，设置在所述印刷电路板的所述第二表面上并且通过第二电连接结构连接到所述印刷电路板，其中，所述第一半导体封装件包括并排设置的应用处理器(AP)和电源管理集成电路(PMIC)，并且所述第二半导体封装件包括存储器。
根据本公开的另一方面，可提供一种半导体封装件的连接系统，所述半导体封装件的连接系统可包括：印刷电路板，具有第一表面和与所述第一表面背对的第二表面；第一半导体封装件，设置在所述印刷电路板的所述第一表面上，并且包括第一连接构件以及沿着所述第一表面并排地设置的第一半导体芯片和电源管理集成电路(PMIC)；及第二半导体封装件，设置在所述印刷电路板的所述第二表面上并且包括第二半导体芯片，其中，所述第一半导体芯片的焊盘和所述电源管理集成电路的焊盘以及所述第二半导体芯片的焊盘面对所述印刷电路板，所述电源管理集成电路的焊盘和所述第一半导体芯片的焊盘至少通过所述第一连接构件的重新分布层彼此电连接，并且所述电源管理集成电路的焊盘和所述第二半导体芯片的焊盘至少通过所述印刷电路板彼此电连接。
附图说明
通过结合附图进行的以下详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出根据本公开中的示例性实施例的半导体封装件的连接系统的示意性截面图；
图10A至图10D是示出图9的半导体封装件的连接系统的第一半导体封装件的各种示例的示意性截面图；
图11A至图11F是示出图9的半导体封装件的连接系统的第二半导体封装件的各种示例的示意性截面图；
图12A和图12B是示出图9的半导体封装件的连接系统的印刷电路板的各种示例的示意性截面图；
图13是示出根据本公开的布局的半导体封装件的连接系统的多种效果的示意性截面图；及
图14是示出不是根据本公开的布局的半导体封装件的连接系统的相关问题的示意性截面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为清楚起见，可夸大或者缩小组件的形状、尺寸等。
这里，关于附图的截面，下侧、下部、下表面等用于指朝向扇出型半导体封装件的安装表面的方向，而上侧、上部、上表面等用于指与该方向相反的方向。然而，这些方向是为了便于说明而定义的，并且权利要求不受如上所述定义的方向具体限制。
在说明书中，组件与另一组件的“连接”的含义包括通过粘合剂层的间接连接以及两个组件之间的直接连接。另外，“电连接”意味着包括物理连接和物理断开的概念。可理解的是，当利用“第一”和“第二”来指示元件时，该元件不会由此受限。它们可仅用于将元件与其他元件区分开的目的，而不会限制元件的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
这里使用的术语“示例性实施例”不是指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，这里提供的示例性实施例被认为能够通过彼此全部组合或部分组合来实现。例如，除非在其中提供了相反或相矛盾的描述，否则即使特定示例性实施例中描述的一个元件未在另一示例性实施例中描述，也可被理解为与另一示例性实施例相关的描述。
这里使用的术语仅用于描述示例性实施例，而非限制本公开。在这种情况下，除非在上下文中另外解释，否则单数形式也包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可连接到以下将描述的其他组件以形成各种信号线1090。
芯片相关组件1020可包括：存储芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。另外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括在诸如以下的协议下运行的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进技术(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任何其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括在各种其他无线标准或协议或者有线标准或协议下运行的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任何其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，在如上所述的各种电子装置1000中可使用用于各种目的的半导体封装件。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。另外，可物理连接或者电连接到母板1110或者可不物理连接或者电连接到母板1110的其他组件(诸如相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，并且半导体封装件100可以是例如芯片相关组件中的应用处理器，但不限于此。电子装置不必须局限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能不能用作成品的半导体产品，并且半导体芯片可能会由于外部物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不会被使用，而是可被封装并且在封装的状态下用在电子装置等中。
这里，由于就电连接而言电子装置的主板和半导体芯片之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常精细，而电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著地大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照附图，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上并且包括诸如铝(Al)等的导电材料；及诸如氧化物膜、氮化物膜等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222非常小，因此难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)上以及电子装置的主板等上。
因此，可根据半导体芯片2220的尺寸在半导体芯片2220上形成连接构件2240，以使连接焊盘2222重新分布。连接构件2240可通过如下步骤来形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可以按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有大的空间局限性。因此，难以将这样的结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑的尺寸的半导体芯片。另外，由于上述缺点，可能不能在电子装置的主板上直接安装和使用扇入型半导体封装件。这里，即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2301重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌在单独的中介基板2302中，并且在扇入型半导体封装件2200嵌在中介基板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌在中介基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；及过孔2143，使连接焊盘2122和重新分布层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能不能使用标准化的球布局。另一方面，扇出型半导体封装件具有如上所述的半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到半导体芯片2120的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
同时，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的封装技术，并且是与诸如中介基板等的印刷电路板(PCB)(具有与扇出型半导体封装件的尺寸、用途等不同的尺寸、用途等并且具有嵌在其中的扇入型半导体封装件)的概念不同的概念。
半导体封装件的连接系统
图9是示出根据本公开中的示例性实施例的半导体封装件的连接系统的示意性截面图。
参照图9，根据本公开中的示例性实施例的半导体封装件的连接系统500可包括：印刷电路板300；第一半导体封装件100，设置在印刷电路板300的第一表面上；第二半导体封装件200，设置在印刷电路板300的第二表面上；及无源组件350，设置在印刷电路板300的第二表面上。第一半导体封装件100可包括应用处理器(AP)120A和电源管理集成电路(PMIC)120B。AP 120A和PMIC 120B可并排地设置在第一半导体封装件100中。第二半导体封装件200可包括存储器220。第一半导体封装件100可通过电连接结构170电连接到印刷电路板300。第二半导体封装件200可通过电连接结构270电连接到印刷电路板300。
第一半导体封装件100的AP 120A和PMIC 120B可通过第一半导体封装件100中的重新分布层彼此电连接。例如，PMIC 120B的输出电力可通过重新分布层传输到AP 120A的电力输入/输出(I/O)端子。包括存储器的第二半导体封装件200可设置在印刷电路板300的与印刷电路板300的其上设置有第一半导体封装件100的第一表面背对的第二表面上，并且可通过印刷电路板300的电路和过孔电连接到第一半导体封装件100，以向AP 120A发送信号和从AP 120A接收信号。也就是说，第一半导体封装件100和第二半导体封装件200可在印刷电路板300介于它们之间的情况下被设置为彼此面对。在这种情况下，AP 120A和存储器220可在印刷电路板300介于它们之间的情况下被设置为彼此面对。PMIC 120B的输出电力也可通过印刷电路板300传输到存储器220。第一半导体封装件100和/或第二半导体封装件200也可通过印刷电路板300电连接到无源组件350。
在具有这样的结构的半导体封装件的连接系统500中，存储器220通常具有大量的I/O端子，但是包括存储器220的第二半导体封装件200通过印刷电路板300连接到第一半导体封装件100，半导体封装件的连接系统500可因此不受存储器220的I/O端子的数量的影响。另外，不需要使用单独的POP结构，并且也不需要背侧重新分布层或者中介基板。因此，半导体封装件的连接系统500可被纤薄化，半导体封装件的连接系统500的信号路径也可被简化。另外，由于AP 120A和PMIC 120B并排地设置在一个第一半导体封装件100中，因此还可显著地减小电力路径，由于产生大量的热的AP 120A和PMIC 120B设置在一个第一半导体封装件100中，因此AP 120A的热和PMIC 120B的热可通过设置在第一半导体封装件100上的散热构件等的设计被同时有效地散发。
同时，第一半导体封装件100可按照面板级封装(PLP)方式、晶圆级封装(WLP)方式等设计，如下所述，并且第二半导体封装件200可按照芯片级封装(CSP)方式、WLP方式、PLP方式等设计。
另外，无源组件350可以分别为多层陶瓷电容器(MLCC)、低电感片式电容器(LICC)、电感器、磁珠或者各种已知的滤波器等。无源组件350的数量没有具体地限制，并且可多于附图中示出的数量或者可少于附图中示出的数量。
另外，印刷电路板300可以为电子装置的主板，并且在一些情况下可以为子板。印刷电路板300可包括多个积聚层、多个电路层以及多个层的用于电连接的过孔，并且多个层的过孔可以为堆叠型过孔，以显著地减小第一半导体封装件100和第二半导体封装件200的电路径，但不限于此。在一些情况下，芯基板可设置在印刷电路板中。除了上述组件之外，还可在印刷电路板300上安装其他组件、模块、封装件等。印刷电路板300的厚度可大于以下将参照图10A至图10D描述的连接构件的厚度以及以下将参照图11A至图11F描述的另一连接构件的厚度。
图10A至图10D是示出图9的半导体封装件的连接系统的第一半导体封装件的各种示例的示意性截面图。
参照图10A，第一半导体封装件100A可包括：AP 120A，具有有效表面和无效表面，有效表面上设置有连接焊盘120AP，无效表面与有效表面背对；PMIC 120B，具有有效表面和无效表面，有效表面上设置有连接焊盘120BP，无效表面与有效表面背对；包封剂130，包封AP 120A和PMIC 120B中的每个的至少部分；连接构件140，设置在AP 120的有效表面和PMIC120B的有效表面上，并且连接构件140包括绝缘层141以及设置在绝缘层141上的重新分布层142和设置在绝缘层141中的过孔143；钝化层150，设置在连接构件140上；凸块下金属层160，设置在钝化层150的开口中并且电连接到连接构件140的重新分布层142；及电连接结构170，通过凸块下金属层160电连接到连接构件140的重新分布层142。如果必要，还可在钝化层150上诸设置如电容器、电感器等的无源组件155。
AP 120A和PMIC 120B中的每个可以为按照数百至数百万或更多的数量的元件集成在单个的芯片中而设置的集成电路(IC)。在这种情况下，AP 120A和PMIC 120B中的每个的主体的基体材料可以为硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体上。各个连接焊盘120AP和120BP可使AP 120A和PMIC 120B电连接到其他组件。连接焊盘120AP和120BP中的每个的材料可以为诸如铝(Al)等的导电材料。使连接焊盘120AP和120BP暴露的钝化层可形成在主体中的每个上，并且可以为氧化物膜、氮化物膜等或者为氧化物层和氮化物层双层。如果必要，还可在其他所需的位置的每个上设置绝缘层等，并且也可形成绝缘层和重新分布层。
包封剂130可保护AP 120A和PMIC 120B。包封剂130的包封形式没有具体地限制，并且可以为包封剂130围绕AP 120A和PMIC 120B的至少部分的形式。例如，包封剂130可覆盖AP 120A和PMIC 120B的无效表面和侧表面，并且覆盖AP 120A和PMIC 120B的有效表面的至少部分。包封剂130可包括绝缘材料。绝缘材料可以为包括无机填料和绝缘树脂的材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、具有诸如无机填料的增强材料浸在热固性树脂或热塑性树脂中的树脂(诸如，ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT))等。另外，也可使用诸如环氧塑封料(EMC)等的已知的模制材料。可选地，可在其上执行光刻工艺的PID树脂也可用作绝缘材料。可选地，诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料和/或无机填料浸在诸如热固性树脂或热塑性树脂的绝缘树脂中的材料也可用作绝缘材料，以控制翘曲或者保持刚性。
连接构件140可使AP 120A的连接焊盘120AP和PMIC 120B的连接焊盘120BP重新分布。另外，连接构件140可使连接焊盘120AP和120BP彼此电连接。具有各种功能的数十至数百的连接焊盘120AP和120BP可通过连接构件140重新分布，并且可根据功能通过电连接结构170物理连接或者电连接到外部。连接构件140可包括：绝缘层141；重新分布层142，设置在绝缘层141上；及过孔143，贯穿绝缘层141并且连接到重新分布层142。连接构件140可利用单个层形成，或者可利用其数量大于附图中示出的数量的多个层形成。
绝缘层141中的每个的材料可以为绝缘材料。在这种情况下，诸如PID树脂的感光绝缘材料也可用作绝缘材料。也就是说，绝缘层141可以为感光绝缘层。当绝缘层141具有感光性能时，绝缘层141可形成为具有较小的厚度，并且可更容易实现过孔143的细小的节距。绝缘层141可以为包括绝缘树脂和无机填料的感光绝缘层。当绝缘层141具有多个层时，绝缘层141的材料可彼此相同，并且如果必要，也可彼此不同。当绝缘层141为多个层时，绝缘层141可根据工艺而彼此一体化，使得多个层之间的边界也可以为不明显的。
重新分布层142可用于使连接焊盘120AP和120BP大体上重新分布，并且可使连接焊盘120AP和120BP彼此电连接。重新分布层142中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料。重新分布层142可根据相应的层的设计执行各种功能。例如，重新分布层142可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案(诸如数据信号图案等)。另外，重新分布层142可包括过孔焊盘、电连接结构焊盘等。
过孔143可使形成在不同的层上的重新分布层142、连接焊盘120AP和120BP等彼此电连接，结果在第一半导体封装件100A中形成电路径。过孔143中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料。可利用导电材料完全填充过孔143中的每个，或者也可沿着过孔中的每个的壁形成导电材料。另外，过孔143中的每个可具有诸如锥形形状、圆柱形形状等现有技术中已知的全部形状。
如果必要，散热构件140B可形成在连接构件140的连接到PMIC 120B的有效表面的区域上。散热构件140B可包括多个层的按照非常短的距离密集地形成的散热过孔，但不限于此，并且可包括金属块等而不包括散热过孔。散热构件140B的多个层和其散热过孔或者散热构件140B的金属块的导热系数可大于绝缘层141的导热系数，并且可利用与用于形成重新分布层142和过孔143的材料相同的材料形成，或者可利用任意其他合适的金属或者金属合金形成。在散热构件140B的多个层和其散热过孔或者散热构件140B的金属块利用与用于形成重新分布层142和过孔143的材料相同的材料形成的情况下，包括在散热构件140B中的这样的材料的体积和/或密度可大于在连接构件140中的具有与散热构件140B的尺寸相同的尺寸的任意其他连续的部分的体积和/或密度。散热构件140B的多个层和其散热过孔或者散热构件140B的金属块可不用于向AP 120A和存储器220发送电力。散热构件140B的多个层和其散热过孔或者散热构件140B的金属块可电浮置或者可电连接到接地(GND)图案。当形成散热构件140B时，由PMIC 120B产生的大量的热可被有效地传递到印刷电路板300，并且第一半导体封装件100A可因此具有优异的散热效果。
钝化层150可保护连接构件140免受外部物理损坏或者化学损坏。钝化层150可具有使连接构件140的重新分布层142的至少部分暴露的开口。形成在钝化层150中的开口的数量可以为数十至数千。钝化层150可包括绝缘树脂和无机填料，而可不包括玻璃纤维。例如，钝化层150可利用ABF形成，但不限于此。
凸块下金属层160可提高电连接结构170的连接可靠性，以提高第一半导体封装件100A的板级可靠性。凸块下金属层160可连接到连接构件140的通过钝化层150的开口暴露的重新分布层142。凸块下金属层160可通过已知的金属化方法使用诸如金属的已知的导电材料形成在钝化层150的开口中，但不限于此。
电连接结构170可另外地被构造为使第一半导体封装件100A物理连接或电连接到外部。例如，第一半导体封装件100A可通过电连接结构170安装在印刷电路板300上。电连接结构170中的每个可利用例如焊料等的导电材料形成。然而，这仅是示例，并且电连接结构170中的每个的材料不限于此。电连接结构170中的每个可以为焊盘、焊球、引脚等。电连接结构170可形成为多层结构或者单层结构。当电连接结构170形成为多层结构时，电连接结构170可包括铜(Cu)柱和焊料。当电连接结构170形成为单层结构时，电连接结构170可包括锡-银焊料或者铜(Cu)。然而，这仅是示例，电连接结构170不限于此。
电连接结构170的数量、间距、布置形式等没有具体地限制，而是本领域技术人员可根据设计细节充分地修改。例如，电连接结构170可根据连接焊盘120AP和120BP的数量按照数十至数千的数量设置，或者可按照数十至数千或更多或者数十至数千或更少的数量设置。
电连接结构170中的至少一个可设置在扇出区域中。扇出区域为除了其中设置有AP 120A和PMIC 120B的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。另外，与球栅阵列(BGA)封装件、格栅阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。
参照图10B，第一半导体封装件100B还可包括具有通孔110H的芯构件110。AP 120A和PMIC 120B可并排地设置在芯构件110的通孔110H中。芯构件110可根据特定材料提高第一半导体封装件100B的刚性，并且可用于确保包封剂130的厚度的均匀性。AP 120A和PMIC120B的侧表面可被芯构件110围绕。然而，这样的形式仅是示例，并且可进行各种修改以具有其他形式，芯构件110可根据这样的形式执行另一功能。
芯构件110的材料没有具体地限制。例如，绝缘材料可用作芯构件110的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料与无机填料一起浸在热固性树脂或者热塑性树脂中的树脂(例如，半固化片、ABF、FR-4、BT)等。可选地，PID树脂也可用作绝缘材料。其他构造与上述其他构造重复，因此省略其详细描述。
参照图10C，在第一半导体封装件100C中，芯构件110可包括：第一绝缘层111a，与连接构件140接触；第一布线层112a，与连接构件140接触并且嵌在第一绝缘层111a中；第二布线层112b，设置在第一绝缘层111a的与第一绝缘层111a的其中嵌有第一布线层112a的一个表面背对的另一表面上；第二绝缘层111b，设置在第一绝缘层111a上并且覆盖第二布线层112b；及第三布线层112c，设置在第二绝缘层111b上。第一布线层112a、第二布线层112b和第三布线层12c可至少通过连接构件140的重新分布层142电连接到连接焊盘120AP和120BP。第一布线层112a和第二布线层112b以及第二布线层112b和第三布线层112c可分别通过贯穿第一绝缘层111a的第一过孔113a和贯穿第二绝缘层111b的第二过孔113b彼此电连接。
当第一布线层112a嵌在第一绝缘层111a中时，可显著地减小由于第一布线层112的厚度产生的台阶，并且连接构件140的绝缘距离可因此变得恒定。也就是说，从连接构件140的重新分布层142到第一绝缘层111a的下表面的距离与从连接构件140的重新分布层142到AP 120A的连接焊盘120AP和PMIC 120B的连接焊盘120BP的距离之间的差可小于第一布线层112a的厚度。因此，连接构件140的高密度布线设计可以是容易的。
芯构件110的第一布线层112a的下表面可位于AP 120A的连接焊盘120AP和PMIC120B的连接焊盘120BP的下表面的上方的水平面上。另外，连接构件140的重新分布层142与芯构件110的第一布线层112a之间的距离可大于连接构件140的重新分布层142与AP 120A的连接焊盘120AP和PMIC 120B的连接焊盘120BP之间的距离。这里，第一布线层112a可凹入到第一绝缘层111a中。如上所述，当第一布线层112a凹入到第一绝缘层111a中时，使得第一绝缘层111a的下表面和第一布线层112a的下表面之间具有台阶，可防止包封剂130的材料渗入而污染第一布线层112a的现象。芯构件110的第二布线层112b可位于AP 120A和PMIC120B的有效表面和无效表面之间的水平面上。芯构件110可形成为具有与AP 120A和PMIC120B的厚度相应的厚度。因此，形成在芯构件110中的第二布线层112b可设置在AP 120A和PMIC 120B的有效表面和无效表面之间的水平面上。
芯构件110的布线层112a、112b和112c的厚度可大于连接构件140的重新分布层142的厚度。由于芯构件110的厚度可等于或大于AP 120A和PMIC 120B的厚度，因此布线层112a、112b和112c可根据芯构件110的尺寸形成得相对厚。另一方面，为了纤薄化，连接构件140的重新分布层142可按照相对小于布线层112a、112b和112c的尺寸的尺寸形成。
绝缘层111a和111b中的每个的材料没有具体地限制。例如，绝缘材料可用作绝缘层111a和111b中的每个的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或者热塑性树脂与无机填料混合或者诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料与无机填料一起浸在热固性树脂或者热塑性树脂中的树脂(例如，半固化片、ABF、FR-4、BT)等。可选地，PID树脂也可用作绝缘材料。
布线层112a、112b和112c可用于使AP 120A的连接焊盘120AP和PMIC 120B的连接焊盘120BP重新分布。布线层112a、112b和112c中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料。布线层112a、112b、和112c可根据它们的相应的层的设计执行各种功能。例如，布线层112a、112b和112c可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案(诸如数据信号图案等)。另外，布线层112a、112b和112c可包括过孔焊盘、线焊盘、电连接结构焊盘等。
过孔113a和113b可将形成在不同的层上的布线层112a、112b和112c彼此电连接，结果在芯构件110中形成电路径。过孔113a和113b中的每个的材料可以为导电材料。可利用导电材料完全填充过孔113a和113b中的每个，或者也可沿着过孔中的每个的壁形成导电材料。另外，过孔113a和113b中的每个可具有诸如锥形形状、圆柱形形状等现有技术中已知的全部形状。当形成用于第一过孔113a的孔时，第一布线层112a的焊盘中的一些可用作止挡件，因此在第一过孔113a中的每个具有其上表面的宽度大于其下表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第一过孔113a可与第二布线层112b的焊盘图案一体化。另外，当形成用于第二过孔113b的孔时，第二布线层112b的焊盘中的一些可用作止挡件，因此在第二过孔113b中的每个具有其上表面的宽度大于其下表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第二过孔113b可与第三布线层112c的焊盘图案一体化。其他构造与上述其他构造重复，因此省略其详细描述。
参照图10D，在第一半导体封装件100D中，芯构件110可包括：第一绝缘层111a；第一布线层112a和第二布线层112b，分别设置在第一绝缘层111a的背对的表面上；第二绝缘层111b，设置在第一绝缘层111a上并且覆盖第一布线层112a；第三布线层112c，设置在第二绝缘层111b上；第三绝缘层111c，设置在第一绝缘层111a上并且覆盖第二布线层112b；及第四布线层112d，设置在第三绝缘层111c上。第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d可至少通过连接构件140的重新分布层142电连接到连接焊盘120AP和120BP。由于芯构件110可包括大量的布线层112a、112b、112c和112d，因此可进一步简化连接构件140。因此，可抑制由于在形成连接构件140的工艺中发生的缺陷导致的良率的下降。同时，第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d可分别通过贯穿第一绝缘层111a的第一过孔113a、贯穿第二绝缘层111b的第二过孔113b和贯穿第三绝缘层111c的第三过孔113c彼此电连接。
第一绝缘层111a的厚度可大于第二绝缘层111b和第三绝缘层111c的厚度。第一绝缘层111a可基本上相对厚以保持刚性，第二绝缘层111b和第三绝缘层111c可被引入以形成更多数量的布线层112c和112d。第一绝缘层111a可包括与第二绝缘层111b和第三绝缘层111c的绝缘材料不同的绝缘材料。例如，第一绝缘层111a可以是例如包括芯材料、填料和绝缘树脂的半固化片，第二绝缘层111b和第三绝缘层111c可以是包括填料和绝缘树脂的ABF或PID膜。然而，第一绝缘层111a的材料以及第二绝缘层111b和第三绝缘层111c的材料不限于此。类似地，贯穿第一绝缘层111a的第一过孔113a的最大直径可分别大于贯穿第二绝缘层111b的第二过孔113b的最大直径和贯穿第三绝缘层111c的第三过孔113c的最大直径。
这里，第三布线层112c可按照突起的形式设置在第二绝缘层111b上，同时还可在AP 120A的连接焊盘120AP和PMIC 120B的连接焊盘120BP上形成薄的钝化层。芯构件110的第一布线层112a和第二布线层112b可位于AP 120A和PMIC 120B的有效表面和无效表面之间的水平面上。芯构件110可形成为具有与AP 120A和PMIC 120B的厚度相应的厚度。因此，形成在芯构件110中的第一布线层112a和第二布线层112b可设置在AP 120A和PMIC 120B的有效表面和无效表面之间的水平面上。
芯构件110的布线层112a、112b、112c和112d的厚度可大于连接构件140的重新分布层142的厚度。由于芯构件110的厚度可等于或大于AP 120A和PMIC 120的厚度，因此布线层112a、112b、112c和112d可形成得相对厚。另一方面，为了纤薄化，连接构件140的重新分布层142可按照相对小的尺寸形成。其他构造与上述其他构造重复，因此省略其详细描述。
图11A至图11F是示出图9的半导体封装件的连接系统的第二半导体封装件的各种示例的示意性截面图。
参照图11A，在第二半导体封装件200A中，多个存储器221和222可堆叠在连接构件240上并且利用包封剂230包封。也就是说，第二半导体封装件200A可包括：连接构件240，包括重新分布层242；第一存储器221，设置在连接构件240上并且通过接合线221W电连接到重新分布层242；第二存储器222，设置在第一存储器221上并且通过接合线222W电连接到重新分布层242；包封剂230，包封第一存储器221和第二存储器222中的每个的至少部分；钝化层250，设置在连接构件240上；凸块下金属层260，形成在钝化层250的开口中并且电连接到重新分布层242；及电连接结构270，通过凸块下金属层260电连接到重新分布层242。连接构件240可按照中介层形式制造，但不限于此。其他构造与上述其他构造重复，因此省略其详细描述。
参照图11B，第二半导体封装件200B可包括：芯构件210，具有通孔210H；第一存储器221，设置在通孔210H中并且具有有效表面和无效表面，有效表面上设置有第一连接焊盘221P，无效表面与有效表面背对；第二存储器222，在通孔210H中设置在第一存储器221上并且具有有效表面和无效表面，有效表面上设置有第二连接焊盘222P，无效表面与有效表面背对；包封剂230，包封芯构件210的至少部分以及第一存储器221和第二存储器222的至少部分；及连接构件240，设置在芯构件210以及第一存储器221和第二存储器222的有效表面上。第二半导体封装件200B还可包括：钝化层250，设置在连接构件240上；凸块下金属层260，形成在钝化层250的开口中并且电连接到连接构件240的重新分布层242；及电连接结构270，通过凸块下金属层260电连接到连接构件240的重新分布层242。
连接构件240可包括电连接到第一连接焊盘221P和第二连接焊盘222P的重新分布层242。第二存储器222的有效表面可附着到第一存储器221的无效表面，并且第二存储器222可设置在第一存储器221上以相对于第一存储器221偏移，使得第二连接焊盘222P被暴露。短语“被设置为相对于……偏移”意味着第一存储器221的侧表面和第二存储器222的侧表面不彼此重合以使得设置在第一存储器221上的第二存储器222的连接焊盘222P通过第一存储器221被暴露。连接构件240的重新分布层242可分别通过第一过孔243a和第二过孔243b连接到第一连接焊盘221P和第二连接焊盘222P。第二过孔243b可高于第一过孔243a。
同时，近来，已经开发了在多个阶段堆叠多个存储器芯片以增大存储器的容量的技术。例如，可存在以下技术：在两个阶段(或者三个阶段)堆叠多个存储器芯片，在中介基板上安装堆叠的存储器芯片，然后使用模制材料使安装在中介基板上的堆叠的存储器芯片成型，以因此按照封装件形式被使用。在这种情况下，堆叠的存储器芯片通过接合线电连接到中介基板。然而，在这样的结构中，由于中介基板的大的厚度而存在纤薄化的限制。另外，当基于硅制造中介基板时，需要高成本。另外，当没有单独地包括固定堆叠的存储器芯片的增强材料时，可能会由于翘曲而发生可靠性的问题。另外，由于堆叠的存储器芯片通过接合线电连接到中介基板，因此使得输入/输出端子被重新分布，信号路径很长，从而可能会经常产生信号损耗。
另一方面，在根据本公开中的另一示例性实施例的第二半导体封装件200B中，可引入芯构件210，并且多个堆叠的存储器221和222可设置在芯构件210的通孔210H中。另外，可形成包括重新分布层242的连接构件240而不是引入中介基板。具体地，多个堆叠的存储器221和222可通过具有不同高度的多级过孔243a和243b(而不是接合线)连接到连接构件240的重新分布层242。因此，可显著地减小连接构件240的厚度，并且还可显著地减小背侧包封厚度或者堆叠的芯片的厚度。另外，可显著地减小从堆叠的存储器221和222到电连接结构270的信号路径以减小信号损耗，结果改善了信号电特性。另外，可通过芯构件210控制翘曲，并且可因此改善可靠性。
堆叠的第一存储器221和第二存储器222可设置在芯构件210的通孔210H中。芯构件210可根据特定材料提高第二半导体封装件200B的刚性，并且可用于确保包封剂230的厚度的均匀性。堆叠的第一存储器221和第二存储器222的侧表面可被芯构件210围绕。然而，这样的形式仅是示例并且可进行各种修改以具有其他形式，并且芯构件210可根据这样的形式执行另一功能。
芯构件210的材料没有具体地限制。例如，绝缘材料可用作芯构件210的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料与无机填料一起浸在热固性树脂或者热塑性树脂中的树脂(例如，半固化片、ABF、FR-4、BT)等。可选地，PID树脂也可用作绝缘材料。
存储器221和222可以为按照数百至数百万或者更多的数量的元件集成在单个的芯片中而设置的集成电路(IC)。IC可以为诸如易失性存储器(诸如DRAM)、非易失性存储器(诸如ROM)、闪存等的存储器，但不限于此。存储器221和222的有效表面指的是存储器221和222的其上设置有连接焊盘221P和222P的表面，存储器221和222的无效表面指的是存储器221和222的与有效表面背对的表面。存储器221和222可基于有效晶圆形成。在这种情况下，存储器221和222中的每个的主体的基体材料可以为硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体上。连接焊盘221P和222P可使存储器221和222电连接到其他组件。连接焊盘221P和222P中的每个的材料可以为诸如铝(Al)等的导电材料。如果必要，可在主体中的每个上形成使连接焊盘221P和222P暴露的钝化层，并且可以为氧化物膜、氮化物膜等或者为氧化物层和氮化物层双层。绝缘层等也可进一步设置在需要的位置中。
存储器221和222可通过具有不同高度的过孔243a和243b连接到连接构件240的重新分布层242。在这种情况下，第一过孔243a可不穿过包封剂230，而第二过孔243b可穿过包封剂230。也就是说，第一过孔243a可不与包封剂230接触，而第二过孔243b可与包封剂230接触。第二存储器222的有效表面可包括：第一侧部，面对第一存储器221的无效表面；中央部，面对第一存储器221的无效表面；及第二侧部，与第一侧部关于第二存储器222的有效表面的中央部对称并且至少部分地位于第一存储器221的无效表面的外部。在这种情况下，第二连接焊盘222P可设置在第二存储器222的有效表面的第二侧部上。也就是说，存储器221和222可被设置为按照台阶形式彼此偏移，第二连接焊盘222P可设置在第二存储器222的有效表面的第二侧部上，从而可应用具有不同高度的多级过孔243a和243b。
存储器221和222可通过粘合构件280彼此附着。粘合构件280没有具体地限制，而可以是可使存储器221和222彼此附着的材料(诸如已知的带、粘合剂等)。在一些情况下，也可省略粘合构件280。同时，存储器221和222的设置不限于附图中示出的形式。也就是说，存储器221和222也可按照与平面图中示出的形式不同的形式设置，只要存储器221和222可被设置为彼此偏移并且可应用多级过孔243a和243b即可。
包封剂230可保护存储器221和222。包封剂230的包封形式没有具体地限制，并且可以是包封剂230围绕存储器221和222的至少部分的形式。例如，包封剂230可覆盖存储器221和222的无效表面和侧表面，并且覆盖存储器221和222的有效表面的至少部分。另外，包封剂230可覆盖芯构件210，并且填充通孔210H的至少部分。包封剂230可包括绝缘材料。绝缘材料可以为包括无机填料和绝缘树脂的材料，例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、具有诸如无机填料的增强材料浸在热固性树脂或热塑性树脂中的树脂(例如，ABF、FR-4、BT)等。另外，也可使用诸如环氧塑封料(EMC)的已知的模制材料等。可选地，其上可执行光刻工艺的PID树脂也可被用作绝缘材料。可选地，诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料和/或无机填料浸在诸如热固性树脂或热塑性树脂的绝缘树脂中的材料也可用作绝缘材料，以控制翘曲或者保持刚性。
连接构件240可使存储器221的连接焊盘221P和存储器222的连接焊盘222P重新分布。另外，连接构件240可使连接焊盘221P和222P彼此电连接。具有各种功能的数十至数百的连接焊盘221P和222P可通过连接构件240重新分布，并且可根据功能通过电连接结构270物理连接或者电连接到外部。连接构件240可包括：绝缘层241；重新分布层242，设置在绝缘层241上；及过孔243a和243b，贯穿绝缘层241并且连接到重新分布层242。连接构件240可利用单个层形成，或者可利用其数量大于附图中示出的数量的多个层形成。
绝缘层241中的每个的材料可以为绝缘材料。在这种情况下，诸如PID树脂的感光绝缘材料也可用作绝缘材料。也就是说，绝缘层241可以为感光绝缘层。当绝缘层241具有感光性能时，绝缘层241可形成为具有较小的厚度，并且可更容易实现过孔243a和243b的细小的节距。绝缘层241可以为包括绝缘树脂和无机填料的感光绝缘层。当绝缘层241具有多个层时，绝缘层241的材料可彼此相同，并且如果必要，也可彼此不同。当绝缘层241为多个层时，绝缘层241可根据工艺而彼此一体化，使得多个层之间的边界也可以为不明显的。
重新分布层242可用于使连接焊盘221P和222P大体上重新分布，并且可使连接焊盘221P和222P彼此电连接。重新分布层242中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料。重新分布层242可根据它们的相应的层的设计执行各种功能。例如，重新分布层242可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案(诸如数据信号图案等)。另外，重新分布层242可包括过孔焊盘、电连接结构焊盘等。
过孔243a和243b可使形成在不同的层上的重新分布层242、连接焊盘221P和222P等彼此电连接，结果在第二半导体封装件200B中形成电路径。过孔243a和243b中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料。可利用导电材料完全填充过孔243a和243b中的每个，或者也可沿着过孔中的每个的壁形成导电材料。另外，过孔243a和243b中的每个可具有诸如锥形形状、圆柱形形状等现有技术中已知的全部形状。
钝化层250可保护连接构件240免受外部物理损坏或者化学损坏。钝化层250可具有使连接构件240的重新分布层242的至少部分暴露的开口。形成在钝化层250中的开口的数量可以为数十至数千。钝化层250可包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，钝化层250可利用ABF形成，但不限于此。
凸块下金属层260可提高电连接结构270的连接可靠性以提高第二半导体封装件200B的板级可靠性。凸块下金属层260可连接到连接构件240的通过钝化层250的开口暴露的重新分布层242。凸块下金属层260可通过已知的金属化方法使用诸如金属的已知的导电材料形成在钝化层150的开口中，但不限于此。
电连接结构270可另外地被构造为使第二半导体封装件200B物理连接或电连接到外部。例如，第二半导体封装件200B可通过电连接结构270安装在印刷电路板300上。电连接结构270中的每个可利用例如焊料等的导电材料形成。然而，这仅是示例，并且电连接结构270中的每个的材料不限于此。电连接结构270中的每个可以为焊盘、焊球、引脚等。电连接结构270可形成为多层结构或者单层结构。当电连接结构270形成为多层结构时，电连接结构270可包括铜(Cu)柱或焊料。当电连接结构270形成为单层结构时，电连接结构270可包括锡-银焊料或者铜(Cu)。然而，这仅是示例，电连接结构270不限于此。
电连接结构270的数量、间距、布置形式等没有具体地限制，而是本领域技术人员可根据设计细节充分地修改。例如，电连接结构270可根据连接焊盘221P和222P的数量按照数十至数千的数量设置，或者可按照数十至数千或更多或者数十至数千或更少的数量设置。
电连接结构270中的至少一个可设置在扇出区域中。扇出区域为除了其中设置有存储器221和222的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。另外，与球栅阵列(BGA)封装件、格栅阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。其他构造与上述其他构造重复，因此，省略了其详细描述。
参照图11C，在第二半导体封装件200C中，芯构件210可包括：第一绝缘层211a，与连接构件240接触；第一布线层212a，与连接构件240接触并且嵌在第一绝缘层211a中；第二布线层212b，设置在第一绝缘层211a的与第一绝缘层211a的嵌有第一布线层212a的一个表面背对的另一表面上；第二绝缘层211b，设置在第一绝缘层211a上并且覆盖第二布线层212b；及第三布线层212c，设置在第二绝缘层211b上。第一布线层212a、第二布线层212b和第三布线层212c可至少通过连接构件240的重新分布层242电连接到连接焊盘221P和222P。第一布线层212a和第二布线层212b以及第二布线层212a和第三布线层212c可分别通过贯穿第一绝缘层211a的第一过孔213a和贯穿第二绝缘层211b的第二过孔213b彼此电连接。
当第一布线层212a嵌在第一绝缘层211a中时，可显著地减小由于第一布线层212a的厚度产生的台阶，并且连接构件240的绝缘距离可因此变得恒定。也就是说，从连接构件240的重新分布层242到第一绝缘层211a的下表面的距离与从连接构件240的重新分布层242到存储器221的连接焊盘221P的距离之间的差可小于第一布线层212a的厚度。因此，连接构件240的高密度布线设计可以是容易的。
芯构件210的第一布线层212a的下表面可设置在存储器221的连接焊盘221P的下表面的上方的水平面上。另外，连接构件240的重新分布层242与芯构件210的第一布线层212a之间的距离可大于连接构件240的重新分布层242与存储器221的连接焊盘221P之间的距离。这里，第一布线层212a可凹入第一绝缘层211a中。如上所述，当第一布线层212a凹入到第一绝缘层211a中时，使得第一绝缘层211a的下表面和第一布线层212a的下表面之间具有台阶，可防止包封剂230的材料渗入而污染第一布线层212a的现象。
芯构件210的布线层212a、212b和212c的厚度可大于连接构件240的重新分布层242的厚度。由于芯构件210的厚度可等于或大于存储器221和222的厚度，因此布线层212a、212b和212c可根据芯构件210的尺寸形成得相对厚。另一方面，为了纤薄化，连接构件240的重新分布层242可按照相对小于布线层212a、212b和212c的尺寸的尺寸形成。
绝缘层211a和211b中的每个的材料没有具体地限制。例如，绝缘材料可用作绝缘层211a和211b中的每个的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或者热塑性树脂与无机填料混合或者诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料与无机填料一起浸在热固性树脂或者热塑性树脂中的树脂(例如，半固化片、ABF、FR-4、BT)等。可选地，PID树脂也可用作绝缘材料。
布线层212a、212b和212c可用于使存储器221的连接焊盘221P和存储器222的连接焊盘222P重新分布。布线层212a、212b和212c中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金的导电材料。布线层212a、212b、和212c可根据它们的相应的层的设计执行各种功能。例如，布线层212a、212b和212c可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案(诸如数据信号图案等)。另外，布线层212a、212b和212c可包括过孔焊盘、线焊盘、电连接结构焊盘等。
过孔213a和213b可将形成在不同的层上的布线层212a、212b和212c彼此电连接，结果在芯构件210中形成电路径。过孔213a和213b中的每个的材料可以为导电材料。可利用导电材料完全填充过孔213a和213b中的每个，或者也可沿着过孔中的每个的壁形成导电材料。另外，过孔213a和213b中的每个可具有诸如锥形形状、圆柱形形状等现有技术中已知的全部形状。当形成用于第一过孔213a的孔时，第一布线层212a的焊盘中的一些可用作止挡件，因此在第一过孔213a中的每个具有其上表面的宽度大于其下表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第一过孔213a可与第二布线层212b的焊盘图案一体化。另外，当形成用于第二过孔213b的孔时，第二布线层212b的焊盘中的一些可用作止挡件，因此在第二过孔213b中的每个具有其上表面的宽度大于其下表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第二过孔213b可与第三布线层212c的焊盘图案一体化。其他构造与上述其他构造重复，因此省略其详细描述。
参照图11D，在第二半导体封装件200D中，芯构件210可包括：第一绝缘层211a；第一布线层212a和第二布线层212b，分别设置在第一绝缘层211a的背对的表面上；第二绝缘层211b，设置在第一绝缘层211a上并且覆盖第一布线层212a；第三布线层212c，设置在第二绝缘层211b上；第三绝缘层211c，设置在第一绝缘层211a上并且覆盖第二布线层212b；及第四布线层212d，设置在第三绝缘层211c上。第一布线层212a、第二布线层212b、第三布线层212c和第四布线层212d可至少通过连接构件240的重新分布层242电连接到连接焊盘221P和222P。由于芯构件210可包括大量的布线层212a、212b、212c和212d，因此可进一步简化连接构件240。因此，可抑制由于在形成连接构件240的工艺中发生的缺陷导致的良率的下降。同时，第一布线层212a、第二布线层212b、第三布线层212c和第四布线层212d可分别通过贯穿第一绝缘层211a的第一过孔213a、贯穿第二绝缘层211b的第二过孔213b和贯穿第三绝缘层211c的第三过孔213c彼此电连接。
第一绝缘层211a的厚度可大于第二绝缘层211b和第三绝缘层211c的厚度。第一绝缘层211a可基本上相对厚以保持刚性，第二绝缘层211b和第三绝缘层211c可被引入以形成更多数量的布线层212c和212d。第一绝缘层211a可包括与第二绝缘层211b和第三绝缘层211c的绝缘材料不同的绝缘材料。例如，第一绝缘层211a可以是例如包括芯材料、填料和绝缘树脂的半固化片，第二绝缘层211b和第三绝缘层211c可以是包括填料和绝缘树脂的ABF或PID膜。然而，第一绝缘层211a的材料以及第二绝缘层211b和第三绝缘层211c的材料不限于此。类似地，贯穿第一绝缘层211a的第一过孔213a的最大直径可分别大于贯穿第二绝缘层211b的第二过孔213b的最大直径和贯穿第三绝缘层211c的第三过孔213c的最大直径。
这里，第三布线层212c可按照突起的形式设置在第二绝缘层211b上，同时还可在存储器221的连接焊盘221P上形成薄的钝化层。
芯构件210的布线层212a、212b、212c和212d的厚度可大于连接构件240的重新分布层242的厚度。由于芯构件210的厚度可等于或大于存储器221和222的厚度，因此布线层212a、212b、212c和212d可形成得相对厚。另一方面，连接构件240的重新分布层242可形成为具有相对小的厚度。其他构造与上述其他构造重复，因此省略其详细描述。
参照图11E，在第二半导体封装件200E中，与图11B中示出的第二半导体封装件200B不同，第二存储器222的水平截面面积可大于第一存储器221的水平截面面积。也就是说，第二存储器222的有效表面可宽于第一存储器221的无效表面。在这种情况下，第二存储器222的有效表面可包括：第一侧部，至少部分地位于第一存储器221的外部；中央部，面对第一存储器221的无效表面；及第二侧部，与第一侧部关于中央部对称并且至少地部分地位于第一存储器221的无效表面的外部；及第二连接焊盘222P，可设置在第二存储器222的有效表面的第一侧部和第二侧部两者上。也就是说，存储器221和222可被设置为按照它们具有不同的水平截面面积的形式彼此偏移，并且第二连接焊盘222P可设置在第二存储器222的有效表面的第一侧部和第二侧部上，从而可应用多级过孔243a和243b。其他构造与上述其他构造重复，因此省略其详细描述。同时，图11C和图11D中示出的芯构件210也可用在第二半导体封装件200E中。
参照图11F，与图11B中示出的第二半导体封装件200B不同，第二半导体封装件200F还可包括：第三存储器223，与第一存储器221并排地设置在通孔210H中，并且具有其上设置有第三连接焊盘223P的有效表面和与有效表面背对的无效表面；及第四存储器224，在通孔210H中设置在第三存储器223上并且具有其上设置有第四连接焊盘224P的有效表面和与有效表面背对的无效表面。第四存储器224的有效表面可附着到第三存储器223的无效表面，第四存储器224可设置在第三存储器223上以按照一种台阶形式相对于第三存储器233偏移，使得第四连接焊盘224P被暴露。连接构件240的重新分布层242可分别通过第一过孔243a和第二过孔243b连接到第三连接焊盘223P和第四连接焊盘224P。即使在存储器221、222、223和224按照两级平行结构彼此连接的结构中，仍可应用多级过孔243a和243b。第一存储器221和第二存储器222以及第三存储器223和第四存储器224可分别通过第一粘合构件280a和第二粘合构件280b彼此连接。其他构造与上述其他构造重复，因此省略其详细描述。同时，图11C和图11D中示出的芯构件210也可用在第二半导体封装件200F中。
图12A和图12B是示出图9的半导体封装件的连接系统的印刷电路板的各种示例的示意性截面图。
参照图12A，印刷电路板300A可具有其背对的表面上分别形成有钝化层330和340的无芯基板320的形式。更详细地，印刷电路板300A可具有钝化层330和340分别形成在无芯基板320的背对的表面上的形式，其中，无芯基板320包括：绝缘层321，通过堆叠多个积聚层形成；多个电路层322，形成在各个积聚层上；及多个过孔层323，贯穿各个积聚层以使电路层322彼此连接。绝缘层321的积聚层中的每个的材料可以为已知的绝缘材料(诸如，具有无机填料的环氧树脂、聚酰亚胺等)，并且电路层322和过孔层323中的每个的材料可以为已知的导电材料(诸如，铜(Cu)等)。钝化层330和340中的每个的材料可以为阻焊剂等。然而，积聚层、电路层322和过孔层323以及钝化层330和340的材料不限于此。如果必要，各种组件可嵌在印刷电路板300A中。
参照图12B，印刷电路板300B可具有芯基板的形式，其中，积聚构件320a和320b分别设置在芯构件310的背对的表面上，钝化层330和340分别设置在积聚构件320a和320b上。芯构件310可包括：芯层311；电路层312，分别形成在芯层311的背对的表面上；及贯穿布线313，贯穿芯层311。各个积聚构件320a和320b可分别包括：积聚层321a和321b；电路层322a和322b，分别形成在积聚层321a和321b上；及过孔层323a和323b，分别贯穿积聚层321a和321b。也可形成更多数量的层。芯层311可通过覆铜层压板(CCL)等被引入，并且可利用半固化片等形成，但不限于此。其他构造与上述其他构造重复，因此省略其详细描述。
图13是示出根据本公开的布局的半导体封装件的连接系统的多种效果的示意性截面图。
参照图13，在根据本公开中的示例性实施例的半导体封装件的连接系统500A中，上述的第二半导体封装件200F的存储器221-224相对于印刷电路板300A直接设置在上述的第一半导体封装件100B的AP 120A的下方，可因此显著地减小信号S的传输路径，并且上述的第一半导体封装件100B的AP 120A和PMIC 120B被并排地封装在一个第一半导体封装件100B中，因此可使电力P的传输路径最优化。例如，电力P可通过第一半导体封装件100B的连接构件中的路径(而不是还通过印刷电路板300A的路径)从PMIC 120B传输到AP 120A，以减小从PMIC 120B到AP 120A的电力传输路径，从而减小电力传输中使用的电力。另外，可使用已知的树脂层610将屏蔽罩620附着到包括产生大量的热的AP 120A和PMIC 120B的第一半导体封装件100B，并且诸如金属块的或热管的散热器630可设置在屏蔽罩620上，以同时有效地散发产生大量的热的AP 120A和PMIC 120B的热H。另外，无源组件360与第二半导体封装件200F一起可设置在印刷电路板300A的相同的表面上。
图14是示出不是根据本公开的布局的半导体封装件的连接系统的相关问题的示意性截面图。
参照图14，在不是根据本公开的半导体封装件的连接系统400中，存储器封装件430可按照POP形式设置在AP封装件410上，并且中介层420介于存储器封装件430与AP封装件410之间，这样的POP结构可设置在印刷电路板440的一个表面上。另外，PMIC封装件450和无源组件460可设置在印刷电路板440的另一表面上。在这样的结构中，AP和PMIC彼此远离，从而需要用于散热的复杂结构并且增大了信号S和电力P的传输路径。
如以上所阐述的，根据本公开中的示例性实施例，可提供一种半导体封装件的连接系统，在该半导体封装件的连接系统中，AP和存储器可在不使用单独的中介层或者背侧重新分布层的情况下通过短路径彼此连接，并且PMIC可按照最优化设计而设置。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可做出修改和变形。

Claims (22)

1.一种半导体封装件的连接系统，包括：
印刷电路板，具有第一表面和与所述第一表面背对的第二表面；
第一半导体封装件，设置在所述印刷电路板的所述第一表面上并且通过第一电连接结构连接到所述印刷电路板；及
第二半导体封装件，设置在所述印刷电路板的所述第二表面上并且通过第二电连接结构连接到所述印刷电路板，
其中，所述第一半导体封装件包括并排设置的应用处理器和电源管理集成电路，并且
所述第二半导体封装件包括存储器，
其中，所述第二半导体封装件包括：第二连接构件，包括第二重新分布层；第一存储器，设置在所述第二连接构件上并且电连接到所述第二重新分布层；第二存储器，设置在所述第一存储器上并且电连接到所述第二重新分布层；第二包封剂，包封所述第一存储器和所述第二存储器的至少部分；及第二电连接结构，设置在所述第二连接构件的与所述第二连接构件的设置有所述第一存储器和所述第二存储器的一个表面背对的另一表面上并且使所述第二重新分布层电连接到所述印刷电路板，
其中，所述第一存储器和所述第二存储器通过过孔连接到所述第二重新分布层。
2.根据权利要求1所述的半导体封装件的连接系统，其中，所述第一半导体封装件和所述第二半导体封装件被设置为彼此面对，并且所述印刷电路板介于所述第一半导体封装件和所述第二半导体封装件之间。
3.根据权利要求1所述的半导体封装件的连接系统，其中，所述应用处理器和所述存储器被设置为彼此面对，并且所述印刷电路板介于所述应用处理器和所述存储器之间。
4.根据权利要求1所述的半导体封装件的连接系统，其中，所述第一半导体封装件包括：所述应用处理器和所述电源管理集成电路，并排地设置并且分别具有有效表面和无效表面，所述有效表面上设置有连接焊盘，所述无效表面与所述有效表面背对；第一包封剂，包封所述应用处理器和所述电源管理集成电路中的每个的至少部分；第一连接构件，设置在所述应用处理器的所述有效表面和所述电源管理集成电路的所述有效表面上并且包括使所述应用处理器的所述连接焊盘和所述电源管理集成电路的所述连接焊盘彼此电连接的第一重新分布层；及第一电连接结构，设置在所述第一连接构件的与所述第一连接构件的设置有所述应用处理器和所述电源管理集成电路的一个表面背对的另一表面上并且使所述第一重新分布层电连接到所述印刷电路板。
5.根据权利要求4所述的半导体封装件的连接系统，其中，所述第一半导体封装件还包括具有通孔的芯构件，并且
所述应用处理器和所述电源管理集成电路并排地设置在所述通孔中。
6.根据权利要求5所述的半导体封装件的连接系统，其中，所述芯构件包括：第一绝缘层，与所述第一连接构件接触；第一布线层，与所述第一连接构件接触并且嵌在所述第一绝缘层中；及第二布线层，设置在所述第一绝缘层的与所述第一绝缘层的嵌有所述第一布线层的一个表面背对的另一表面上，并且
所述第一布线层和所述第二布线层电连接到所述应用处理器的所述连接焊盘和所述电源管理集成电路的所述连接焊盘。
7.根据权利要求6所述的半导体封装件的连接系统，其中，所述芯构件还包括：第二绝缘层，设置在所述第一绝缘层上并且覆盖所述第二布线层；及第三布线层，设置在所述第二绝缘层上，并且
所述第三布线层电连接到所述应用处理器的所述连接焊盘和所述电源管理集成电路的所述连接焊盘。
8.根据权利要求5所述的半导体封装件的连接系统，其中，所述芯构件包括：第一绝缘层；及第一布线层和第二布线层，分别设置在所述第一绝缘层的背对的表面上，并且
所述第一布线层和所述第二布线层电连接到所述应用处理器的所述连接焊盘和所述电源管理集成电路的所述连接焊盘。
9.根据权利要求8所述的半导体封装件的连接系统，其中，所述芯构件还包括：第二绝缘层，设置在所述第一绝缘层上并且覆盖所述第一布线层；第三布线层，设置在所述第二绝缘层上；第三绝缘层，设置在所述第一绝缘层上并且覆盖所述第二布线层；及第四布线层，设置在所述第三绝缘层上，并且
所述第三布线层和所述第四布线层电连接到所述应用处理器的所述连接焊盘和所述电源管理集成电路的所述连接焊盘。
10.根据权利要求4所述的半导体封装件的连接系统，其中，所述第一半导体封装件的所述第一连接构件包括散热构件。
11.根据权利要求4所述的半导体封装件的连接系统，其中，所述第一半导体封装件包括无源组件，所述无源组件设置在所述第一连接构件的与所述第一连接构件的设置有所述应用处理器和所述电源管理集成电路的所述一个表面背对的所述另一表面上。
12.根据权利要求4所述的半导体封装件的连接系统，其中，电力通过所述第一半导体封装件的所述第一连接构件而不通过所述印刷电路板从所述电源管理集成电路传输到所述应用处理器，并且至少通过所述印刷电路板从所述电源管理集成电路传输到所述存储器。
13.根据权利要求1所述的半导体封装件的连接系统，其中，所述第二半导体封装件还包括具有通孔的芯构件，并且
所述第一存储器和所述第二存储器设置在所述通孔中。
14.根据权利要求13所述的半导体封装件的连接系统，其中，所述芯构件包括：第一绝缘层，与所述第二连接构件接触；第一布线层，与所述第二连接构件接触并且嵌在所述第一绝缘层中；及第二布线层，设置在所述第一绝缘层的与所述第一绝缘层的嵌有所述第一布线层的一个表面背对的另一表面上，并且
所述第一布线层和所述第二布线层电连接到所述第一存储器和所述第二存储器。
15.根据权利要求14所述的半导体封装件的连接系统，其中，所述芯构件还包括：第二绝缘层，设置在所述第一绝缘层上并且覆盖所述第二布线层；及第三布线层，设置在所述第二绝缘层上，并且
所述第三布线层电连接到所述第一存储器和所述第二存储器。
16.根据权利要求13所述的半导体封装件的连接系统，其中，所述芯构件包括：第一绝缘层；及第一布线层和第二布线层，分别设置在所述第一绝缘层的背对的表面上，并且
所述第一布线层和所述第二布线层电连接到所述第一存储器和所述第二存储器。
17.根据权利要求16所述的半导体封装件的连接系统，其中，所述芯构件还包括：第二绝缘层，设置在所述第一绝缘层上并且覆盖所述第一布线层；第三布线层，设置在所述第二绝缘层上；第三绝缘层，设置在所述第一绝缘层上并且覆盖所述第二布线层；及第四布线层，设置在所述第三绝缘层上，并且
所述第三布线层和所述第四布线层电连接到所述第一存储器和所述第二存储器。
18.根据权利要求1所述的半导体封装件的连接系统，所述半导体封装件的连接系统还包括设置在所述印刷电路板的所述第二表面上的多个无源组件。
19.根据权利要求1所述的半导体封装件的连接系统，所述半导体封装件的连接系统还包括覆盖所述应用处理器和所述电源管理集成电路的散热器。
20.一种半导体封装件的连接系统，包括：
印刷电路板，具有第一表面和与所述第一表面背对的第二表面；
第一半导体封装件，设置在所述印刷电路板的所述第一表面上，并且包括第一连接构件以及沿着所述第一表面并排地设置的第一半导体芯片和电源管理集成电路；及
第二半导体封装件，设置在所述印刷电路板的所述第二表面上并且包括第二半导体芯片，
其中，所述第一半导体芯片的焊盘和所述电源管理集成电路的焊盘以及所述第二半导体芯片的焊盘面对所述印刷电路板，
所述电源管理集成电路的焊盘和所述第一半导体芯片的焊盘至少通过所述第一连接构件的第一重新分布层彼此电连接，并且
所述电源管理集成电路的焊盘和所述第二半导体芯片的焊盘至少通过所述印刷电路板彼此电连接，
其中，所述第二半导体封装件包括：第二连接构件，具有电连接到所述第二半导体芯片的所述焊盘的第二重新分布层；第二包封剂，包封所述第二半导体芯片的至少部分；及第二电连接结构，使所述第二连接构件的所述第二重新分布层电连接到所述印刷电路板，
其中，所述第二半导体芯片通过过孔连接到所述第二重新分布层。
21.根据权利要求20所述的半导体封装件的连接系统，其中，所述第一半导体封装件包括：第一包封剂，包封所述第一半导体芯片和所述电源管理集成电路中的每个的至少部分；及第一电连接结构，使所述第一连接构件的所述第一重新分布层电连接到所述印刷电路板。
22.根据权利要求20所述的半导体封装件的连接系统，其中，所述第二半导体芯片与所述第一半导体芯片和所述电源管理集成电路在所述第二半导体封装件、所述印刷电路板和所述第一半导体封装件堆叠所沿的方向上叠置。
CN201810862756.5A 2017-08-04 2018-08-01 半导体封装件的连接系统 Active CN109390313B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20170099219 2017-08-04
KR10-2017-0099219 2017-08-04
KR1020170125377A KR101942736B1 (ko) 2017-08-04 2017-09-27 반도체 패키지 연결 시스템
KR10-2017-0125377 2017-09-27

Publications (2)

Publication Number Publication Date
CN109390313A CN109390313A (zh) 2019-02-26
CN109390313B true CN109390313B (zh) 2022-11-04

Family

ID=65229906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810862756.5A Active CN109390313B (zh) 2017-08-04 2018-08-01 半导体封装件的连接系统

Country Status (3)

Country Link
US (1) US10453821B2 (zh)
JP (1) JP6691574B2 (zh)
CN (1) CN109390313B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535643B2 (en) 2017-08-04 2020-01-14 Samsung Electronics Co., Ltd. Connection system of semiconductor packages using a printed circuit board
KR20200038279A (ko) 2017-09-11 2020-04-10 라이징 테크놀로지즈 가부시키가이샤 전자회로장치 및 전자회로장치의 제조방법
AU2019285066B2 (en) * 2018-06-15 2024-06-13 Handa Pharmaceuticals, Inc. Kinase inhibitor salts and compositions thereof
US11600607B2 (en) * 2019-01-17 2023-03-07 Samsung Electronics Co., Ltd. Semiconductor module including multiple power management semiconductor packages
JP7371882B2 (ja) 2019-04-12 2023-10-31 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
WO2020230442A1 (ja) 2019-05-16 2020-11-19 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
KR102574414B1 (ko) * 2019-05-21 2023-09-04 삼성전기주식회사 전자 부품 모듈
WO2020250795A1 (ja) * 2019-06-10 2020-12-17 株式会社ライジングテクノロジーズ 電子回路装置
KR20210046913A (ko) 2019-10-18 2021-04-29 삼성전자주식회사 시스템-인-패키지 모듈
KR20220150075A (ko) 2021-05-03 2022-11-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102215043A (zh) * 2010-04-09 2011-10-12 国民技术股份有限公司 一种无线通信模块
EP2662154B1 (en) * 2011-02-15 2017-03-15 Halliburton Energy Services, Inc. Acoustic transducer with impedance matching layer
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
EP2543296B1 (en) * 2011-04-29 2015-09-02 Intellectual Discovery Co., Ltd. Device for cleaning glass windows, and method for controlling the movement thereof
US8495852B2 (en) * 2011-11-01 2013-07-30 Johns Manville Methods and systems for insulating a building
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
WO2013095363A1 (en) * 2011-12-20 2013-06-27 Intel Corporation Microelectronic package and stacked microelectronic assembly and computing system containing same
KR20130118175A (ko) * 2012-04-19 2013-10-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR101362714B1 (ko) 2012-05-25 2014-02-13 주식회사 네패스 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
US9718531B2 (en) * 2013-03-06 2017-08-01 Bombardier Inc. Aircraft drainage system
KR102127772B1 (ko) * 2013-05-16 2020-06-29 삼성전자주식회사 방열 판을 갖는 반도체 패키지 및 그 형성 방법
US20150075186A1 (en) * 2013-09-18 2015-03-19 Qualcomm Incorporated Method of and an apparatus for maintaining constant phone skin temperature with a thermoelectric cooler and increasing allowable power/performance limit for die in a mobile segment
CN104661431A (zh) 2013-11-15 2015-05-27 联想(北京)有限公司 一种电子设备
US9735134B2 (en) 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
JP6259737B2 (ja) * 2014-03-14 2018-01-10 東芝メモリ株式会社 半導体装置及びその製造方法
KR102180030B1 (ko) 2014-05-22 2020-11-17 삼성전자 주식회사 디커플링 캐패시터를 포함하는 컴패니언 집적회로 및 이를 포함하는 모바일장치
EP2975447B1 (en) * 2014-07-14 2019-03-20 Funai Electric Co., Ltd. Laser scanner
US9601353B2 (en) 2014-07-30 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same
US20160099192A1 (en) 2014-07-31 2016-04-07 Skyworks Solutions, Inc. Dual-sided radio-frequency package having ball grid array
US9406648B2 (en) * 2014-09-25 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply arrangement for semiconductor device
KR102287396B1 (ko) 2014-10-21 2021-08-06 삼성전자주식회사 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
US20160133614A1 (en) 2014-11-07 2016-05-12 Qualcomm Incorporated Semiconductor package with incorporated inductance element
KR102258101B1 (ko) * 2014-12-05 2021-05-28 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 모바일 컴퓨팅 장치
US9589903B2 (en) 2015-03-16 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate sawing-induced peeling through forming trenches
US10074630B2 (en) 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
KR20160131170A (ko) 2015-05-06 2016-11-16 에스케이하이닉스 주식회사 팬-아웃 메모리 패키지를 포함하는 패키지 온 패키지 타입의 반도체 장치
KR20160132751A (ko) 2015-05-11 2016-11-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
DE102015214385A1 (de) * 2015-07-29 2017-02-02 Robert Bosch Gmbh Verfahren und Vorrichtung zum Absichern der Anwendungsprogrammierschnittstelle eines Hypervisors
KR20170043427A (ko) 2015-10-13 2017-04-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR102556052B1 (ko) 2015-12-23 2023-07-14 삼성전자주식회사 시스템 모듈과 이를 포함하는 모바일 컴퓨팅 장치

Also Published As

Publication number Publication date
JP6691574B2 (ja) 2020-04-28
US10453821B2 (en) 2019-10-22
CN109390313A (zh) 2019-02-26
US20190043835A1 (en) 2019-02-07
JP2019033245A (ja) 2019-02-28

Similar Documents

Publication Publication Date Title
US10643919B2 (en) Fan-out semiconductor package
CN108257926B (zh) 扇出型半导体封装模块
CN109390313B (zh) 半导体封装件的连接系统
CN110137149B (zh) 扇出型半导体封装件
US10050016B2 (en) Fan-out semiconductor package
US10396037B2 (en) Fan-out semiconductor device
US10923464B2 (en) Connection system of semiconductor packages using a printed circuit board
CN109390314B (zh) 半导体封装件的连接系统
US10043758B1 (en) Fan-out semiconductor package
CN109727930B (zh) 扇出型半导体封装模块
CN109727958B (zh) 扇出型半导体封装件
CN110391219B (zh) 扇出型半导体封装件
CN110729547A (zh) 天线模块
CN111199937B (zh) 半导体封装件
TWI707411B (zh) 半導體封裝的連接系統
US10622273B2 (en) Semiconductor package with improved flatness of an insulating layer formed on patterns
CN111725148A (zh) 半导体封装件
CN111048484A (zh) 半导体封装件
CN111696958A (zh) 层叠封装件以及包括该层叠封装件的封装件连接系统
CN111081650A (zh) 扇出型半导体封装件
CN110739286A (zh) 半导体封装件
TW201929155A (zh) 扇出型半導體封裝
CN111755426A (zh) 半导体封装件
CN111341733A (zh) 扇出型半导体封装件
CN111326485B (zh) 半导体封装件和连接结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190613

Address after: Gyeonggi Do Korea Suwon

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung Electro-Mechanics Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant