CN111755426A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN111755426A
CN111755426A CN202010161192.XA CN202010161192A CN111755426A CN 111755426 A CN111755426 A CN 111755426A CN 202010161192 A CN202010161192 A CN 202010161192A CN 111755426 A CN111755426 A CN 111755426A
Authority
CN
China
Prior art keywords
disposed
connection member
redistribution layer
semiconductor chip
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010161192.XA
Other languages
English (en)
Inventor
姜明衫
赵俸紸
高永宽
金汶日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111755426A publication Critical patent/CN111755426A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：第一连接构件，包括第一重新分布层；第一框架，设置在所述第一连接构件上；第一半导体芯片，设置在所述第一贯穿部中并且具有第一连接垫；第一包封剂，覆盖所述第一框架和所述第一半导体芯片中的每个的一部分，并且填充所述第一贯穿部的至少一部分；第二连接构件，设置在所述第一包封剂上并且包括第二重新分布层；第二半导体芯片，设置在所述第二连接构件上并且具有第二连接垫；第二包封剂，覆盖所述第二半导体芯片的一部分；以及第一贯穿过孔，贯穿所述第一连接构件的一部分、所述第一框架和所述第一包封剂，并且使所述第一重新分布层和所述第二重新分布层彼此电连接。

Description

半导体封装件
本申请要求于2019年3月28日在韩国知识产权局提交的第10-2019-0035865号韩国专利申请的优先权，所述韩国专利申请的公开内容整体通过引用被包含于此。
技术领域
本公开涉及一种半导体封装件，例如，其中堆叠有多个封装件结构的半导体封装件。
背景技术
近来，与半导体芯片相关的技术的发展的显著趋势是减小半导体芯片的尺寸。因此，在封装件技术的领域中，根据对小型半导体芯片等的需求的快速增加，已经存在对实现包括多个引脚同时具有紧凑尺寸的半导体封装件的需求。
为满足上述技术需求而提出的一种类型的封装件技术是扇出型半导体封装件。这样的扇出型半导体封装件具有紧凑尺寸并且可通过将焊球等重新分布到其中设置有半导体芯片的区域的外部而允许实现多个引脚。
发明内容
一方面提供一种半导体封装件，即使所述半导体封装件中包括多个半导体芯片，所述半导体封装件也可被纤薄化并且实现高性能。
根据示例实施例的一方面，提供一种半导体封装件，所述半导体封装件包括：第一连接构件，包括第一重新分布层；第一框架，设置在所述第一连接构件上，并且具有第一贯穿部；第一半导体芯片，设置在所述第一贯穿部中，并且具有电连接到所述第一重新分布层的第一连接垫；第一包封剂，设置在所述第一连接构件上，覆盖所述第一框架和所述第一半导体芯片中的每个的至少一部分，并且填充所述第一贯穿部的至少一部分；第二连接构件，设置在所述第一包封剂上，并且包括第二重新分布层；第二半导体芯片，设置在所述第二连接构件上，并且具有第二连接垫；第二包封剂，设置在所述第二连接构件上，并且覆盖所述第二半导体芯片的至少一部分；以及第一贯穿过孔，贯穿所述第一连接构件的至少一部分、所述第一框架和所述第一包封剂，并且使所述第一重新分布层和所述第二重新分布层彼此电连接。
根据示例实施例的另一方面，提供一种半导体封装件，所述半导体封装件包括第一封装件结构和第二封装件结构。所述第一封装件结构包括：第一连接构件，包括第一重新分布层；第一半导体芯片，设置在所述第一连接构件上并且具有电连接到所述第一重新分布层的第一连接垫；和第一包封剂，设置在所述第一连接构件上并且覆盖所述第一半导体芯片的至少一部分。所述第二封装件结构包括：第二连接构件，包括第二重新分布层；第二半导体芯片，设置在所述第二连接构件上并且具有电连接到所述第二重新分布层的第二连接垫；和第二包封剂，设置在所述第二连接构件上并且覆盖所述第二半导体芯片的至少一部分，其中，所述第二封装件结构设置在所述第一封装件结构上，所述第一重新分布层和所述第二重新分布层通过贯穿过孔而彼此电连接，并且所述贯穿过孔被绝缘材料围绕，设置在贯穿所述第一封装件结构的至少一部分的通孔中，并且填充所述通孔的至少一部分。
根据示例实施例的另一方面，提供一种半导体封装件，所述半导体封装件包括：第一连接构件，包括第一重新分布层；第一半导体芯片，设置在所述第一连接构件上并且包括电连接到所述第一重新分布层的第一连接垫；第一框架，设置在所述第一连接构件上并且与所述第一半导体芯片相邻；第一包封剂，设置在所述第一半导体芯片和所述第一框架上，并且位于所述第一半导体芯片和所述第一框架之间；第二连接构件，设置在所述第一包封剂上并且包括第二重新分布层；第二半导体芯片，设置在所述第二连接构件上并且包括电连接到所述第二重新分布层的第二连接垫；第二包封剂，设置在所述第二连接构件上并且覆盖所述第二半导体芯片的至少一部分；以及第一贯穿过孔，贯穿所述第一连接构件的至少一部分、所述第一框架和所述第一包封剂，并且使所述第一重新分布层和所述第二重新分布层彼此电连接。
根据示例实施例的另一方面，提供一种半导体封装件，所述半导体封装件包括第一封装件结构和第二封装件结构。所述第一封装件结构包括：第一连接构件，包括第一重新分布层；框架，包括贯穿部和设置在所述框架的除了所述贯穿部之外的区域中的通孔；第一半导体芯片，设置在所述第一连接构件上并且设置在所述框架的所述贯穿部中，并且电连接到所述第一重新分布层；第一包封剂，设置在所述第一连接构件上并且覆盖所述框架的至少一部分和所述第一半导体芯片；和覆盖层，设置在所述第一包封剂上。所述第二封装件结构设置在所述覆盖层上，所述第二封装件结构包括：第二连接构件，包括第二重新分布层；和第二半导体芯片，设置在所述第二连接构件上并且电连接到所述第二重新分布层；贯穿柱，贯穿所述通孔并且将所述第一重新分布层电连接到所述第二重新分布层；和绝缘材料，设置在所述通孔和所述贯穿柱之间。
附图说明
通过下面结合附图进行的详细描述，以上和其他方面将被更清楚地理解，在附图中：
图1是示意性示出电子装置系统的示例的框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和被封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出根据示例实施例的半导体封装件的示例的示意性截面图；
图10是根据示例实施例的沿图9中的半导体封装件的线I-I’截取的剖切平面图；
图11是根据示例实施例的沿图9中的半导体封装件的线II-II’截取的剖切平面图；
图12至图15是示出根据示例实施例的制造图9中的半导体封装件的示例的工艺图；
图16是示出根据示例实施例的半导体封装件的另一示例的示意性截面图；以及
图17是示出根据示例实施例的半导体封装件的示例的示意性截面图。
具体实施方式
在下文中，将参照附图如下描述实施例。为了清楚起见，可夸大或缩小附图中的元件的形状和尺寸。
在各个示例实施例中，多个封装件结构(均包括半导体芯片)竖直地堆叠。多个封装件结构中的至少一个具有其中设置有半导体芯片的贯穿部。堆叠的半导体封装件结构通过贯穿封装件结构的中的一个的至少框架的贯穿过孔而彼此电连接。
首先，将参照附图描述半导体封装技术被建立的总体环境以及各种类型的半导体封装技术的特征。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模数转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是也可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或不电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任何其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。此外，可物理连接或电连接到母板1110或者可不物理连接或不电连接到母板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件(例如，半导体封装件1121)，但不限于此。电子装置不必然地限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不被使用，而可被封装并且在封装状态下用在电子装置等中。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接垫(pad，或者称为“焊盘”)的尺寸以及半导体芯片的连接垫之间的间距非常细小，而用在电子装置中的主板的组件安装垫的尺寸以及主板的组件安装垫之间的间距显著大于半导体芯片的连接垫的尺寸以及半导体芯片的连接垫之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和被封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，半导体芯片2220包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接垫2222，形成在主体2221的一个表面上并且包括诸如铝(Al)等的导电材料；以及钝化层2223(诸如，氧化物层、氮化物层等)，形成在主体2221的一个表面上并且覆盖连接垫2222的至少部分。在这种情况下，由于连接垫2222可能非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)上以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接垫2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光电介质(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接垫2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接垫(例如，输入/输出(I/O)端子)设置在半导体芯片内部的封装件形式，并且可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片内部，因此扇入型半导体封装件具有显著的空间局限性。因此，难以将这种结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。此外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因在于：即使半导体芯片的I/O端子的尺寸以及半导体芯片的I/O端子之间的间距通过重新分布工艺被增大，半导体芯片的I/O端子的尺寸以及半导体芯片的I/O端子之间的间距仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在球栅阵列(BGA)基板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌在BGA基板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接垫2222(即，I/O端子)可通过BGA基板2301重新分布，并且在扇入型半导体封装件2200安装在BGA基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌在单独的BGA基板2302中，在扇入型半导体封装件2200嵌在BGA基板2302中的状态下，半导体芯片2220的连接垫2222(即，I/O端子)可通过BGA基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的BGA基板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌在BGA基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接垫2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，可在连接构件2140上进一步形成钝化层2150，并且可在钝化层2150的开口中进一步形成凸块下金属层2160。可在凸块下金属层2160上进一步形成焊球2170。半导体芯片2120可以是包括主体2121、连接垫2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接垫2122和重新分布层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的BGA基板的情况下安装在电子装置的主板上(如下所述)。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接垫2122重新分布到半导体芯片2120的尺寸之外的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用额外的印刷电路板(PCB)等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的BGA基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用BGA基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另外，扇出型半导体封装是指如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的封装件技术，并且是与诸如BGA基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
在下文中，将参照附图描述根据示例实施例的半导体封装件，该半导体封装件即使在其中包括多个半导体芯片也可纤薄化并实现高性能，并且可解决翘曲。
图9是示出根据示例实施例的半导体封装件的示例的示意性截面图。图10是根据示例实施例的沿图9中的半导体封装件的线I-I’截取的剖切平面图，并且图11是根据示例实施例的沿图9中的半导体封装件的线II-II’截取的剖切平面图。
参照图9至图11，半导体封装件300A包括第一封装件结构100A和第二封装件结构200A。第二封装件结构200A设置在第一封装件结构100A上。第一封装件结构100A和第二封装件结构200A彼此一体地结合。例如，第二封装件结构200A的第二连接构件240可附连到第一封装件结构100A的覆盖层180。覆盖层180可覆盖第二重新分布层242的至少一部分。
第一封装件结构100A包括：第一连接构件140，包括第一重新分布层142；第一框架110，设置在第一连接构件140上并且具有第一贯穿部110H；第一半导体芯片120，设置在第一贯穿部110H中并且具有电连接到第一重新分布层142的第一连接垫122；第一包封剂130，设置在第一连接构件140上并且覆盖第一框架110和第一半导体芯片120中的每个的至少一部分，并且填充第一贯穿部110H的至少一部分；钝化层150，设置在第一连接构件140的下侧；多个凸块下金属件160，分别设置在钝化层150的开口上；多个电连接金属件170，分别连接到多个凸块下金属件160；覆盖层180，设置在第一包封剂130上；以及贯穿过孔190。此外，第一框架110可与第一半导体芯片120相邻。
第二封装件结构200A包括：第二连接构件240，包括第二重新分布层242；第二框架210，设置在第二连接构件240上并具有第二贯穿部210H；第二半导体芯片220，设置在第二贯穿部210H中并且具有电连接到第二重新分布层242的第二连接垫222；以及第二包封剂230，设置在第二连接构件240上并且覆盖第二框架210和第二半导体芯片220中的每个的至少一部分，并且填充第二贯穿部210H的至少一部分。此外，第二框架210可与第二半导体芯片220相邻。
在这种情况下，第一连接构件140的第一重新分布层142和第二连接构件240的第二重新分布层242通过贯穿第一框架110和第一包封剂130的贯穿过孔190而彼此电连接。贯穿过孔190可贯穿第一连接构件140的至少一部分。结果，贯穿过孔190可通过第一连接构件140的第一连接过孔143而连接到第一连接构件140的第一重新分布层142。此外，贯穿过孔190可贯穿覆盖层180以直接连接到第二连接构件240的第二重新分布层242。可通过贯穿过孔190提供电路径。
如上所述，由于半导体封装件300A包括设置在第一封装件结构100A上并且一体地结合到第一封装件结构100A的第二封装件结构200A，因此可减小半导体封装件300A的总厚度。由于在第一封装件结构100A和第二封装件结构200A彼此一体地结合的同时通过贯穿过孔190提供竖直的电连接路径，因此可缩短第一半导体芯片120和第二半导体芯片220之间的信号路径。结果，可改善信号电特性。此外，由于第一封装件结构100A和/或第二封装件结构200A包括第一框架110和/或第二框架210，因此也可控制工艺翘曲。
贯穿过孔190可贯穿第一框架110和第一包封剂130，并且可设置在通孔190h中，贯穿过孔190还贯穿第一连接构件140和覆盖层180中的每个的至少一部分。贯穿过孔190可在通孔190h中与第一框架110和第一包封剂130间隔开，并且可被绝缘材料195围绕。绝缘材料195可在通孔190h中填充通孔190h的至少一部分。凭借以上构造，可更有效地在需要的位置提供电连接，并且贯穿过孔190可通过绝缘材料195而进一步紧紧固定以提高可靠性。贯穿过孔190可以是圆柱形金属柱，并且绝缘材料195可以是感光电介质(PID)。
在下文中，将更详细地描述根据示例实施例的半导体封装件300A的组件。
第一框架110还可根据第一绝缘部111的具体材料而改善第一封装件结构100A的刚性，并且可用于确保第一包封剂130等的厚度均匀性。第一框架110具有贯穿第一绝缘部111的第一贯穿部110H。第一半导体芯片120设置在第一贯穿部110H中。第一贯穿部110H可具有包括连续连接的侧壁的贯穿槽的形状。在一些实施例中，第一框架110还可包括分别设置在第一绝缘部111的顶表面和/或底表面上的第一导体层112a和/或第二导体层112b。在一些实施例中，第一绝缘部111可具有多层结构，并且导体层(未示出)可设置在第一框架110中。在一些实施例中，可形成布线过孔(未示出)以使设置在不同高度上的第一导体层112a和第二导体层112b电连接。
第一绝缘部111的材料没有限制，并且可以是例如绝缘材料。绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合的树脂(例如，ABF(Ajinomoto Build-up Film)等)。可选地，绝缘材料可以是热固性树脂或热塑性树脂与无机填料一起浸在芯材料(诸如，玻璃纤维(或玻璃布或玻璃织物))中的材料(例如，半固化片等)。
第一导体层112a和第二导体层112b中的每个可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。第一导体层112a和第二导体层112b可通过镀覆工艺形成，并且可分别包括种子层和镀层。在一些实施例中，第一导体层112a和/或第二导体层112b可设置为延伸到第一贯穿部110H的壁表面。结果，第一导体层112a和/或第二导体层112b可围绕第一半导体芯片120的侧表面的外周。在这种情况下，可获得散热效果和电磁干扰(EMI)屏蔽效果。在一些实施例中，第一导体层112a和/或第二导体层112b可用作接地图案。第一导体层112a可通过第一连接构件140的第一连接过孔143电连接到第一重新分布层142。例如，第一导体层112a可电连接到第一重新分布层142的接地图案。
第一半导体芯片120可以是在单个芯片中集成数百至数百万个元件的处于裸态的集成电路(IC)。第一半导体芯片120的集成电路(IC)可以是例如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器芯片。可选地，第一半导体芯片120的集成电路(IC)可以是诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等的应用处理器芯片。可选地，第一半导体芯片120的集成电路(IC)可以是诸如模数转换器、专用集成电路等的逻辑芯片。
第一半导体芯片120可包括其中形成有各种电路的第一主体121。第一连接垫122可形成在第一主体的有效表面上。第一主体121可在例如有效晶圆的基础上形成。在这种情况下，基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。第一连接垫122可设置为将第一半导体芯片120电连接到另一组件。第一连接垫122可利用例如铜(Cu)、铝(Al)等的金属材料形成。第一半导体芯片122可具有有效表面，在有效表面上可形成包括氧化物层和/或氮化物层的第一钝化层123(具有使第一连接垫122的至少一部分暴露的开口)。绝缘层(未示出)还可设置在另一需要的位置。第一半导体芯片120可以是裸片。在这种情况下，第一连接垫122可与第一连接过孔143物理接触。然而，在一些实施例中，第一半导体芯片120可以是具有有效表面的封装的芯片，在该有效表面上进一步形成有重新分布层(未示出)和金属凸块(未示出)等。
第一包封剂130可覆盖第一框架110和第一半导体芯片120中的每个的至少一部分。此外，第一包封剂130可填充第一贯穿部110H的至少一部分。第一包封剂130包括绝缘材料。绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、或者在这样的树脂中包括诸如无机填料的增强材料的树脂(更具体地，ABF、FR-4、BT等)。可选地，绝缘材料可以是模制材料(诸如，EMC)。在一些实施例中，绝缘材料可以是感光材料(详细地，感光包封剂(PIE))。在一些实施例中，绝缘材料可以是半固化片等。
第一连接构件140可使第一半导体芯片120的第一连接垫122重新分布。第一半导体芯片120的具有各种功能的数十至数百万个第一连接垫122各自可通过第一连接构件140重新分布并且可根据其功能通过电连接金属件170物理连接和/或电连接到外部组件。第一连接构件140包括：第一绝缘层141；第一重新分布层142，设置在第一绝缘层141的底表面上；以及第一连接过孔143，贯穿第一绝缘层141，连接到第一重新分布层142。第一绝缘层141、第一重新分布层142和第一连接过孔143的数量可大于或小于附图中所示的数量。例如，构成第一连接构件140的层的数量可变化。
第一绝缘层141的材料可以是绝缘材料。绝缘材料可以是感光电介质(PID)。在这种情况下，可通过光刻过孔引入精细节距，这在微电路和高密度的半导体芯片中是有利的。因此，第一半导体芯片120的数十至数百个第一连接垫122可被有效地重新分布。在设置多个第一绝缘层141的情况下，第一绝缘层141之间的边界可以明显或不明显。
第一重新分布层142可使第一半导体芯片120的第一连接垫122重新分布并且可将重新分布的第一连接垫122电连接到电连接金属件170。第一重新分布层142可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。第一重新分布层142也可根据其设计执行各种功能。例如，第一重新分布层142可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。接地(GND)图案和电力(PWR)图案彼此相同。此外，第一重新分布层142可包括各种类型的过孔垫、电连接金属垫等。第一重新分布层142还可通过镀覆工艺形成并且可包括种子层和导体层。
第一连接过孔143可使第一重新分布层142分别电连接到第一连接垫122和贯穿过孔190。在第一重新分布层142具有多层结构的情况下，第一连接过孔143使设置在不同层上的第一重新分布层142彼此电连接。第一连接过孔143也可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。第一连接过孔143可包括用于信号的过孔、用于电力的过孔、用于接地的过孔等。用于电力的过孔和用于接地的过孔可彼此相同。第一连接过孔143可以是利用金属填充的填充型过孔，或者是金属材料沿着通路孔的壁表面形成的共形型过孔。第一连接过孔143也可通过镀覆工艺形成，并且可包括种子层和导体层。
钝化层150是设置在第一连接构件140的下侧上以保护第一连接构件140免受外部物理损坏和化学损坏等的附加组件。钝化层150可包括热固性树脂。例如，钝化层150可以是ABF，但钝化层150的材料不限于此。钝化层150可具有使第一重新分布层142中的至少一部分暴露的多个开口。可有数十至数万个开口。开口的数量可大于或小于数十至数万。开口中的每个可包括多个孔。
凸块下金属件160也可以是附加组件并且可提高电连接金属件170的连接可靠性，以提高半导体封装件300A的板级可靠性。可有数十至数百万个凸块下金属件160。凸块下金属件160的数量可大于或小于数十至数百万。凸块下金属件160可设置在钝化层150的每个开口上以电连接到暴露的第一重新分布层142。凸块下金属件160可使用金属通过金属化方法形成，但形成凸块下金属件160的方法不限于此。
电连接金属件170也是被构造为将半导体封装件300A物理连接和/或电连接到外部组件的附加组件。例如，半导体封装件300A可通过电连接金属件170安装在电子装置的主板上。电连接金属件170可设置在钝化层150的底表面上并且可电连接到凸块下金属件160。此外，电连接金属件170可从第一连接构件140的下表面突出并且电连接到第一重新分布层142。电连接金属件170可利用例如锡(Sn)或含锡合金的低熔点金属形成。更具体地，电连接金属件170可利用焊料等形成，但这样的材料仅仅是示例并且电连接金属件170的材料不限于此。
电连接金属件170可以是焊盘、焊球、引脚等。电连接金属件170可形成为多层结构或单层结构。在电连接金属件170形成为多层结构的情况下，电连接金属件170可包括铜柱和焊料。在电连接金属件170形成为单层结构的情况下，电连接金属件170可包括锡-银焊料或铜。然而，这样的材料仅仅是示例，并且电连接金属件170的材料不限于此。电连接金属件170的数量、间距、布置等没有限制，并且本领域技术人员可根据第一连接垫122的设计细节等进行充分修改。
电连接金属件170中的至少一个可设置在扇出区域中。术语“扇出区域”是指除了其中设置有第一半导体芯片120的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有提高的可靠性，可允许实现多个输入/输出(I/O)端子，并且可促进三维(3D)互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造成具有小的厚度，并且可在成本竞争力方面占优势。
覆盖层180可设置在第一包封剂130和第二连接构件240之间以使第一包封剂130和第二连接构件240彼此连接。覆盖层180可覆盖第二连接构件240的第二重新分布层242的至少一部分。覆盖层180可包括感光电介质(PID)，但覆盖层180的材料不限于此。覆盖层180可包括诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、或者在这样的树脂中包括诸如无机填料的增强材料的树脂(更具体地，ABF、FR-4、BT等)。
贯穿过孔190形成为使第一封装件结构100A和第二封装件结构200A彼此电连接。贯穿过孔190可使第一连接构件140的第一重新分布层142和第二连接构件240的第二重新分布层242彼此电连接。贯穿过孔190可贯穿第一框架110和第一包封剂130。在一些实施例中，贯穿过孔190可设置在通孔190h中，通孔190h还贯穿第一连接构件140和覆盖层180中的每个的至少一部分。贯穿过孔190可在通孔190h中与第一框架110和第一包封剂130间隔开，并且可在通孔190h中被填充通孔190h的至少一部分的绝缘材料195围绕。贯穿过孔190可以是圆柱形金属柱(例如，铜柱)，并且绝缘材料195可以是感光电介质(PID)。在附图中，贯穿过孔190的底表面、绝缘材料195的底表面以及首个第一重新分布层142的底表面彼此共面，但这仅是示例，并且在一些实施例中，贯穿过孔190的底表面、绝缘材料195的底表面和首个第一重新分布层142的底表面可位于不同高度上。例如，贯穿过孔190的底表面和绝缘材料195的底表面可设置在第一重新分布层142的底表面下方。在这种情况下，连接到贯穿过孔190的第一连接过孔143的高度可小于连接到设置在不同高度上的第一重新分布层142的第一连接过孔143的高度。
第二框架210还可根据第二绝缘部211的具体材料而改善第二封装件结构200A的刚性，并且可用于确保第二包封剂230的厚度均匀性。第二框架210可具有贯穿第二绝缘部211的第二贯穿部210H。第二半导体芯片220设置在第二贯穿部210H中。第二贯穿部210H可具有包括连续连接的侧壁的贯穿槽的形状。在一些实施例中，第二框架210还可包括分别设置在第二绝缘部211的顶表面和/或底表面上的第三导体层212a和/或第四导体层212b。在一些实施例中，第二绝缘部211可具有多层结构，并且导体层(未示出)可设置在第二框架210中。在一些实施例中，布线过孔(未示出)可设置为使设置在不同高度上的导体层212a和212b电连接。
第二绝缘部211的材料没有限制，并且可以是例如绝缘材料。绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合的树脂(例如，ABF等)。可选地，绝缘材料可以是热固性树脂或热塑性树脂与无机填料一起浸在芯材料(诸如，玻璃纤维(或玻璃布或玻璃织物))中的材料(例如，半固化片等)。
第三导体层212a和第四导体层212b中的每个可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。第三导体层212a和第四导体层212b可通过已知的镀覆工艺形成，并且可各自包括种子层和镀层。在一些实施例中，第三导体层212a和/或第四导体层212b可设置为延伸到第二贯穿部210H的壁表面。结果，第三导体层212a和/或第四导体层212b可围绕第二半导体芯片220的侧表面的外周。在这种情况下，可获得散热效果和电磁干扰(EMI)屏蔽效果。第三导体层212a和/或第四导体层212b可用作接地图案。第三导体层212a可通过第二连接构件240的第二连接过孔243电连接到第二重新分布层242。例如，第三导体层212a可电连接到第二重新分布层242的接地图案。
第二半导体芯片220可以是数百至数百万个元件集成在单个芯片中的处于裸态的集成电路(IC)。第二半导体芯片220的集成电路(IC)可以是例如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器芯片。可选地，第二半导体芯片220的集成电路(IC)可以是诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等的应用处理器芯片。可选地，第二半导体芯片220的集成电路(IC)可以是诸如模数转换器、专用集成电路等的逻辑芯片。作为非限制性示例，半导体封装件300A可用作堆叠的存储器封装件。
第二半导体芯片220可包括其中形成有各种电路的第二主体221。第二连接垫222可形成在第二主体的有效表面上。第二主体221可在例如有效晶圆的基础上形成。在这种情况下，基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。第二连接垫222可设置为将第二半导体芯片220电连接到另一组件。第二连接垫222可利用例如铜(Cu)、铝(Al)等的金属材料形成。第二半导体芯片222可具有有效表面，在有效表面上可形成包括氧化物层和/或氮化物层的第二钝化层223(具有使第二连接垫222的至少一部分暴露的开口)。绝缘层(未示出)还可设置在另一需要的位置。第二半导体芯片220可以是裸片。在这种情况下，第二连接垫222可与第二连接过孔243物理接触。然而，在一些实施例中，第二半导体芯片220可以是具有有效表面的封装的芯片，在该有效表面上进一步形成有重新分布层(未示出)和金属凸块(未示出)等。
第二包封剂230可覆盖第二框架210和第二半导体芯片220中的每个的至少一部分。此外，第二包封剂230可填充第二贯穿部210H的至少一部分(即，第二包封剂230的至少一部分设置在第二半导体芯片220和第二框架210之间)。第二包封剂230包括绝缘材料。绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、或者在这样的树脂中包括诸如无机填料的增强材料的树脂(更具体地，ABF、FR-4、BT等)。可选地，绝缘材料可以是模制材料(诸如，EMC)。在一些实施例中，绝缘材料可以是感光材料(详细地，感光包封剂(PIE))。在一些实施例中，绝缘材料可以是半固化片等。
第二连接构件240可使第二半导体芯片220的第二连接垫222重新分布。第二半导体芯片220的具有各种功能的数十至数百万个第二连接垫222各自可通过第二连接构件240重新分布。第二连接构件240包括：第二绝缘层241；第二重新分布层242，设置在第二绝缘层241的底表面上；以及第二连接过孔243，贯穿第二绝缘层241，连接到第二重新分布层242。第二绝缘层241、第二重新分布层242和第二连接过孔243的数量可大于或小于附图中所示的数量。例如，构成第二连接构件240的层的数量可根据设计变化。
第二绝缘层241的材料可以是绝缘材料。绝缘材料可以是感光电介质(PID)。在这种情况下，可通过光刻过孔引入精细节距，这在微电路和高密度设计中是有利的。因此，第二半导体芯片220的数十至数百个第二连接垫222可被有效地重新分布。在设置多个第二绝缘层241的情况下，第二绝缘层241之间的边界可以明显或不明显。
第二重新分布层242可使第二半导体芯片220的第二连接垫222重新分布。第二重新分布层242可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。第二重新分布层242也可根据其设计执行各种功能。例如，第二重新分布层242可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。接地(GND)图案和电力(PWR)图案彼此相同。此外，第二重新分布层242可包括各种类型的过孔垫、电连接金属垫等。第二重新分布层242还可通过镀覆工艺形成并且可包括种子层和导体层。
第二连接过孔243可使第二重新分布层242电连接到第二连接垫222。在第二重新分布层242具有多层结构的情况下，第二连接过孔243使设置在不同层上的第二重新分布层242彼此电连接。第二连接过孔243也可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料形成。第二连接过孔243可包括用于信号的过孔、用于电力的过孔、用于接地的过孔等。用于电力的过孔和用于接地的过孔可彼此相同。第二连接过孔243可以是利用金属填充的填充型过孔，或者是金属材料沿着通路孔的壁表面形成的共形型过孔。第二连接过孔243也可通过镀覆工艺形成，并且可包括种子层和导体层。
图12至图15是示出根据示例实施例的制造图9中的半导体封装件的示例的工艺图。
参照图12，制备第一封装件结构的前体100A’。例如，可使用第一载体410形成包括第一框架110、第一半导体芯片120、第一包封剂130以及第一绝缘层141的一部分、第一连接过孔143的一部分和第一重新分布层142的一部分的第一封装件结构的前体100A’。将覆盖层180附连到第一载体410被去除的区域。使用激光钻和/或机械钻形成贯穿第一连接构件140的一部分、第一框架110、第一包封剂130和覆盖层180的通孔190h。
参照图13，制备第二封装件结构200A。例如，可使用第二载体420形成包括第二框架210、第二半导体芯片220、第二包封剂230和第二连接构件240的第二封装件结构200A。在第二连接构件240的第二重新分布层242上形成贯穿过孔190。贯穿过孔190可呈具有大致圆柱形形状的金属柱的形式。可使用抗蚀剂膜通过镀覆工艺来形成贯穿过孔190。
参照图14，在制备的第二封装件结构200A上层压制备的第一封装件结构的制备的前体100A’。例如，可按照将设置在第二连接构件240的第二重新分布层242上的贯穿过孔190设置在形成在第一封装件结构的前体100A’中的通孔190h中这样的方式而在第二封装件结构200A上层压第一封装件结构的前体100A’。在这种情况下，第二连接构件240的第二重新分布层242的至少一部分可被嵌在覆盖层180中。
参照图15，用绝缘材料195填充通孔190h的至少一部分。在一些实施例中，绝缘材料195可设置为覆盖第一重新分布层142的至少一部分，并且可包括感光电介质。因此，绝缘材料195的一部分可用作第一连接构件140的第一绝缘层141的一部分。在一些实施例中，在第一连接构件140上形成钝化层150和凸块下金属件160。去除第二载体420。在一些实施例中，将电连接金属件170形成为连接到凸块下金属件160，并且执行回流工艺。结果，可制造包括第一封装件结构100A和第二封装件结构200A的半导体封装件300A。
图16是示出根据示例实施例的半导体封装件的另一示例的示意性截面图。
参照图16，半导体封装件300B可包括第一封装件结构100B和第二封装件结构200B，第一封装件结构100B与上述半导体封装件300A的第一封装件结构100A稍有不同，第二封装件结构200B与上述半导体封装件300A的第二封装件结构200A相同。更具体地，如图16中所示，第一封装件结构100B的钝化层150的至少一部分可作为绝缘材料195填充通孔190h的至少一部分。例如，当用绝缘材料195填充通孔190h时，绝缘材料195可形成为覆盖第一连接构件140。因此，绝缘材料195的未填充通孔190h的部分可用作钝化层150。其他组件的描述与上述其他组件的描述基本相同，并且为简洁起见，将在此省略。
图17是示出根据示例实施例的半导体封装件的示例的示意性截面图。
参照图17，与其中第二封装件结构200A设置在第一封装件结构100A上的上述半导体封装件300A类似，半导体封装件300C可包括进一步设置在第二封装件结构200C上的第三封装件结构200C’。例如，更多数量的封装件结构100C、200C和200C’可竖直地堆叠并且可彼此一体地结合。
第一封装件结构100C可包括：第一连接构件140，包括第一重新分布层142；第一框架110，设置在第一连接构件140上，具有第一贯穿部110H；第一半导体芯片120，设置在第一贯穿部110H中，具有电连接到第一重新分布层142的第一连接垫122；第一包封剂130，设置在第一连接构件140上，覆盖第一框架110和第一半导体芯片120中的每个的至少一部分，并且填充第一贯穿部110H的至少一部分；钝化层150，设置在第一连接构件100C的下侧；多个凸块下金属件160，均设置在钝化层150的开口上；多个电连接金属件170，分别连接到多个凸块下金属件160；第一覆盖层180，设置在第一包封剂130上；以及第一贯穿过孔190。
第二封装件结构200C可包括：第二连接构件240，包括第二重新分布层242；第二框架210，设置在第二连接构件240上，具有第二贯穿部210H；第二半导体芯片220，设置在第二贯穿部210H中，具有电连接到第二重新分布层242的第二连接垫222；第二包封剂230，设置在第二连接构件240上，覆盖第二框架210和第二半导体芯片220中的每个的至少一部分，并且填充第二贯穿部210H的至少一部分；第二覆盖层280，设置在第二包封剂230上；以及第二贯穿过孔290。
第三封装件结构200C’可包括：第三连接构件240’，包括第三重新分布层242’；第三框架210’，设置在第三连接构件240’上，具有第三贯穿部210H’；第三半导体芯片220’，设置在第三贯穿部210H’中，具有电连接到第三重新分布层242’的第三连接垫222’；以及第三包封剂230’，设置在第三连接构件240’上，覆盖第三框架210’和第三半导体芯片220’中的每个的至少一部分，并且填充第三贯穿部210H’的至少一部分。
第一连接构件140的第一重新分布层142和第二连接构件240的第二重新分布层242通过至少贯穿第一框架110和第一包封剂130的第一贯穿过孔190而彼此电连接。第一贯穿过孔190可贯穿第一连接构件140的至少一部分。结果，第一贯穿过孔190可通过第一连接构件140的第一连接过孔143而连接到第一连接构件140的第一重新分布层142。第一贯穿过孔190可贯穿第一覆盖层180以直接连接到第二连接构件240的第二重新分布层242。可通过第一贯穿过孔190提供电连接路径。第一贯穿过孔190可贯穿第一框架110和第一包封剂130。在一些实施例中，第一贯穿过孔190可设置在第一通孔190h中，第一通孔190h还贯穿第一连接构件140和第一覆盖层180中的每个的至少一部分。第一贯穿过孔190可在第一通孔190h中与第一框架110和第一包封剂130间隔开，并且可在第一通孔190h中被填充第一通孔190h的至少一部分的第一绝缘材料195围绕。第一贯穿过孔190可具有大致圆柱形金属柱的形状，并且第一绝缘材料195可以是感光电介质。然而，第一贯穿过孔190的形状和材料不限于此。
第二连接构件240的第二重新分布层242和第三连接构件240’的第三重新分布层242’可通过至少贯穿第二框架210和第二包封剂230的第二贯穿过孔290而彼此电连接。第二贯穿过孔290可贯穿第二连接构件240的至少一部分。结果，第二贯穿过孔290可通过第二连接构件240的第二连接过孔243而连接到第二连接构件240的第二重新分布层242。第二贯穿过孔290可贯穿第二覆盖层280以直接连接到第三连接构件240’的第三重新分布层242’。可通过第二贯穿过孔290提供电连接路径。第二贯穿过孔290可贯穿第二框架210和第二包封剂230。在一些实施例中，第二贯穿过孔290可设置在第二通孔290h中，第二通孔290h还贯穿第二连接构件240和第二覆盖层280中的每个的至少一部分。第二贯穿过孔290可在第二通孔290h中与第二框架210和第二包封剂230间隔开，并且可在第二通孔290h中被填充第二通孔290h的至少一部分的第二绝缘材料295围绕。第二贯穿过孔290可具有大致圆柱形金属柱的形状，并且第二绝缘材料295可以是感光电介质。然而，第二贯穿过孔290的形状和材料不限于此。
其他组件的描述与上述其他组件的描述基本相同，并且为简洁起见，将在此省略。
如上所述，可提供一种半导体封装件，即使在该半导体封装件中包括多个半导体芯片，也可纤薄化并且实现高性能。
在本公开中，“下侧”、“下部”、“下表面”等用于表示与附图的截面相关的朝向半导体封装件的安装表面的方向，而“上侧”、“上部”、“上表面”等用于表示与朝向安装表面的方向相反的方向。然而，定义这些方向仅仅是为了方便解释，并且权利要求不由如上所述定义的方向具体限制。
在描述中组件与另一组件的“连接”的含义包括通过粘合层的间接连接以及两个组件之间的直接连接。此外，“电连接”是指包括物理连接和物理断开的概念。可理解的是，当利用“第一”和“第二”来提及元件时，该元件不由此限制。它们可仅用于将该元件与其他元件区分开的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，“第一”元件可被称为“第二”元件。类似地，“第二”元件也可被称为“第一”元件。
在此使用的术语“示例实施例”不表示同一示例实施例，并且被提供以强调与另一示例性实施例的特征或特性不同的特定特征或特性。然而，在此提供的示例实施例被认为能够通过整体或部分地彼此组合来实现。例如，除非其中提供相反或矛盾的描述，否则在特定示例性实施例中描述的一个元件即使未在另一示例性实施例中描述，其也可理解为与另一示例性实施例有关的描述。
在此使用的术语仅仅为了描述示例实施例而被使用，而非限制本公开。在这种情况下，除非上下文另有解释，否则单数形式包括复数形式。
虽然以上已经示出和描述了示例实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可以进行修改和变型。

Claims (20)

1.一种半导体封装件，所述半导体封装件包括：
第一连接构件，包括第一重新分布层；
第一框架，设置在所述第一连接构件上，并且具有第一贯穿部；
第一半导体芯片，设置在所述第一贯穿部中，并且具有电连接到所述第一重新分布层的第一连接垫；
第一包封剂，设置在所述第一连接构件上，覆盖所述第一框架和所述第一半导体芯片中的每个的至少一部分，并且填充所述第一贯穿部的至少一部分；
第二连接构件，设置在所述第一包封剂上，并且包括第二重新分布层；
第二半导体芯片，设置在所述第二连接构件上，并且具有第二连接垫；
第二包封剂，设置在所述第二连接构件上，并且覆盖所述第二半导体芯片的至少一部分；以及
第一贯穿过孔，贯穿所述第一连接构件的至少一部分、所述第一框架和所述第一包封剂，并且使所述第一重新分布层和所述第二重新分布层彼此电连接。
2.根据权利要求1所述的半导体封装件，其中，所述第一贯穿过孔在第一通孔中与所述第一连接构件的所述至少一部分、所述第一框架和所述第一包封剂间隔开，所述第一通孔贯穿所述第一连接构件的所述至少一部分、所述第一框架和所述第一包封剂，并且所述第一贯穿过孔在所述第一通孔中被填充所述第一通孔的至少一部分的第一绝缘材料围绕。
3.根据权利要求2所述的半导体封装件，其中，所述第一贯穿过孔具有圆柱形金属柱的形状。
4.根据权利要求2所述的半导体封装件，其中，所述第一绝缘材料包括感光电介质。
5.根据权利要求2所述的半导体封装件，所述半导体封装件还包括：
钝化层，设置在所述第一连接构件的与其上设置有所述第一框架和所述第一半导体芯片的一侧相对的一侧上，
其中，所述钝化层的至少一部分作为所述第一绝缘材料填充所述第一通孔的至少一部分。
6.根据权利要求1所述的半导体封装件，其中，所述第一贯穿过孔通过所述第一连接构件的第一连接过孔连接到所述第一重新分布层。
7.根据权利要求6所述的半导体封装件，所述半导体封装件还包括：
覆盖层，设置在所述第一包封剂和所述第二连接构件之间，并且覆盖所述第二重新分布层的至少一部分，
其中，所述第一贯穿过孔贯穿所述覆盖层以直接连接到所述第二重新分布层。
8.根据权利要求1所述的半导体封装件，其中，第一导体层设置在所述第一框架的第一表面上，并且第二导体层设置在所述第一框架的与所述第一表面相对的第二表面上，并且
所述第一导体层电连接到所述第一重新分布层的至少一部分。
9.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
第二框架，设置在所述第二连接构件上并且具有第二贯穿部，所述第二半导体芯片设置在所述第二贯穿部中，
其中，所述第二包封剂覆盖所述第二框架的至少一部分并且填充所述第二贯穿部的至少一部分。
10.根据权利要求9所述的半导体封装件，其中，第三导体层设置在所述第二框架的第一表面上，并且第四导体层设置在所述第二框架的与所述第一表面相对的第二表面上，并且
所述第三导体层电连接到所述第二重新分布层的至少一部分。
11.根据权利要求9所述的半导体封装件，所述半导体封装件还包括：
第三连接构件，设置在所述第二包封剂上并且包括第三重新分布层；
第三框架，设置在所述第三连接构件上并且具有第三贯穿部；
第三半导体芯片，设置在所述第三贯穿部中并且具有电连接到所述第三重新分布层的第三连接垫；
第三包封剂，设置在所述第三连接构件上并且覆盖所述第三框架和所述第三半导体芯片中的每个的至少一部分，并且填充所述第三贯穿部的至少一部分；以及
第二贯穿过孔，贯穿所述第二连接构件的至少一部分、所述第二框架和所述第二包封剂，并且使所述第二重新分布层和所述第三重新分布层彼此电连接。
12.根据权利要求11所述的半导体封装件，其中，所述第二贯穿过孔在第二通孔中与所述第二连接构件的所述至少一部分、所述第二框架和所述第二包封剂间隔开，所述第二通孔贯穿所述第二连接构件的所述至少一部分、所述第二框架和所述第二包封剂，并且所述第二贯穿过孔在所述第二通孔中被填充所述第二通孔的至少一部分的第二绝缘材料围绕。
13.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
钝化层，设置在所述第一连接构件的与其上设置有所述第一框架和所述第一半导体芯片的一侧相对的一侧上，并且具有多个开口，每个开口使所述第一重新分布层的至少一部分暴露；
多个凸块下金属件，分别设置在所述钝化层的所述多个开口上，每个凸块下金属件电连接到暴露的所述第一重新分布层；以及
多个电连接金属件，分别连接到所述多个凸块下金属件，以均电连接到暴露的所述第一重新分布层。
14.一种半导体封装件，所述半导体封装件包括：
第一封装件结构，所述第一封装件结构包括：
第一连接构件，包括第一重新分布层，
第一半导体芯片，设置在所述第一连接构件上并且具有电连接到所述第一重新分布层的第一连接垫，和
第一包封剂，设置在所述第一连接构件上并且覆盖所述第一半导体芯片的至少一部分；以及
第二封装件结构，所述第二封装件结构包括：
第二连接构件，包括第二重新分布层，
第二半导体芯片，设置在所述第二连接构件上并且具有电连接到所述第二重新分布层的第二连接垫，和
第二包封剂，设置在所述第二连接构件上并且覆盖所述第二半导体芯片的至少一部分，
其中，所述第二封装件结构设置在所述第一封装件结构上，
所述第一重新分布层和所述第二重新分布层通过贯穿过孔而彼此电连接，并且
所述贯穿过孔被绝缘材料围绕，设置在贯穿所述第一封装件结构的至少一部分的通孔中，并且填充所述通孔的至少一部分。
15.根据权利要求14所述的半导体封装件，其中，所述第一封装件结构还包括第一框架，所述第一框架设置在所述第一连接构件上并且具有第一贯穿部，所述第一半导体芯片设置在所述第一贯穿部中，
所述第一包封剂覆盖所述第一框架的至少一部分并且填充所述第一贯穿部的至少一部分，并且
所述第一贯穿部贯穿所述第一框架和所述第一包封剂。
16.一种半导体封装件，所述半导体封装件包括：
第一连接构件，包括第一重新分布层；
第一半导体芯片，设置在所述第一连接构件上并且包括电连接到所述第一重新分布层的第一连接垫；
第一框架，设置在所述第一连接构件上并且与所述第一半导体芯片相邻；
第一包封剂，设置在所述第一半导体芯片和所述第一框架上，并且位于所述第一半导体芯片和所述第一框架之间；
第二连接构件，设置在所述第一包封剂上并且包括第二重新分布层；
第二半导体芯片，设置在所述第二连接构件上并且包括电连接到所述第二重新分布层的第二连接垫；
第二包封剂，设置在所述第二连接构件上并且覆盖所述第二半导体芯片的至少一部分；以及
第一贯穿过孔，贯穿所述第一连接构件的至少一部分、所述第一框架和所述第一包封剂，并且使所述第一重新分布层和所述第二重新分布层彼此电连接。
17.根据权利要求16所述的半导体封装件，其中，所述第一贯穿过孔被绝缘材料围绕。
18.根据权利要求17所述的半导体封装件，所述半导体封装件还包括：
钝化层，位于所述第一连接构件下方，
其中，所述钝化层与所述绝缘材料直接接触并且与所述绝缘材料一体化。
19.根据权利要求16所述的半导体封装件，所述半导体封装件还包括：
第二框架，设置在所述第二连接构件上并且与所述第二半导体芯片相邻；
其中，所述第二包封剂的至少一部分设置在所述第二半导体芯片和所述第二框架之间。
20.根据权利要求16所述的半导体封装件，所述半导体封装件还包括：
电连接金属件，从所述第一连接构件的下表面突出并且电连接到所述第一重新分布层。
CN202010161192.XA 2019-03-28 2020-03-10 半导体封装件 Pending CN111755426A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190035865A KR20200114313A (ko) 2019-03-28 2019-03-28 반도체 패키지
KR10-2019-0035865 2019-03-28

Publications (1)

Publication Number Publication Date
CN111755426A true CN111755426A (zh) 2020-10-09

Family

ID=72604682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010161192.XA Pending CN111755426A (zh) 2019-03-28 2020-03-10 半导体封装件

Country Status (3)

Country Link
US (2) US11075152B2 (zh)
KR (1) KR20200114313A (zh)
CN (1) CN111755426A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7269755B2 (ja) * 2019-02-26 2023-05-09 ローム株式会社 電子装置および電子装置の製造方法
US11824031B2 (en) * 2020-06-10 2023-11-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with dielectric structure covering upper surface of chip
US20230136202A1 (en) * 2021-11-01 2023-05-04 Micron Technology, Inc. Semiconductor device assemblies including monolithic silicon structures for thermal dissipation and methods of making the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178495A1 (en) * 2003-03-14 2004-09-16 Yean Tay Wuu Microelectronic devices and methods for packaging microelectronic devices
CN102376687A (zh) * 2010-08-13 2012-03-14 金龙国际公司 半导体元件封装结构及其制造方法
CN106549009A (zh) * 2015-09-17 2017-03-29 半导体元件工业有限责任公司 层叠式半导体器件结构及其制作方法
CN107492529A (zh) * 2016-06-13 2017-12-19 三星电子株式会社 半导体封装件
US20170365568A1 (en) * 2016-06-21 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180061794A1 (en) * 2016-08-31 2018-03-01 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080063994A (ko) 2007-01-03 2008-07-08 삼성전자주식회사 반도체 패키지
US8350377B2 (en) 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
US10068862B2 (en) * 2015-04-09 2018-09-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a package in-fan out package
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
KR101922875B1 (ko) 2016-03-31 2018-11-28 삼성전기 주식회사 전자부품 패키지
US20180076179A1 (en) * 2016-09-09 2018-03-15 Powertech Technology Inc. Stacked type chip package structure and manufacturing method thereof
KR101922885B1 (ko) 2017-12-22 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178495A1 (en) * 2003-03-14 2004-09-16 Yean Tay Wuu Microelectronic devices and methods for packaging microelectronic devices
CN102376687A (zh) * 2010-08-13 2012-03-14 金龙国际公司 半导体元件封装结构及其制造方法
CN106549009A (zh) * 2015-09-17 2017-03-29 半导体元件工业有限责任公司 层叠式半导体器件结构及其制作方法
CN107492529A (zh) * 2016-06-13 2017-12-19 三星电子株式会社 半导体封装件
US20170365568A1 (en) * 2016-06-21 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180061794A1 (en) * 2016-08-31 2018-03-01 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
US11842956B2 (en) 2023-12-12
US20200312757A1 (en) 2020-10-01
KR20200114313A (ko) 2020-10-07
US20210320058A1 (en) 2021-10-14
US11075152B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
CN109755191B (zh) 扇出型半导体封装件
CN110718738B (zh) 天线模块
CN109979923B (zh) 扇出型半导体封装件
CN110867417B (zh) 半导体封装件
CN110707416B (zh) 天线基板和包括天线基板的天线模块
CN110137149B (zh) 扇出型半导体封装件
CN110718522A (zh) 半导体封装件
US10818604B2 (en) Semiconductor package
CN109509726B (zh) 扇出型半导体封装件
US20190287938A1 (en) Fan-out component package
CN111146159B (zh) 半导体封装件
CN111755395A (zh) 半导体封装件
CN110729547A (zh) 天线模块
US11842956B2 (en) Semiconductor package
CN111048484A (zh) 半导体封装件
US11694965B2 (en) Fan-out semiconductor package
CN111696958A (zh) 层叠封装件以及包括该层叠封装件的封装件连接系统
CN111081650A (zh) 扇出型半导体封装件
CN111199937A (zh) 半导体封装件
CN110970310A (zh) 敞开式焊盘结构及包括敞开式焊盘结构的半导体封装件
CN111276464A (zh) 半导体封装件
CN111933637A (zh) 半导体封装件
CN111180419B (zh) 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构
CN111106083A (zh) 半导体封装件
CN111223851A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination