CN110707416B - 天线基板和包括天线基板的天线模块 - Google Patents

天线基板和包括天线基板的天线模块 Download PDF

Info

Publication number
CN110707416B
CN110707416B CN201910276164.XA CN201910276164A CN110707416B CN 110707416 B CN110707416 B CN 110707416B CN 201910276164 A CN201910276164 A CN 201910276164A CN 110707416 B CN110707416 B CN 110707416B
Authority
CN
China
Prior art keywords
substrate
insulating layer
layer
wiring layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910276164.XA
Other languages
English (en)
Other versions
CN110707416A (zh
Inventor
金斗一
许荣植
苏源煜
白龙浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110707416A publication Critical patent/CN110707416A/zh
Application granted granted Critical
Publication of CN110707416B publication Critical patent/CN110707416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2291—Supports; Mounting means by structural association with other equipment or articles used in bluetooth or WI-FI devices of Wireless Local Area Networks [WLAN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/08—Arrays of individually energised antenna units similarly polarised and spaced apart the units being spaced along or adjacent to a rectilinear path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本公开提供一种天线基板和包括天线基板的天线模块，所述天线基板包括：第一基板，包括设置在所述第一基板的上表面上的天线图案；第二基板，具有第一平面表面，所述第一平面表面的面积小于所述第一基板的平面表面的面积；以及柔性基板，使所述第一基板和所述第二基板彼此连接并且被弯曲以使所述第二基板的所述第一平面表面面对所述第一基板的侧表面，所述第一基板的所述侧表面垂直于所述第一基板的所述上表面。

Description

天线基板和包括天线基板的天线模块
本申请要求于2018年7月9日在韩国知识产权局提交的第10-2018-0079328号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种天线基板和包括天线基板的天线模块。
背景技术
近来，根据电子装置纤薄化的趋势，诸如智能电话的移动装置中的各种组件的厚度受到显著地限制。因此，当在移动装置中使用毫米波/5G天线模块时，为了确保装置(set)内的毫米波/5G天线模块的安装位置的自由度，在毫米波/5G天线模块的尺寸、厚度等方面不可避免地存在很多限制。
发明内容
本公开的一方面可提供一种天线基板和包括天线基板的天线模块，在该天线基板用在天线模块中的情况下，该天线基板能够通过使天线模块的总厚度减小来使在天线模块安装在装置中时确保自由度。
根据本公开的一方面，可提供一种天线模块，其中，在具有刚性-柔性-刚性形式的天线基板中，使用柔性部将具有较小的面积的刚性部朝向具有较大面积的刚性部的侧部弯曲。
根据本公开的一方面，一种天线基板可包括：第一基板，包括设置在所述第一基板的上表面上的天线图案；第二基板，具有第一平面表面，所述第一平面表面的面积小于所述第一基板的平面表面的面积；以及柔性基板，使所述第一基板和所述第二基板彼此连接并且被弯曲以使所述第二基板的所述第一平面表面面对所述第一基板的侧表面，所述第一基板的所述侧表面垂直于所述第一基板的所述上表面。
根据本公开的另一方面，一种天线模块可包括：天线基板，包括第一基板、第二基板和柔性基板，所述第一基板包括设置在所述第一基板的上表面上的天线图案，所述第二基板具有第一平面表面，所述第一平面表面的面积小于所述第一基板的平面表面的面积，所述柔性基板使所述第一基板和所述第二基板彼此连接并且被弯曲以使得所述第二基板的所述第一平面表面面对所述第一基板的侧表面，所述第一基板的所述侧表面垂直于所述第一基板的所述上表面；以及电子组件，设置在所述第二基板的与所述第二基板的所述第一平面表面相对的第二平面表面上。
所述天线模块还可包括：至少一个半导体芯片，表面安装在所述第一基板的下表面上，所述第一基板的所述下表面垂直于所述第一基板的所述侧表面并且与所述第一基板的所述上表面相对；至少一个无源组件，表面安装在所述第一基板的所述下表面上；包封剂，设置在所述第一基板的所述下表面上并且覆盖所述至少一个半导体芯片的至少一部分和所述至少一个无源组件的至少一部分；以及金属层，覆盖所述包封剂的外表面。
可选地，所述天线模块还可包括：至少一个半导体芯片，表面安装在所述第一基板的下表面上，所述第一基板的所述下表面垂直于所述第一基板的所述侧表面并且与所述第一基板的所述上表面相对；至少一个无源组件，表面安装在所述第一基板的所述下表面上；以及屏蔽罩，设置在所述第一基板的所述下表面上并且围绕所述至少一个半导体芯片和所述至少一个无源组件。
可选地，所述天线模块还可包括：半导体封装件，设置在所述天线基板的下方并且包括至少一个半导体芯片。在这种情况下，所述电子组件的厚度可大于所述至少一个半导体芯片和/或所述半导体封装件的厚度。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在印刷电路板上并最终被安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌在印刷电路板中并最终被安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出根据本公开中的示例性实施例的天线模块的示意性透视图；
图10是当在A方向上观察时图9的天线模块的示意性平面图；
图11是当在B方向上观察时图9的天线模块的示意性平面图；
图12是当在C方向上观察时图9的天线模块的示意性平面图；
图13是示出在A方向上安装图9的天线模块的电子组件的工艺的示意图；
图14是示出在B方向上安装图9的天线模块的电子组件的工艺的示意图；
图15是示出在C方向上安装图9的天线模块的电子组件的工艺的示意图；
图16是示出根据本公开中的另一示例性实施例的天线模块的示意性透视图；
图17是沿着图16的天线模块的线I-I’截取的示意性截面图；
图18是示出根据本公开中的另一示例性实施例的天线模块的示意性透视图；
图19是沿着图18的天线模块的线II-II’截取的示意性截面图；
图20是示出根据本公开中的另一示例性实施例的天线模块的示意性透视图；
图21是沿着图20的天线模块的线III-III’截取的示意性截面图；
图22是示出在图20的天线模块中使用的根据另一示例性实施例的半导体封装件的示意性截面图；
图23是示出在图20的天线模块中使用的根据另一示例性实施例的半导体封装件的示意性截面图；以及
图24是示出在图20的天线模块中使用的根据另一示例性实施例的半导体封装件的示意性截面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。
这里，为了方便起见，相对于附图的截面，下侧、下部、下表面等用于指向下的方向，而上侧、上部、上表面等用于指与向下的方向相反的方向。然而，这些方向是为了便于说明而定义的，并且权利要求不被如上所述定义的方向具体限制，并且上部的概念和下部的概念可彼此交换。
在描述中，组件与另一组件的“连接”的含义在概念上包括通过粘合层的间接连接以及两个组件之间的直接连接。另外，“电连接”在概念上包括物理连接和物理断开。可理解的是，当利用诸如“第一”和“第二”的术语来提及元件时，该元件不由此受限。它们可仅用于将元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
这里使用的术语“示例性实施例”不是指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，这里提供的示例性实施例被认为能够通过彼此全部或部分组合来实现。例如，除非其中提供了相反或相矛盾的描述，否则即使特定示例性实施例中描述的一个元件没有在另一示例性实施例中描述，该元件仍可按照与特定示例性实施例相关的描述被理解。
这里使用的术语仅用于描述示例性实施例，而并不限制本公开。在这种情况下，除非在上下文中另外解释，否则单数形式也包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括支持各种其他无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，电子装置可以是例如智能电话1100。在智能电话1100中，射频集成电路(RFIC)可按照半导体封装件形式使用，并且天线可按照基板形式或模块形式使用。RFIC和天线可在智能电话1100中彼此电连接，因此，天线信号在各种方向上的辐射R可以是可行的。包括RFIC的半导体封装件和包括天线的基板或模块可在诸如智能电话等的电子装置中按照各种形式使用。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能不能用作成品的半导体产品，并且可能会由于外部物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不会被使用，而半导体芯片可被封装并且在封装的状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的金属材料；以及钝化层2223，诸如氧化物层、氮化物层等，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222可能非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)上以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240，以使连接焊盘2222重新分布。连接结构2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将这样的结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑的尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使在通过重新分布工艺增大半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌入在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2301重新分布，并且扇入型半导体封装件2200可在其安装在印刷电路板2301上的状态下最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌入在单独的印刷电路板2302中，在扇入型半导体封装件2200嵌入在印刷电路板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的印刷电路板上，然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在印刷电路板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接结构2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接结构2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122等的集成电路(IC)。连接结构2140可包括：绝缘层2141；布线层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122和布线层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接结构2140，连接结构2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到在半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的印刷电路板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用印刷电路板的扇入型半导体封装件的厚度小的厚度来实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另外，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击影响的封装技术，并且扇出型半导体封装是与诸如中介基板等的印刷电路板(PCB)(具有与扇出型半导体封装件的尺寸、用途等不同的尺寸、用途等并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
天线模块
图9是示出根据本公开中的示例性实施例的天线模块的示意性透视图。
图10是当在A方向上观察时图9的天线模块的示意性平面图。
图11是当在B方向上观察时图9的天线模块的示意性平面图。
图12是当在C方向上观察时图9的天线模块的示意性平面图。
参照图9至图12，根据本公开中的示例性实施例的天线模块500A可包括：天线基板100，包括包括天线图案112A的第一基板110、具有第一平面表面180a和与第一平面表面180a相对的第二平面表面180b的第二基板180以及柔性基板150，柔性基板150使第一基板110和第二基板180彼此连接并且柔性基板150被弯曲以使得第二基板180的第一平面表面180a面对第一基板110的侧表面110s；以及电子组件300，设置在天线基板100的第二基板180的第二平面表面180b上。另外，第二基板180的第一平面表面180a的面积可小于第一基板110的平面表面的面积。
近来，根据电子装置的朝向纤薄化的趋势，诸如智能电话的移动装置中的各种组件的厚度受到很大的限制。此外，近来，在移动装置中，根据电池的容量的增大，双印刷电路板(PCB)被用作主板。在这种情况下，由于所有的组件被纤薄化并且被安装在主板上，因此已经需要充分地减小最大的组件的厚度。因此，当在移动装置中使用毫米波/5G天线模块时，在毫米波/5G天线模块的尺寸、厚度等方面不可避免地存在很多限制，以确保装置内的毫米波/5G天线模块的安装位置的自由度。
另外，当天线模块按照普通的系统级封装(SIP)型模块的方式实现时，各种半导体芯片和无源组件通过表面安装技术(SMT)安装在天线基板的底表面上，并且为了防止电磁干扰(EMI)，覆盖半导体芯片和无源组件的屏蔽罩被附着到半导体芯片和无源组件，或者，利用环氧塑封料(EMC)覆盖半导体芯片和无源组件，然后在EMC的外表面上形成金属层。在这种情况下，由于模块的总厚度通过无源组件确定，具体地，通过诸如功率电感器(PI)的具有大的厚度的组件确定，因此除非减小功率电感器(PI)的厚度或者改变安装功率电感器的方法，否则在减小模块的总厚度方面存在限制。
另一方面，根据示例性实施例的天线模块500A可包括具有刚性-柔性-刚性形式的天线基板100，并且具有大的厚度的电子组件300可设置在天线基板100的第二基板180的第二平面表面180b上。在这种情况下，天线基板100的柔性基板150可被弯曲大约90°，使得第二基板180的第一平面表面180a面对第一基板110的侧表面110s。如上所述，当柔性基板150被弯曲时，电子组件300的安装表面300m可面对天线基板100的第一基板110的侧表面110s，并且电子组件300可设置为与天线基板100的第一基板110的侧表面110s分开预定距离。因此，电子组件300的厚度对天线模块500A的整体厚度没有影响，从而可减小天线模块500A的整体厚度。
在下文中，将参照附图更详细地描述根据示例性实施例的天线模块500A的组件。
天线基板100可包括第一基板110、第二基板180以及使得第一基板110和第二基板180彼此连接的柔性基板150。天线基板100可以为普通的具有多个刚性区域和使多个刚性区域彼此连接的柔性区域的刚性-柔性PCB(RFPCB)。例如，第一基板110可以为RFPCB的一个刚性区域，柔性基板150可以为RFPCB的柔性区域，并且第二基板180可以为RFPCB的另一刚性区域。第二基板180可具有比第一基板110的面积和厚度小的多的面积和厚度。例如，第一基板110可具有刚性PCB结构，该刚性PCB结构具有五层至十层的大的面积，第二基板180可具有一层至两层的小的面积的刚性PCB结构，并且柔性基板150可以为具有一层至两层的小的面积的柔性PCB结构，但是第一基板110、第二基板180和柔性基板150不限于此。
作为可在其中实现毫米波/5G天线的区域，第一基板110可具有多个绝缘层、分别设置在绝缘层上的图案层以及布线过孔，布线过孔分别设置在绝缘层中以贯穿绝缘层并且使设置在不同的高度上的图案层彼此电连接。第一基板110可具有长度大于宽度的形式，诸如在天线图案112A的基础上如附图中的1×4为例的m×n的形式。然而，第一基板110不限于此，并且还可具有长度和宽度基本上彼此相同的形式，诸如以2×2为例的m×m或者n×n的形式。这里，m可以为天线图案112A的行数，n可以为天线图案112A的列数。
绝缘材料可用作第一基板110的绝缘层中的每个的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、包括诸如玻璃纤维(或玻璃布，或玻璃织物)和/或无机填料的增强材料以及热固性树脂和热塑性树脂的材料(例如，半固化片、ABF(Ajinomoto Build-up Film)、感光电介质(PID)等)。然而，绝缘层中的每个的材料不限于此。也就是说，玻璃板或陶瓷板可用作特定绝缘层的材料。可选地，具有低的介电损耗的液晶聚合物(LCP)还可用作绝缘层的材料，以减小信号损耗。
第一基板110的图案层可包括天线图案112A。根据天线图案112A的布置和形状，天线图案112A可以为偶极天线、贴片天线等。接地图案可具有接地层(ground plane)的形式。天线图案112A可被设置在相同的高度上的接地图案围绕，但不限于此。第一基板110可包括信号图案、电力图案、电阻器图案等。这些图案中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料，但不限于此。
第一基板110的布线过孔可使形成在不同层上的布线层彼此电连接，结果在第一基板110中形成电路径。布线过孔可包括馈线过孔并且可包括接地过孔等。另外，布线过孔可包括信号过孔、电力过孔等。馈线过孔可按照电的方式和/或信号的方式连接到天线图案112A。一些接地过孔可紧密地围绕馈线过孔。布线过孔中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。布线过孔中的每个可利用导电材料完全地填充，或者导电材料可沿着通路孔中的每个的壁形成。另外，布线过孔中的每个可具有圆柱体形状、沙漏形状、锥形形状等。
柔性基板150可包括具有柔性特性的绝缘材料。例如，柔性基板150可包括聚酰亚胺、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等。然而，柔性基板150的材料不限于此，并且可以为具有柔性特性的任意已知的绝缘材料。电连接到第一基板110的图案层和第二基板180的图案层的图案层还可形成在柔性基板150上。柔性基板150的图案层还可包括信号图案、电力图案、接地图案等。这些图案中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料，但不限于此。如果必要，柔性基板150还可包括一个或更多个层的布线过孔。布线过孔可以为信号过孔、接地过孔、电力过孔等，并且布线过孔中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。另外，布线过孔可具有如上所述的各种形状。
第二基板180可提供电子组件300安装在其上的区域。第二基板180还可包括一个或更多个绝缘层和一个或更多个图案层。半固化片、ABF、PID、LCP等还可用作第二基板180的绝缘层中的每个的材料。第二基板180的布线层可包括形成在第二基板180的第二平面表面180b上并且连接到电子组件300的焊盘图案，并且还可包括信号图案、电力图案、接地图案等。第二基板180的图案层中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料，但不限于此。如果必要，第二基板180还可包括一层或更多层的布线过孔。布线过孔可以为信号过孔、接地过孔、电力过孔等，并且布线过孔中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。另外，布线过孔可具有如上所述的各种形状。
天线基板100的第一基板110的侧表面110s可与第二基板180的第一平面表面180a分开预定距离。在这种情况下，第二基板180的第一平面表面180a可通过设置在第二基板180的第一平面表面180a和第一基板110的侧表面110s之间的粘合剂400附着到第一基板110的侧表面110s。粘合剂400的材料没有具体地限制，并且可以为任意已知的粘合膜等。
另外，已经示出了，柔性基板150连接到第一基板110在宽度方向上的侧表面110s并且柔性基板150和第二基板180设置在第一基板110在宽度方向上的侧表面110s上，但是柔性基板150可连接到第一基板110在长度方向上的侧表面并且柔性基板150和第二基板180可设置在第一基板110在长度方向上的侧表面上。
电子组件300可以为具有大的厚度的各种组件。例如，电子组件300可以为需要具有大的厚度以具有高的电感的功率电感器(PI)，但不限于此。电子组件300可通过粘合剂350表面安装在天线基板100的第二基板180的第二平面表面180b上。粘合剂350可包括诸如锡(Sn)或者包括锡(Sn)的合金的低熔点金属。例如，粘合剂350可以为焊料粘合剂。因此，电子组件300可通过焊接安装在天线基板100的第二基板180的第二平面表面180b上，但不限于此。电子组件300可通过天线基板100的第二基板180、柔性基板150和第一基板110的相应的布线层电连接到半导体封装件200A(见图20)的半导体芯片221和222和/或无源组件225。
如果必要，电子组件300可处于电子组件300经过了电磁波屏蔽工艺的状态。例如，电子组件300可在电子组件300被包封剂等包封的封装状态下表面安装在第二基板180的第二平面表面180b上。在这种情况下，可通过镀覆等在包封剂的外表面上形成金属层，以屏蔽电磁波。
图13是示出在A方向上安装图9的天线模块的电子组件的工艺的示意图。
图14是示出在B方向上安装图9的天线模块的电子组件的工艺的示意图。
图15是示出在C方向上安装图9的天线模块的电子组件的工艺的示意图。
参照图13至图15，可首先制备包括第一基板110、第二基板180和柔性基板150的天线基板100。然后，可将电子组件300表面安装在天线基板100的第二基板180的第二平面表面180b上。然后，可将柔性基板150弯曲大约90°以使得第二基板180的第一平面表面180a面对第一基板110的侧表面110s。结果，可将电子组件300设置在第一基板110的侧表面110s上，使得电子组件300的安装表面300m面对第一基板110的侧表面110s。
特别地，如图13中所示，可将柔性基板150设置在第二基板180的侧边缘表面上，并且可通过柔性基板150连接第一基板110的侧表面110s和第二基板180的侧边缘表面，使得第二基板180相对于柔性基板150的连接部是可旋转的。
图16是示出根据本公开中的另一示例性实施例的天线模块的示意性透视图。
图17是沿着图16的天线模块的线I-I’截取的示意性截面图。
参照图16和图17，根据本公开中的另一示例性实施例的天线模块500B还可包括：半导体芯片221和222，表面安装在天线基板100的第一基板110的下表面110b上；无源组件225，表面安装在天线基板100的第一基板110的下表面110b上；包封剂230，设置在天线基板100的第一基板110的下表面110b上并且覆盖半导体芯片221和222以及无源组件225中的每个的至少部分；以及金属层237，覆盖包封剂230的外表面。也就是说，在根据另一示例性实施例的天线模块500B中，厚度小于电子组件300的厚度的半导体芯片221和222以及无源组件225可设置在天线基板100的第一基板110的下表面上然后进行包封，从而即使天线模块500B薄的，仍可稳定地实现天线模块中所需要的各种性能，并且可通过金属层237屏蔽电磁波，从而可解决由电磁干扰引起的各种问题。另外，为了便于说明，省略了天线基板100的第一基板110的截面的详细形状。
半导体芯片221和222可包括执行不同的功能的第一半导体芯片221和第二半导体芯片222。在这种情况下，第一半导体芯片221可以为射频集成电路(RFIC)，第二半导体芯片222可以为电源管理IC(PMIC)。半导体芯片221和222中的每个可以为封装的IC，但不限于此。半导体芯片221和222可分别使用焊球221D和222D等表面安装在天线基板100的第一基板110的下表面上。半导体芯片221和222可通过天线基板100的第一基板110的布线层彼此电连接。半导体芯片221和222中的每个的厚度可小于电子组件300的厚度。
无源组件225可以为诸如电容器、电感器等的任意已知的无源组件。作为非限制性示例，无源组件225可以为电容器，更具体地，多层陶瓷电容器(MLCC)。无源组件225的数量没有具体地限制，并且可多于附图中示出的数量或者少于附图中示出的数量。无源组件225可通过焊料粘合剂225D等与半导体芯片221和222并排地表面安装在天线基板100的第一基板110的下表面上。无源组件225中的每个的厚度可小于电子组件300的厚度。
包封剂230可被构造为保护半导体芯片221和222、无源组件225等，并且提供绝缘区域。包封剂230的包封形式没有具体地限制，并且可以为包封剂230围绕半导体芯片221和222的至少部分以及无源组件225的至少部分的形式。包封剂230的特定材料没有具体地限制，并且可以为例如绝缘材料(诸如，ABF等)。可选地，感光包封剂(PIE)可用作包封剂230的材料。包封剂230的厚度也可小于电子组件300的厚度。
金属层237可通过溅射等形成在包封剂230的外表面上。金属层237可包括包括任意已知的金属(诸如，铜(Cu))的薄的导体层。可通过金属层237实现散热效果和/或电磁波屏蔽效果。
其他内容与上面描述的其他内容重复，因此省略其详细描述。
图18是示出根据本公开中的另一示例性实施例的天线模块的示意性透视图。
图19是沿着图18的天线模块的线II-II’截取的示意性截面图。
参照图18和图19，根据本公开中的另一示例性实施例的天线模块500C还可包括：半导体芯片221和222，表面安装在天线基板100的第一基板110的下表面上；无源组件225，表面安装在天线基板100的第一基板110的下表面上；以及屏蔽罩238，设置在天线基板100的第一基板110的下表面上并且围绕半导体芯片221和222以及无源组件225。也就是说，仍在根据另一示例性实施例的天线模块500C中，厚度小于电子组件300的厚度的半导体芯片221和222以及无源组件225可设置在天线基板100的第一基板110的下表面上并且被屏蔽罩围绕，从而即使天线模块500C是薄的，仍可稳定地实现天线模块中所需的各种性能，并且可解决由电磁干扰引起的各种问题。另外，为了便于说明，省略了天线基板100的第一基板110的截面的详细形状。
包括金属的任意已知的屏蔽罩可用作屏蔽罩238。除了半导体芯片221和222以及无源组件225之外，屏蔽罩238的内部可以是空的。
其他内容与上面描述的其他内容重复，因此省略其详细描述。
图20是示出根据本公开中的另一示例性实施例的天线模块的示意性透视图。
图21是沿着图20的天线模块的线III-III’截取的示意性截面图。
参照图20和图21，根据另一示例性实施例的天线模块500D可包括：半导体封装件200A，安装在天线基板100的第一基板110的下表面上。也就是说，在根据另一示例性实施例的天线模块500D中，半导体芯片221和222以及无源组件225没有表面安装在天线基板100的第一基板110的下表面上，而是可使用连接结构240嵌入并且一起封装在半导体封装件200A中，并且按照封装状态设置在天线基板100的第一基板110的下表面上。因此，裸片而不是封装的芯片可用作半导体芯片221和222中的每个，并且嵌入的组件可用作无源组件225中的每个，因此可进一步减小半导体封装件200A的厚度。结果，可进一步减小天线模块500D的厚度。另外，为了便于说明，图20中省略了电连接结构260，并且图21中省略了天线基板100的第一基板110的截面的详细形式。
半导体封装件200A可包括：框架210，具有通孔210H并且包括多个布线层212a和212b；第一半导体芯片221，设置在通孔210H中并且具有第一有效表面和与第一有效表面相对的第一无效表面，第一有效表面具有设置在其上的第一连接焊盘221P；第二半导体芯片222，设置在通孔210H中并且具有第二有效表面和与第二有效表面相对的第二无效表面，第二有效表面具有设置在其上的第二连接焊盘222P；无源组件225，设置在通孔210H中；包封剂230，覆盖框架210、第一半导体芯片221的第一无效表面、第二半导体芯片222的第二无效表面以及无源组件225中的每个的至少部分并且填充通孔210H的至少部分；以及连接结构240，设置在框架210、第一半导体芯片221的第一有效表面、第二半导体芯片222的第二有效表面以及无源组件225上并且包括电连接到第一连接焊盘221P、第二连接焊盘222P和无源组件225中的每个的重新分布层242。
框架210可包括布线层212a和212b以因此减少连接结构240的层数。另外，框架210可根据绝缘层211的特定的材料改善半导体封装件200A的刚性，并且用于确保包封剂230的厚度的一致性。可通过框架210的布线层212a和212b以及连接过孔213在半导体封装件200A中提供竖直电路径。框架210可具有通孔210H。半导体芯片221和222以及无源组件225可并排地设置在通孔210H中，以与框架210分开预定距离。半导体芯片221和222的侧表面以及无源组件225的侧表面可被框架210围绕。然而，这样的形式仅是示例并且可进行各种修改以具有其他形式，并且框架210可根据这样的形式执行另外的功能。
框架210可包括：绝缘层211；第一布线层212a，设置在绝缘层211的上表面上；第二布线层212b，设置在绝缘层211的下表面上；以及连接过孔213，贯穿绝缘层211并且使第一布线层212a和第二布线层212b彼此电连接。框架210的第一布线层212a和第二布线层212b的厚度可大于连接结构240的重新分布层242的厚度。由于框架210的厚度可与半导体芯片221和222等的厚度相似或者大于半导体芯片221和222等的厚度，因此第一布线层212a和第二布线层212b还可根据框架210的尺寸通过基板工艺形成为具有大的尺寸。另一方面，为了纤薄化，连接结构240的重新分布层242可通过半导体工艺形成为具有小的尺寸。
绝缘层211的材料没有具体地限制。例如，绝缘材料可用作绝缘层211的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布，或玻璃织物)的芯材料中的树脂(例如，半固化片等)，但不限于此。例如，具有需要的材料特性的玻璃基绝缘材料或陶瓷基绝缘材料可用作绝缘层211的材料。
布线层212a和212b可用于使半导体芯片221和222的连接焊盘221P和222P重新分布。另外，当半导体封装件200A电连接到设置在半导体封装件200A上和半导体封装件200A下的其他组件时，布线层212a和212b可用作连接图案。布线层212a和212b中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。布线层212a和212b可根据相应层的设计执行各种功能。例如，布线层212a和212b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，布线层212a和212b可包括过孔焊盘等。
连接过孔213可使形成在不同层上的布线层212a和212b彼此电连接，结果在框架210中形成电路径。连接过孔213中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。连接过孔213中的每个可利用导电材料完全地填充，或者导电材料可沿着连接通路孔中的每个的壁形成。另外，连接过孔213中的每个可具有诸如沙漏形状、圆柱形状等的任意已知的形状。连接过孔213还可包括信号连接过孔、接地连接过孔等。
如果必要，金属层215还可设置在框架210的通孔210H的壁上。金属层215可形成在通孔210H的整个壁上，以围绕半导体芯片221和222以及无源组件225。因此，可改善散热特性，并且可实现电磁波屏蔽效果。金属层215可延伸到框架210的上表面和下表面，即，绝缘层211的上表面和下表面。金属层215的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。金属层215可电连接到第一布线层212a和/或第二布线层212b的接地图案和/或电力图案以用作接地层。
半导体芯片221和222中的每个可以为按照在单个芯片中集成数百至数百万或更多个元件而提供的处于裸态或封装状态的集成电路(IC)。例如，第一半导体芯片221的IC可以为RFIC，第二半导体芯片222的IC可以为PMIC。半导体芯片221可包括其上形成有各种电路的主体和可形成在主体的有效表面上的连接焊盘221P，半导体芯片222可包括其上形成有各种电路的主体和可形成在主体的有效表面上的连接焊盘222P。主体可基于例如有效晶圆形成。在这种情况下，主体的基体材料可以为硅(Si)、锗(Ge)、砷化镓(GaAs)等。连接焊盘221P和222P可使半导体芯片221和222分别电连接到其他组件，并且连接焊盘221P和222P中的每个的材料可以为诸如铝(Al)的导电材料，但不限于此。半导体芯片221和222的有效表面指的是半导体芯片221和222的设置有连接焊盘221P和222P的表面，半导体芯片221和222的无效表面指的是半导体芯片221和222的与有效表面相对的表面。钝化层可形成在半导体芯片221和222的有效表面上，钝化层具有使连接焊盘221P和222P的至少部分暴露的开口并且利用氧化物层、氮化物层等形成。半导体芯片221和222可按照有效表面朝上的形式设置以因此具有至天线基板100的最小的信号路径。
无源组件225可以为诸如电容器、电感器等的任意已知的无源组件。作为非限制性示例，无源组件225可以为MLCC和功率电感器中的至少一种。无源组件225可通过连接结构240电连接到半导体芯片221和222的连接焊盘221P和222P。无源组件225的数量没有具体地限制。在根据另一示例性实施例的半导体封装件200A中，多个无源组件225可与半导体芯片221和222一起设置在一个封装件中。因此，可显著减小组件之间的间距，并且可因此使半导体封装件200A小型化。另外，可显著减小半导体芯片221和222与无源组件225之间的电路径以抑制噪声。
包封剂230可被构造为保护半导体芯片221和222、无源组件225等并且提供绝缘区域。包封剂230的包封形式没有具体地限制，并且可以为包封剂230围绕半导体芯片221和222的至少部分以及无源组件225的至少部分的形式。例如，包封剂230可覆盖框架210的下表面、覆盖半导体芯片221和222的侧表面和无效表面并且覆盖无源组件225的侧表面和下表面。另外，包封剂230可填充通孔210H的至少部分。包封剂230的特定材料没有具体地限制，并且可以为例如诸如ABF等的绝缘材料。可选地，PIE可用作包封剂230的材料。
背侧布线层234和背侧金属层236可设置在包封剂230的下表面上。背侧布线层234可通过贯穿包封剂230的背侧连接过孔235连接到框架210的第二布线层212b。背侧金属层236可通过贯穿包封剂230的背侧金属过孔237连接到框架210的金属层215。背侧布线层234、背侧金属层236、背侧连接过孔235和背侧金属过孔237中的每个可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。背侧布线层234可包括信号图案、信号过孔焊盘等。背侧金属层236可覆盖半导体芯片221和222的无效表面以及无源组件225，并且可通过背侧金属过孔237连接到金属层215，以实现优异的散热效果和优异的电磁波屏蔽效果。背侧金属层236可连接到框架210的布线层212a和212b的接地图案和/或电力图案以用作接地件。
连接结构240可使半导体芯片221和222的连接焊盘221P和222P重新分布。半导体芯片221和222的具有各种功能的数十至数百个连接焊盘221P和222P可通过连接结构240重新分布。另外，连接结构240可使半导体芯片221和222的连接焊盘221P和222P电连接到无源组件225。另外，连接结构240可提供半导体封装件200A和天线基板100的第一基板110之间的电连接路径。连接结构240可包括绝缘层241、重新分布层242和连接过孔243。连接结构240还可包括数量多于附图中示出的数量的绝缘层241、重新分布层242和连接过孔243。
绝缘层241的材料可以为PID。在这种情况下，可通过光刻过孔(photo-via)引入精细的节距，因此可非常有效地重新分布半导体芯片221和222的数十至数百个连接焊盘221P和222P。当绝缘层241的数量为多个时，绝缘层241可包括相同的绝缘材料或不同的绝缘材料。
重新分布层242可使半导体芯片221和222的连接焊盘221P和222P和/或无源组件225的电极重新分布，以使半导体芯片221和222的连接焊盘221P和222P以及无源组件225的电极电连接到第一电连接结构260。也就是说，重新分布层242可用作重新分布层(RDL)。重新分布层242中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。重新分布层242可根据它们的设计执行各种功能。例如，重新分布层242可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，重新分布层242可包括过孔焊盘、电连接结构焊盘等。
连接过孔243可使无源组件225和重新分布层242彼此电连接或者使半导体芯片221和222的连接焊盘221P和222P与重新分布层242彼此电连接。连接过孔243中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。连接过孔243中的每个可利用导电材料完全地填充，或者导电材料还可沿着通路孔中的每个的壁形成。另外，连接过孔243中的每个可具有锥形形状。
第一钝化层250可设置在连接结构240上。第一钝化层250可保护连接结构240免受外部物理损坏或化学损坏。第一钝化层250可具有使连接结构240的重新分布层242的至少部分暴露的开口。形成在第一钝化层250中的开口的数量可以为数十至数千。第一钝化层250可包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，第一钝化层250可利用ABF形成。然而，第一钝化层250不限于此，并且还可利用PID、阻焊剂等形成。
电连接到暴露的重新分布层242的多个第一电连接结构260可设置在第一钝化层250的开口上。第一电连接结构260可被构造为使半导体封装件200A物理连接和/或电连接到如上所述的天线基板100的第一基板110。第一电连接结构260中的每个可利用低熔点金属(例如，锡(Sn)或者包括锡(Sn)的合金，更具体地，焊料)形成。然而，这仅是示例，并且第一电连接结构260中的每个的材料没有具体地局限于此。
第一电连接结构260中的每个可以为焊盘、焊球、引脚等。第一电连接结构260可形成为多层结构或单层结构。当第一电连接结构260形成为多层结构时，第一电连接结构260可包括铜(Cu)柱和焊料。当第一电连接结构260形成为单层结构时，第一电连接结构260可包括锡-银焊料或铜(Cu)。然而，这仅是示例，并且第一电连接结构260不限于此。第一电连接结构260的数量、间距、布置等没有具体地限制，并且本领域技术人员可根据设计细节进行充分地修改。第一电连接结构260中的至少一个可设置在扇出区域中。扇出区域指的是除了设置有半导体芯片221和222的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。另外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。
覆盖背侧布线层234和/或背侧金属层236的至少部分的第二钝化层280可设置在包封剂230的下方。第二钝化层280可保护背侧布线层234和/或背侧金属层236免受外部物理损坏或化学损坏。第二钝化层280还可包括绝缘树脂和无机填料，但可不包括玻璃纤维。例如，第二钝化层280可利用ABF形成。然而，第二钝化层280不限于此，并且还可利用PID、阻焊剂等形成。
第二钝化层280可具有使背侧布线层234和/或背侧金属层236的至少部分暴露的开口，并且多个第二电连接结构290可设置在开口上。如果必要，第二电连接结构290可使天线模块500D物理连接和/或电连接到主板等。第二电连接结构290中的每个可利用低熔点金属(例如，锡(Sn)或包括锡(Sn)的合金，更具体地，焊料)形成。然而，这仅是示例，并且第二电连接结构290中的每个的材料没有具体地局限于此。
第二电连接结构290中的每个可以为焊盘、焊球、引脚等。第二电连接结构290可形成为多层结构或单层结构。当第二电连接结构290形成为多层结构时，第二电连接结构290可包括铜(Cu)柱和焊料。当第二电连接结构290形成为单层结构时，第二电连接结构290可包括锡-银焊料或铜(Cu)。然而，这仅是示例，并且第二电连接结构290不限于此。第二电连接结构290的数量、间距、布置等没有具体地限制，并且本领域技术人员可根据设计细节进行充分地修改。第二电连接结构290中的至少一个可设置在扇出区域中。扇出区域指的是除了设置有半导体芯片221和222的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。另外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。
其他内容与上面描述的其他内容重复，因此省略其详细描述。
图22是示出在图20的天线模块中使用的根据另一示例性实施例的半导体封装件的示意性截面图。
参照图22，在根据另一示例性实施例的半导体封装件200B中，框架210可具有第一通孔210HA、第二通孔210HB和第三通孔210HC，并且第一半导体芯片221和第二半导体芯片222以及无源组件225可分别设置在第一通孔210HA、第二通孔210HB和第三通孔210HC中。半导体芯片221可包括形成有各种电路的主体221B以及可形成在主体221B的有效表面上的连接焊盘221P，半导体芯片222可包括形成有各种电路的主体222B以及可形成在主体222B的有效表面上的连接焊盘222P。钝化层221S和222S可分别形成在半导体芯片221和222的有效表面上，钝化层221S和222S分别具有使连接焊盘221P和222P的至少部分暴露的开口并且各自利用氧化物层、氮化物层等形成。
另外，在另一示例性实施例中，包封剂231和232可包括：第一包封剂231，覆盖框架210和无源组件225中的每个的至少部分并且填充第三通孔210HC的至少部分；以及第二包封剂232，覆盖第一包封剂231以及第一半导体芯片221和第二半导体芯片222中的每个的至少部分并且填充第一通孔210HA和第二通孔210HB中的每个的至少部分。如上所述，当执行两个或更多个包封工艺而不是一个包封工艺时，可显著地减少在安装无源组件225时由于无源组件225的安装缺陷或者外物的影响而引起的半导体芯片221和222的良率问题。
另外，在另一示例性实施例中，连接结构240可包括：第一绝缘层241a，设置在框架210和无源组件225上；第一重新分布层242a，设置在第一绝缘层241a的上表面上；第一连接过孔243a，贯穿第一绝缘层241a并且使无源组件225和第一重新分布层242a彼此电连接；第二绝缘层241b，设置在第一绝缘层241a的上表面以及半导体芯片221和222的有效表面上并且覆盖第一重新分布层242a的至少部分；第二重新分布层242b，设置在第二绝缘层241b的上表面上；以及第二连接过孔243b，贯穿第二绝缘层241b，使第一重新分布层242a和第二重新分布层242b彼此电连接并且使半导体芯片221和222的连接焊盘221P和222P与第二重新分布层242b彼此电连接。
第一绝缘层241a的材料可以为绝缘材料。在这种情况下，绝缘材料可以为包括诸如二氧化硅或氧化铝的无机填料的非感光绝缘材料(例如，ABF)。在这种情况下，可更有效地解决起伏问题和由于裂纹的出现引起的缺陷问题。另外，还可有效地解决由于第一包封剂231的材料的渗透而引起的电极敞开缺陷问题。也就是说，当包括无机填料的非感光绝缘材料被用作第一绝缘层241a的材料时，可更有效地解决当PID被用作第一绝缘层241a的材料时出现的问题。
第二绝缘层241b的材料可以为PID。在这种情况下，可通过光刻过孔引入精细的节距，因此，可非常有效地重新分布半导体芯片221和222的数十至数百的连接焊盘221P和222P。PID可包括少量的无机填料，或者可不包括无机填料。也就是说，可选择性地控制用于使无源组件225重新分布的第一重新分布层242a、形成有第一连接过孔243a的第一绝缘层241a、用于使半导体芯片221和222的连接焊盘221P和222P重新分布的第二重新分布层242b以及形成有第二连接过孔243b的第二绝缘层241b的材料，结果形成更优异的协同效应。如果必要，具有低的介电损耗因子的PID可被用作第二绝缘层241b的材料。
如果必要，利用包括无机填料的非感光绝缘材料形成的第一绝缘层241a可以为多层，利用PID形成的第二绝缘层241b可以为多层，并且第一绝缘层241a和第二绝缘层241b均可以为多层。
第一通孔210HA和第二通孔210HB可贯穿利用非感光绝缘材料形成的第一绝缘层241a，并且当第一绝缘层241a为多层时，第一通孔210HA和第二通孔210HB可贯穿多个层的全部。也就是说，第一通孔210HA和第二通孔210HB的深度可比第三通孔210HC的深度深，并且第一通孔210HA和第二通孔210HB的上表面可设置在第三通孔210HC的上表面上方的高度上。也就是说，这些上表面之间可具有台阶。第一通孔210HA和第二通孔210HB的上表面可以为第二绝缘层241b的下表面，第三通孔210HC的上表面可以为第一绝缘层241a的下表面。半导体芯片221和222的有效表面可设置在无源组件225的上表面上方的高度上。例如，半导体芯片221和222的有效表面可与第一布线层212a的上表面基本上共面。也就是说，可首先形成第一绝缘层241a和第一重新分布层242a以使无源组件225重新分布，然后可在另一高度上形成第二绝缘层241b和第二重新分布层242b，以使半导体芯片221和222重新分布。在这种情况下，可更有效地解决起伏问题和裂纹出现的问题。
第一绝缘层241a的热膨胀系数(CTE)可小于第二绝缘层241b的热膨胀系数。原因是：第一绝缘层241a包括无机填料。如果必要，第二绝缘层241b还可包括少量的无机填料。然而，在这种情况下，包括在第一绝缘层241a中的无机填料的重量百分比可大于包括在第二绝缘层241b中的无机填料的重量百分比。因此，第一绝缘层241a的CTE可小于第二绝缘层241b的CTE。由于考虑到由于低的热硬化收缩引起的翘曲的抑制，具有相对更大量的无机填料以具有相对小的CTE的第一绝缘层241a是有利的，因此可有效地解决如上所述的起伏问题和裂纹出现的问题，并且还可有效地解决无源组件225的电极被敞开的缺陷问题。
第一重新分布层242a使无源组件225的电极重新分布，以使无源组件225的电极电连接到半导体芯片221和222的连接焊盘221P和222P。也就是说，第一重新分布层242a可用作重新分布层(RDL)。第一重新分布层242a的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一重新分布层242a可根据设计执行各种功能。例如，第一重新分布层242a可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，第一重新分布层242a可包括过孔焊盘等。
第二重新分布层242b可使半导体芯片221和222的连接焊盘221P和222P重新分布，以使半导体芯片221和222的连接焊盘221P和222P电连接到第一电连接结构260。也就是说，第二重新分布层242b可用作重新分布层(RDL)。第二重新分布层242b的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第二重新分布层242b还可根据设计执行各种功能。例如，第二重新分布层242b可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，第二重新分布层242b可包括过孔焊盘、电连接结构焊盘等。
第一连接过孔243a可使无源组件225和第一重新分布层242a彼此电连接。第一连接过孔243a可与无源组件225中的每个的电极物理接触。也就是说，无源组件225可以为嵌入式组件而不是使用焊料凸块等的表面安装型组件，并且可与第一连接过孔243a直接接触。第一连接过孔243a中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一连接过孔243a中的每个可利用导电材料完全地填充，或者导电材料还可沿着通路孔中的每个的壁形成。另外，第一连接过孔243a中的每个可具有锥形形状。
第二连接过孔243b可使形成在不同层上的第一重新分布层242a和第二重新分布层242b彼此电连接，并且使半导体芯片221和222的连接焊盘221P和222P与第二重新分布层242b彼此电连接。第二连接过孔243b可与半导体芯片221和222的连接焊盘221P和222P物理接触。也就是说，半导体芯片221和222可在不存在单独的凸块等的状态下按照裸片的形式直接连接到连接结构240的第二连接过孔243b。第二连接过孔243b中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第二连接过孔243b还可利用导电材料完全地填充，或者导电材料还可沿着通路孔中的每个的壁形成。另外，第二连接过孔243b中的每个还可具有锥形形状。
其他内容与上面描述的其他内容重复，因此省略其详细描述。
图23是示出在图20的天线模块中使用的根据另一示例性实施例的半导体封装件的示意性截面图。
参照图23，在根据另一示例性实施例的半导体封装件200C中，框架210可包括：第一绝缘层211a；第一布线层212a，嵌在第一绝缘层211a的上侧中使得第一布线层212a的上表面被暴露；第二布线层212b，设置在第一绝缘层211a的下表面上；第二绝缘层211b，设置在第一绝缘层211a的下表面上并且覆盖第二布线层212b；以及第三布线层212c，设置在第二绝缘层211b的下表面上。由于框架210可包括大量的布线层212a、212b和212c，因此可进一步简化连接结构240。因此，可抑制在形成连接结构240的工艺中根据缺陷出现的良率降低。第一布线层212a和第二布线层212b以及第二布线层212b和第三布线层212c可分别通过第一连接过孔213a和第二连接过孔213b彼此电连接，第一连接过孔213a和第二连接过孔213b分别贯穿第一绝缘层211a和第二绝缘层211b。
连接结构240可设置在框架210、第一半导体芯片221和第二半导体芯片222以及无源组件225上并且包括电连接到第一连接焊盘221P、第二连接焊盘222P和无源组件225中的每个的第一重新分布层242a和第二重新分布层242b。
当第一布线层212a嵌在第一绝缘层211a中时，可显著地减少由于第一布线层212a的厚度产生的台阶，并且连接结构240的绝缘距离可因此变得恒定。也就是说，从连接结构240的重新分布层到第一绝缘层211a的上表面的距离与从连接结构240的重新分布层到半导体芯片221和222的连接焊盘221P和222P的距离之间的差可小于第一布线层212a的厚度。因此，可容易实现连接结构240的高密度的布线设计。
连接结构240的重新分布层与框架210的第一布线层212a之间的距离可大于连接结构240的重新分布层与半导体芯片221和222的连接焊盘221P和222P之间的距离。原因是：第一布线层212a可凹入到第一绝缘层211a中，详细地，第一布线层212a设置在从第一绝缘层211a的上表面凹入的表面上，使得第一绝缘层211a的上表面和第一布线层212a的上表面之间可具有台阶。如上所述，当第一布线层212a凹入到第一绝缘层211a中时，使得第一绝缘层211a的上表面与第一布线层212a的上表面之间具有台阶，可防止包封剂230的材料渗入而污染第一布线层212a的现象。框架210的第二布线层212b可设置在半导体芯片221和222中的每个的有效表面和无效表面之间的高度上。
框架210的布线层212a、212b和212c的厚度可大于连接结构240的重新分布层的厚度。由于框架210的厚度可等于或大于半导体芯片221和222的厚度，因此布线层212a、212b和212c可根据框架210的大小形成为具有大的尺寸。另一方面，为了纤薄化，连接结构240的重新分布层可形成为具有相对小于布线层212a、212b和212c的尺寸的尺寸。
绝缘层211a和211b中的每个的材料没有具体地限制。例如，绝缘材料可用作绝缘层211a和211b中的每个的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合或者与无机填料一起浸在诸如玻璃纤维(或玻璃布，或玻璃织物)的芯材料中的树脂(例如，半固化片、ABF、FR-4、双马来酰亚胺三嗪(BT)等)。可选地，PID树脂还可用作绝缘材料。
布线层212a、212b和212c可用于使半导体芯片221和222的连接焊盘221P和222P重新分布。布线层212a、212b和212c中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。布线层212a、212b和212c可根据相应层的设计执行各种功能。例如，布线层212a、212b和212c可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，布线层212a、212b和212c可包括信号过孔焊盘、接地过孔焊盘等。另外，布线层212a、212b和212c可包括馈线图案。
连接过孔213a和213b可使形成在不同层上的布线层212a、212b和212c彼此电连接，结果在框架210中形成电路径。连接过孔213a和213b中的每个的材料可以为导电材料。连接过孔213a和213b中的每个可利用导电材料完全地填充，或者导电材料还可沿着通路孔中的每个的壁形成。另外，连接过孔213a和213b中的每个可具有其方向与连接结构240的重新分布过孔243a和243b中的每个的方向相反的锥形形状。当形成用于第一连接过孔213a的孔时，第一布线层212a的焊盘中的一些可用作止挡件，因此在第一连接过孔213a中的每个具有其下表面的宽度大于上表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第一连接过孔213a可与第二布线层212b的焊盘图案一体化。另外，当形成用于第二连接过孔213b的孔时，第二布线层212b的焊盘的一些可用作止挡件，因此在第二连接过孔213b中的每个具有其下表面的宽度大于上表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第二连接过孔213b可与第三布线层212c的焊盘图案一体化。
其他内容与上面描述的其他内容重复，因此省略其详细描述。
图24是示出在图20的天线模块中使用的根据另一示例性实施例的半导体封装件的示意性截面图。
参照图24，在半导体封装件200D中，框架210可包括：第一绝缘层211a；第一布线层212a和第二布线层212b，分别设置在第一绝缘层211a的上表面和下表面上；第二绝缘层211b，设置在第一绝缘层211a的上表面上并且覆盖第一布线层212a；第三布线层212c，设置在第二绝缘层211b的上表面上；第三绝缘层211c，设置在第一绝缘层211a的下表面上并且覆盖第二布线层212b；以及第四布线层212d，设置在第三绝缘层211c的下表面上。由于框架210可包括大量的布线层212a、212b、212c和212d，因此可进一步简化连接结构240。因此，可抑制在形成连接结构240的工艺中根据缺陷出现的良率降低。另外，第一布线层212a和第二布线层212b、第一布线层212a和第三布线层212c、第二布线层212b和第四布线层212d可分别通过第一连接过孔213a、第二连接过孔213b和第三连接过孔213c彼此电连接，第一连接过孔213a、第二连接过孔213b和第三连接过孔213c各自贯穿第一绝缘层211a、第二绝缘层211b和第三绝缘层211c。
绝缘层211a、211b和211c中的每个的材料没有具体地限制。例如，绝缘材料可用作绝缘层211a、211b和211c中的每个的材料。在这种情况下，绝缘材料可以为诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合或者与无机填料一起浸在诸如玻璃纤维(或玻璃布，或玻璃织物)的芯材料中的树脂(例如，半固化片、ABF、FR-4、BT等)。可选地，PID树脂还可用作绝缘材料。
第一绝缘层211a的厚度可大于第二绝缘层211b和第三绝缘层211c的厚度。第一绝缘层211a可基本上相对厚以保持刚性，第二绝缘层211b和第三绝缘层211c可被引入以形成更多数量的布线层212c和212d。第一绝缘层211a可包括与第二绝缘层211b和第三绝缘层211c的绝缘材料不同的绝缘材料。例如，第一绝缘层211a可以为例如包括芯材料、填料和绝缘树脂的半固化片，并且第二绝缘层211b和第三绝缘层211c可以为包括填料和绝缘树脂的ABF或PID膜。然而，第一绝缘层211a的材料以及第二绝缘层211b和第三绝缘层211c的材料不限于此。
布线层212a、212b、212c和212d可用于使半导体芯片221和222的连接焊盘221P和222P重新分布。布线层212a、212b、212c和212d中的每个的材料可以为诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。布线层212a、212b、212c和212d可根据相应层的设计执行各种功能。例如，布线层212a、212b、212c和212d可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的诸如数据信号图案等的各种信号图案。另外，布线层212a、212b、212c和212d可包括信号过孔焊盘、接地过孔焊盘等。另外，布线层212a、212b、212c和212d可包括馈线图案。
第一布线层212a和第二布线层212b可设置在半导体芯片221和222中的每个的有效表面和无效表面之间的高度上。框架210的布线层212a、212b、212c和212d的厚度可大于连接结构240的重新分布层的厚度。
连接过孔213a、213b和213c可使形成在不同层上的布线层212a、212b、212c的212d彼此电连接，结果在框架210中形成电路径。连接过孔213a、213b和213c中的每个的材料可以为导电材料。连接过孔213a、213b和213c中的每个可利用导电材料完全地填充，或者导电材料还可沿着通路孔中的每个的壁形成。第一连接过孔213a可具有沙漏形状或者圆柱形形状，第二连接过孔213b和第三连接过孔213c可具有其方向彼此相反的锥形形状。贯穿第一绝缘层211a的第一连接过孔213a的直径可大于第二连接过孔213b和第三连接过孔213c的直径，第二连接过孔213b和第三连接过孔213c各自贯穿第二绝缘层211b和第三绝缘层211c。
其他内容与上面描述的其他内容重复，因此省略其详细描述。
如上面所阐述的，根据本公开中的示例性实施例，可提供一种天线基板和包括天线基板的天线模块，在该天线基板用在天线模块中的情况下，该天线基板能够通过使天线模块的总厚度减小来使在天线模块安装在装置中时确保自由度。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变型。

Claims (15)

1.一种天线基板，包括：
第一基板，包括天线图案，并且具有上表面、与所述上表面相对的下表面以及设置在所述上表面和所述下表面之间的侧表面；
第二基板，具有第一平面表面、与所述第一平面表面相对的第二平面表面以及设置在所述第一平面表面和所述第二平面表面之间的侧边缘表面，其中，所述第一平面表面和所述第二平面表面中的每个的面积小于所述第一基板的所述上表面和所述下表面中的每个的面积；以及
柔性基板，使所述第一基板的所述侧表面和所述第二基板的所述侧边缘表面彼此连接，使得所述第二基板是可旋转的以使所述第二基板的所述第一平面表面通过粘合构件与所述第一基板的所述侧表面接触。
2.一种天线模块，包括：
天线基板，包括第一基板、第二基板和柔性基板，所述第一基板包括天线图案，并且具有上表面、与所述上表面相对的下表面以及设置在所述上表面和所述下表面之间的侧表面，所述第二基板具有第一平面表面、与所述第一平面表面相对的第二平面表面以及设置在所述第一平面表面和所述第二平面表面之间的侧边缘表面，其中，所述第一平面表面和所述第二平面表面中的每个的面积小于所述第一基板的所述上表面和所述下表面中的每个的面积，所述柔性基板使所述第一基板的所述侧表面和所述第二基板的所述侧边缘表面彼此连接并且被弯曲以使得所述第二基板的所述第一平面表面通过粘合构件与所述第一基板的所述侧表面接触；以及
电子组件，设置在所述第二基板的所述第二平面表面上。
3.根据权利要求2所述的天线模块，其中，所述电子组件表面安装在所述第二基板的所述第二平面表面上。
4.根据权利要求3所述的天线模块，其中，所述电子组件的安装表面面对所述第一基板的所述侧表面。
5.根据权利要求2所述的天线模块，所述天线模块还包括：
至少一个半导体芯片，表面安装在所述第一基板的所述下表面上；
至少一个无源组件，表面安装在所述第一基板的所述下表面上；
包封剂，设置在所述第一基板的所述下表面上并且覆盖所述至少一个半导体芯片的至少一部分和所述至少一个无源组件的至少一部分；以及
金属层，覆盖所述包封剂的外表面。
6.根据权利要求2所述的天线模块，所述天线模块还包括：
至少一个半导体芯片，表面安装在所述第一基板的所述下表面上；
至少一个无源组件，表面安装在所述第一基板的所述下表面上；以及
屏蔽罩，设置在所述第一基板的所述下表面上并且围绕所述至少一个半导体芯片和所述至少一个无源组件。
7.根据权利要求2所述的天线模块，所述天线模块还包括：
半导体封装件，设置在所述天线基板的下方并且包括至少一个半导体芯片，
其中，所述电子组件的厚度大于所述至少一个半导体芯片的厚度。
8.根据权利要求7所述的天线模块，其中，所述半导体封装件包括作为所述至少一个半导体芯片的射频集成电路和电源管理集成电路，并且
所述半导体封装件还包括多层陶瓷电容器，并且
所述电子组件为功率电感器。
9.根据权利要求7所述的天线模块，其中，所述半导体封装件包括：
框架，具有第一通孔；
第一半导体芯片，设置在所述第一通孔中并且具有第一有效表面和与所述第一有效表面相对的第一无效表面，所述第一有效表面上设置有第一连接焊盘；
包封剂，覆盖所述框架和所述第一半导体芯片的所述第一无效表面中的每个的至少一部分并且填充所述第一通孔的至少一部分；以及
连接结构，设置在所述框架和所述第一半导体芯片的所述第一有效表面上，并且包括电连接到所述第一连接焊盘的重新分布层。
10.根据权利要求9所述的天线模块，其中，所述框架还包括与所述第一通孔分开的第二通孔以及与所述第一通孔和所述第二通孔分开的第三通孔，
第二半导体芯片设置在所述第二通孔中，所述第二半导体芯片具有第二有效表面和与所述第二有效表面相对的第二无效表面，所述第二有效表面上设置有第二连接焊盘，并且
无源组件设置在所述第三通孔中。
11.根据权利要求10所述的天线模块，其中，所述框架包括金属层，所述金属层设置在所述第一通孔、所述第二通孔和所述第三通孔的壁上并且从所述框架的顶表面延伸到所述框架的下表面，并且
所述半导体封装件还包括：背侧金属层，设置在所述包封剂的下表面上；以及背侧金属过孔，贯穿所述包封剂并且使所述背侧金属层连接到所述框架的所述金属层。
12.根据权利要求9所述的天线模块，其中，所述框架包括：绝缘层；第一布线层，设置在所述绝缘层的上表面上；第二布线层，设置在所述绝缘层的下表面上；以及连接过孔，贯穿所述绝缘层并且使所述第一布线层和所述第二布线层彼此电连接；并且
所述半导体封装件还包括：背侧布线层，设置在所述包封剂的下表面上；以及背侧连接过孔，贯穿所述包封剂并且使所述背侧布线层连接到所述框架的所述第二布线层。
13.根据权利要求9所述的天线模块，其中，所述框架包括：第一绝缘层；第一布线层，设置在所述第一绝缘层的上表面上；第二布线层，设置在所述第一绝缘层的下表面上；第二绝缘层，设置所述第一绝缘层的所述上表面上并且覆盖所述第一布线层；第三布线层，设置在所述第二绝缘层的上表面上；第三绝缘层，设置在所述第一绝缘层的所述下表面上并且覆盖所述第二布线层；第四布线层，设置在所述第三绝缘层的下表面上；第一连接过孔，贯穿所述第一绝缘层并且使所述第一布线层和所述第二布线层彼此电连接；第二连接过孔，贯穿所述第二绝缘层并且使所述第一布线层和所述第三布线层彼此电连接；以及第三连接过孔，贯穿所述第三绝缘层并且使所述第二布线层和所述第四布线层彼此电连接。
14.根据权利要求9所述的天线模块，其中，所述框架包括：第一绝缘层；第一布线层，嵌在所述第一绝缘层的上侧中使得所述第一布线层的上表面被暴露；第二布线层，设置在所述第一绝缘层的下表面上；第二绝缘层，设置在所述第一绝缘层的所述下表面上并且覆盖所述第二布线层；第三布线层，设置在所述第二绝缘层的下表面上；第一连接过孔，贯穿所述第一绝缘层并且使所述第一布线层和所述第二布线层彼此电连接；以及第二连接过孔，贯穿所述第二绝缘层并且使所述第二布线层和所述第三布线层彼此电连接。
15.根据权利要求14所述的天线模块，其中，所述第一布线层设置在从所述第一绝缘层的上表面凹入的表面上，使得所述第一绝缘层的所述上表面和所述第一布线层的所述上表面之间具有台阶。
CN201910276164.XA 2018-07-09 2019-04-08 天线基板和包括天线基板的天线模块 Active CN110707416B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180079328A KR102059815B1 (ko) 2018-07-09 2018-07-09 안테나 기판 및 이를 포함하는 안테나 모듈
KR10-2018-0079328 2018-07-09

Publications (2)

Publication Number Publication Date
CN110707416A CN110707416A (zh) 2020-01-17
CN110707416B true CN110707416B (zh) 2021-03-12

Family

ID=69062497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910276164.XA Active CN110707416B (zh) 2018-07-09 2019-04-08 天线基板和包括天线基板的天线模块

Country Status (4)

Country Link
US (2) US10887994B2 (zh)
KR (1) KR102059815B1 (zh)
CN (1) CN110707416B (zh)
TW (1) TWI705611B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102468136B1 (ko) * 2018-04-23 2022-11-18 삼성전자 주식회사 안테나 장치 및 이를 포함하는 전자 장치
US11690173B2 (en) * 2021-06-22 2023-06-27 Unimicron Technology Corp. Circuit board structure
US11212763B2 (en) * 2019-01-22 2021-12-28 Lg Electronics Inc. Method for transmitting, by a UE, sidelink synchronization block in wireless communication system and device for same
US11515617B1 (en) * 2019-04-03 2022-11-29 Micro Mobio Corporation Radio frequency active antenna system in a package
WO2021007667A1 (en) * 2019-07-18 2021-01-21 Magna Closures Inc. Vehicle outside door handle with radar module and thermal management
US11594824B2 (en) 2019-10-17 2023-02-28 Qualcomm Incorporated Integrated antenna module
US11495873B2 (en) * 2020-03-05 2022-11-08 Qualcomm Incorporated Device comprising multi-directional antennas in substrates coupled through flexible interconnects
KR20220000273A (ko) * 2020-06-25 2022-01-03 삼성전자주식회사 반도체 패키지
IT202100001301A1 (it) * 2021-01-25 2022-07-25 St Microelectronics Srl Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente
CN113543476B (zh) * 2021-07-08 2023-04-18 京东方科技集团股份有限公司 电路板组件及其制作方法、以及显示装置
CN116994964A (zh) * 2022-04-25 2023-11-03 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103026551A (zh) * 2010-09-14 2013-04-03 株式会社村田制作所 读写用天线模块以及天线装置
KR20180058095A (ko) * 2016-11-23 2018-05-31 삼성전기주식회사 팬-아웃 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094031A (ja) 1999-09-21 2001-04-06 Mitsui High Tec Inc 無線周波数タグ及びその製造方法
JPWO2004012488A1 (ja) * 2002-07-25 2005-11-24 富士通株式会社 マルチワイヤ基板及びその製造方法、並びに、マルチワイヤ基板を有する電子機器
JP4626289B2 (ja) 2004-12-14 2011-02-02 株式会社デンソー 電子機器の製造方法、基板の製造方法、電子機器及び基板
AU2008340355B2 (en) 2007-12-04 2015-01-22 Tekmira Pharmaceuticals Corporation Targeting lipids
EP2211295A3 (en) * 2009-01-23 2011-01-19 Phytrex Technology Corporation Signal processing device applicable to a Subscriber Identity Module (SIM)
CN102074800B (zh) 2010-10-27 2013-09-25 苏州佳世达电通有限公司 天线装置及应用其的移动通信终端
JP5263434B1 (ja) 2012-08-09 2013-08-14 パナソニック株式会社 アンテナ、アンテナ装置および通信装置
TWI523315B (zh) 2013-10-31 2016-02-21 環旭電子股份有限公司 使用硬軟結合板整合天線之無線模組
JP2017038350A (ja) * 2015-08-07 2017-02-16 デクセリアルズ株式会社 アンテナ装置、電子機器およびアンテナ装置の実装方法
WO2018118025A1 (en) * 2016-12-20 2018-06-28 Intel Corporation Microelectronic devices designed with foldable flexible substrates for high frequency communication modules
US11245175B2 (en) * 2017-09-30 2022-02-08 Qualcomm Incorporated Antenna module configurations
CN107978593B (zh) 2017-12-26 2024-02-20 华进半导体封装先导技术研发中心有限公司 一种集成可调谐天线阵与射频模块的封装结构以及封装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103026551A (zh) * 2010-09-14 2013-04-03 株式会社村田制作所 读写用天线模块以及天线装置
KR20180058095A (ko) * 2016-11-23 2018-05-31 삼성전기주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
TWI705611B (zh) 2020-09-21
KR102059815B1 (ko) 2019-12-27
TW202007007A (zh) 2020-02-01
US10887994B2 (en) 2021-01-05
US11503713B2 (en) 2022-11-15
CN110707416A (zh) 2020-01-17
US20210076501A1 (en) 2021-03-11
US20200015357A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
CN110707416B (zh) 天线基板和包括天线基板的天线模块
US20180286790A1 (en) Fan-out semiconductor package
KR101982049B1 (ko) 팬-아웃 반도체 패키지
US11909099B2 (en) Antenna module
US11935847B2 (en) Semiconductor package
CN111725148B (zh) 半导体封装件
CN109727930B (zh) 扇出型半导体封装模块
CN111293111A (zh) 天线模块
CN110444514B (zh) 扇出型半导体封装件
CN110391219B (zh) 扇出型半导体封装件
CN111162068A (zh) 半导体封装件
CN111276464A (zh) 半导体封装件
CN111081650A (zh) 扇出型半导体封装件
CN111755426B (zh) 半导体封装件
CN111341733B (zh) 扇出型半导体封装件
CN111244079A (zh) 封装件模块
CN109560077B (zh) 扇出型半导体封装模块
CN111146161A (zh) 半导体封装件
KR20200104087A (ko) 반도체 패키지
KR102613241B1 (ko) 기판 구조체 및 이를 포함하는 반도체 패키지
KR102063469B1 (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant