IT202100001301A1 - Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente - Google Patents

Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente Download PDF

Info

Publication number
IT202100001301A1
IT202100001301A1 IT102021000001301A IT202100001301A IT202100001301A1 IT 202100001301 A1 IT202100001301 A1 IT 202100001301A1 IT 102021000001301 A IT102021000001301 A IT 102021000001301A IT 202100001301 A IT202100001301 A IT 202100001301A IT 202100001301 A1 IT202100001301 A1 IT 202100001301A1
Authority
IT
Italy
Prior art keywords
antenna
semiconductor chip
wire antenna
planar substrate
straight wire
Prior art date
Application number
IT102021000001301A
Other languages
English (en)
Inventor
Giovanni Graziosi
Aurora Sanna
Riccardo Villa
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000001301A priority Critical patent/IT202100001301A1/it
Priority to US17/573,339 priority patent/US11915989B2/en
Priority to EP22151920.0A priority patent/EP4033603A1/en
Priority to CN202210079082.8A priority patent/CN114792675A/zh
Priority to CN202220185507.9U priority patent/CN217182183U/zh
Publication of IT202100001301A1 publication Critical patent/IT202100001301A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/30—Resonant antennas with feed to end of elongated active element, e.g. unipole
    • H01Q9/32—Vertical arrangement of element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
?Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente?
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione si riferisce ai dispositivi a semiconduttore comprendenti antenne a filo.
Una o pi? forme di attuazione possono essere applicate a prodotti a RF a onde millimetriche che funzionano a frequenze (molto) alte (70 GHz o pi?) di cui si prevede un uso sempre crescente nel settore automobilistico o nell?elettronica di consumo (per esempio, dispositivi di comunicazione 5G).
Sfondo tecnologico
Le soluzioni Antenna-in-Package (AiP) comprendenti una o pi? antenne integrate in un package di dispositivi a semiconduttore rappresentano un ambito che ha attirato attenzione e ricerche crescenti.
Documenti come:
?On-chip bond-wire antennas on CMOS-grade silicon substrates?,
?A high-efficiency low-cost wirebond loop antenna for CMOS wafers?, 2009, IEEE International Symposium on Antennas Propagation USNC/URSI National Radio Science Meeting (2009) 4 pp.-4 pp.;
?Antenna-in-package for wirebond interconnection to highly-integrated 60-GHz radios, IEEE Transactions on Antennas and Propagation.
57(10), 2842-2852;
?A 2-Gb/s Throughput CMOS Transceiver Chipset With In-Package Antenna for 60-GHz Short-Range Wireless Communication?, IEEE Journal of Solid-State Circuits, Vol. 47, n. 12, Dicembre 2012;
?Modelling the shape, length and radiation characteristics of bond wire antennas?, IET microwaves, antennas & propagation 6 (2012), n. 10, S.
1187-1194;
?Bond-wires: Readily available integrated millimeter-wave antennas?, 2012 42nd European Microwave Conference, Amsterdam, 2012, pp. 197-200;
?Experimental Evaluation of Differential Chip-to-Antenna Bondwire Interconnects above 110 GHz?, 10.1109/EuMC.2014.6986608;
?Bonding wire loop antenna built into standard BGA package for 60 GHz short-range wireless communication?, IEEE MTT-S International Microwave Symposium Digest. 1 - 4. 10.1109/MWSYM.2011.5972652; oppure US 8 087 155 B2,
testimoniano la sempre maggiore attenzione riservata a tale ambito di studio.
Le soluzioni discusse nei documenti sopra elencati comprendono principalmente antenne wire bond ad anello (per esempio, in package ball-grid-array o BGA), antenne planari (per esempio, tracce di metallo) o antenne ?dangling bond? (US 8 087 155 B2).
Le disposizioni risultanti non sono particolarmente compatte, come invece auspicabile per varie applicazioni.
Scopo e sintesi
Uno scopo di una o pi? forme di attuazione ? contribuire ad affrontare i problemi precedentemente discussi.
Secondo una o pi? forme di attuazione, tale scopo pu? essere raggiunto mediante un dispositivo a semiconduttore avente le caratteristiche esposte nelle rivendicazioni che seguono.
Un dispositivo a semiconduttore QFN (Quad-Flat No-Lead), BGA (Ball-Grid-Array) o WLCSP (Wafer Level Chip Scale Package) pu? essere un esempio di tale dispositivo.
Una o pi? forme di attuazione possono riguardare un procedimento di fabbricazione corrispondente.
Le rivendicazioni sono parte integrante dell?insegnamento tecnico sulle forme di attuazione qui fornito.
Una o pi? forme di attuazione facilitano l?integrazione di antenne in package in package QFN, BGA e WLCSP.
Una o pi? forme di attuazione facilitano la formazione di disposizioni antenna-in-package usando un filo verticale, come un filo collegato su un contatto QFN o uno strato di ridistribuzione (RDL) in un package WLCSP.
Una o pi? forme di attuazione forniscono buone prestazioni di RF in termini di guadagno ed efficienza di radiazione, anche in vista della possibilit? di sfruttare parti metalliche in un package di dispositivi a semiconduttore come piani di massa e linee di alimentazione.
Una o pi? forme di attuazione facilitano implementazioni compatte che possono essere vantaggiosamente applicate per fornire schiere di antenne.
Per esempio, in un package WLCSP, una o pi? forme di attuazione possono comportare la formazione di una cavit? in un composto di stampaggio di package (incapsulamento isolante) accanto a un die o chip per esporre uno strato di ridistribuzione (RDL), la formazione di un filo verticale nella cavit? (per esempio, mediante tecnologia wire bonding) e il riempimento della cavit? con materiale incapsulante.
Breve descrizione delle figure allegate
A puro titolo di esempio saranno ora descritte, una o pi? forme di attuazione facendo riferimento alle figure anesse, in cui:
le Figure 1 e 2 sono viste in sezione trasversale di package di dispositivo a semiconduttore QFN (Quad-Flat Nolead) comprendenti un?antenna disposta su un leadframe secondo forme di attuazione della presente descrizione;
La Figura 3 ? una vista in sezione trasversale di un package di dispositivo a semiconduttore comprendente un?antenna disposta su uno strato di ridistribuzione (RDL) secondo forme di attuazione della presente descrizione; e le Figure 4A a 4O sono esemplificative di possibili fasi o azioni nella fabbricazione di un package di dispositivi a semiconduttore secondo forme di attuazione della presente descrizione nel caso esemplificativo di fabbricazione di un dispositivo a semiconduttore WLCSP (Wafer Level Chip Scale Package).
Si comprender? che, per motivi di semplicit? e facilit? di spiegazione, le varie figure possono non essere riprodotte nella stessa scala.
Descrizione dettagliata
Nella descrizione che segue vengono illustrati uno o pi? dettagli specifici, volti a permettere una comprensione approfondita di esempi di forme di attuazione della presente descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, strutture, materiali od operazioni noti non sono illustrati o descritti in dettaglio per non confondere certi aspetti di forme di attuazione.
Il riferimento a ?una forma di attuazione? o ?una sola forma di attuazione? nel contesto della presente descrizione intende indicare che una particolare configurazione, struttura o caratteristica descritta in relazione alla forma di attuazione ? compresa in almeno una forma di attuazione. Quindi, espressioni come ?in una forma di attuazione? o ?in una sola forma di attuazione? che possono essere presenti in uno o pi? punti della presente descrizione non si riferiscono necessariamente ad una sola e alla stessa forma di attuazione.
Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in qualsiasi modo adeguato in una o pi? forme di attuazione.
Le intestazioni/i riferimenti qui utilizzate/utilizzati sono fornite/forniti solo per comodit? e quindi non definiscono l?entit? della protezione o l?ambito delle forme di attuazione.
Si comprender? anche che, a meno che il contesto non indichi diversamente, le parti o elementi simili sono indicati in tutte le figure con gli stessi simboli di riferimento senza riptere, per brevit?, una descrizione dettagliata per ciascuna figura.
Le Figure 1 e 2 sono viste in sezione trasversale di package di dispositivi a semiconduttore QFN (Quad-Flat Nolead) 10.
Questi package comprendono, in un modo di per s? noto agli esperti del settore, un leadframe 12 avente disposti su di esso uno o pi? chip o die a semiconduttore 14.
Per semplicit? ? qui illustrato un solo chip o die 14. La designazione leadframe (o lead frame) ? correntemnte utilizzata (vedere, per esempio, l?USPC Consolidated Glossary of the United States Patent and Trademark Office) per indicare una struttura metallica che fornisce (per esempio, in corrispondenza di un die pad o paddle 12A) supporto per un chip o die a semiconduttore 14 e contatti elettrici 12B per accoppiare il chip o die a semiconduttore 14 ad altri componenti o contatti elettrici.
Sostanzialmente, un leadframe come illustrato in 12 comprende una schiera di formazioni elettricamente conduttive (contatti) 12B che da una posizione periferica si estendono verso l?interno nella direzione del chip o die a semiconduttore 14, formando cos? una schiera di formazioni elettricamente conduttive dal die pad 12A avente almeno un chip o die a semiconduttore attaccato su di esso.
Questo pu? avvenire mediante un adesivo di attacco di die (per esempio, un film di attacco di die o DAF) 14A -come illustrato nella Figura 1 - o mediante pillar (per esempio, di rame) 16 fatti crescere sul (sulla superficie frontale o superiore del) chip o die a semiconduttore 14 -come illustrato in Figura 2.
Come illustrato nella Figura 1, l?accoppiamento elettrico dei contatti 12B nel leadframe 12 con il chip o die a semiconduttore 14 pu? avvenire mediante fili 18 che formano uno pattern di wire-bonding attorno al chip o die 14.
Come illustrato nella Figura 2, l?accoppiamento elettrico dei contatti 12B nel leadframe 12 con il chip o die a semiconduttore 14 pu? avvenire mediante alcuni dei pillar 16 forniti in corrispondenza della periferia del (della superficie frontale o superiore del) chip o die a semiconduttore 14.
Un package di dispositivo come illustrato nelle Figure 1 e 2 ? completato da un incapsulamento isolante 20 formato stampando un composto come una resina epossidica sul leadframe 12 e il/i chip a semiconduttore 14 attaccato/attaccati su di esso.
? stata anche considerata la possibilit? di fornire l?accoppiamento elettrico dei contatti 12B nel leadframe 12 con il chip o die a semiconduttore 14 utilizzando la tecnologia laser direct structuring (LDS, strutturazione laser diretta) - vedere, per esempio, US 2018/342453 A1, US 2020/203264 A1 oppure US 2020/321274 A1.
A meno di quanto diversamente indicato nel seguito, l?architettura del dispositivo a semiconduttore precedentemente discussa ? convenzionale nella tecnica, il che rende superfluo fornire qui una descrizione pi? dettagliata.
Le Figure 1 e 2 sono esemplificative della possibilit? di realizzare il package di dispositivi a semiconduttore 10 come un dispositivo antenna-in-package (AiP) fornendo (formando) al suo interno un?antenna a filo collegata (bonded) rettilinea ?verticale? 100.
Come qui utilizzato, il termine ?verticale? indica il fatto che l?antenna si estende lungo un asse dell?antenna X100 in una direzione trasversale (cio? ortogonale o sostanzialmente ortogonale) al piano ?orizzontale? del substrato planare fornito dal leadframe 12.
I termini ?verticale? e ?orizzontale? si riferiscono ad un dispositivo 10 orientato come illustrato nelle figure; l?orientamento del leadframe (substrato) 12 e dell?antenna 100 pu? quindi variare (per esempio in un dispositivo 10 montato ?di costa? il substrato 12 sar? verticale e l?antenna 100 orizzontale) mantenendo il reciproco orientamento ?trasversale? dell?antenna 100 rispetto al piano del substrato 12.
Formazioni metalliche (elettricamente conduttive) nel substrato (pad e linee o tracce, non visibili nelle figure) forniscono piani di massa e linee di alimentazione che forniscono l?accoppiamento elettrico dell?antenna 100 con il chip 14 per trasmettere e/oppure ricevere segnali RF.
? stato riscontrato che un?antenna rettilinea 100 avente una lunghezza (misurata nella direzione dell?asse longitudinale dell?antenna X100) comparabile con (cio? approssimativamente uguale o inferiore a) l?altezza o lo spessore di un chip o die convenzionale (per esempio, approssimativamente da 300 a 500 um) fornisce un picco di guadagno a 77 GHz di 5,39 dB e un picco di efficienza di radiazione a 77 GHz di -1,21 dB.
La Figura 3 ? esemplificativa della possibilit? di implementare una disposizione antenna-in-package (AiP) sostanzialmente simile a quelle delle Figure 1 e 2 in un dispositivo a semiconduttore 10 comprendente un chip o die a semiconduttore 14 accoppiato a un substrato planare 12 sotto forma di uno strato di ridistribuzione (redistribution layer o RDL).
La designazione strato di ridistribuzione si applica correntemente a uno strato di interconnessioni elettriche di metallo che ridistribuiscono linee di input/output a parti di un chip. Tale strato di ridistribuzione facilita l?accoppiamento di un chip 14 ad un ball-grid array 24 per il collegamento elettrico a una circuiteria esterna (per esempio, una scheda a circuito stampato o PCB, non visibile nella figura).
Qualunque siano i dettagli di implementazione, un?antenna a filo rettilinea 100 come esemplificata nelle Figure 1 a 3 pu? essere realizzata ricorrendo alla tecnologia a filo verticale discussa, per esempio, nello scritto di I. Qin, et al. (gi? citato) per provvedere interconnessioni verticali.
Inoltre, si comprender? che, quali che siano i dettagli di implementazione, un?antenna a filo rettilinea 100 come esemplificata nelle Figure 1 a 3 risulta infine protetta dall?incapsulamento 20.
Questo facilita il fatto che l?antenna a filo 100 mantenga la propria forma rettilinea nonch? l?orientamento desiderato (per esempio, ?verticale?, ortogonale rispetto al substrato di supporto 12).
In tutte le figure sono illustrate antenne a filo rettilinee 100 che si estendono (sporgono) dal substrato 12.
Si comprender? altrimenti che, sebbene non mostrate per brevit?, in un dispositivo a semiconduttore come qui esemplificato, una o pi? antenne a filo rettilinee come 100 possono essere disposte su un rispettivo chip a semiconduttore (per esempio, mediante collegamento a pad disponibili in corrispondenza della relativa superficie superiore o frontale).
Per semplicit?, tutte le figure allegate illustrano package di dispositivo 10 individualmente comprendenti un singolo chip o die 14 accoppiato ad una singola antenna a filo rettilinea 100.
Si comprender? che una o pi? forme di attuazione possono di fatto comprendere:
un singolo chip o die 14 accoppiato a una pluralit? di antenne a filo rettilinee 100;
una pluralit? di chip o die 14 accoppiati ad una singola antenna a filo rettilinea 100;
una pluralit? di chip o die 14 accoppiati a una pluralit? di antenne a filo rettilinee 100.
Le Figure 4A a 4O sono esemplificative di possibili fasi o azioni nella fabbricazione di un package di dispositivo a semiconduttore 10 del tipo esemplificato nella Figura 3 nel caso esemplificativo di fabbricazione di un dispositivo a semiconduttore WLCSP (Wafer Level Chip Scale Package).
Gli esperti del settore comprenderanno peraltro che la sequenza di fasi o azioni delle Figure 4A a 4O ? puramente esemplificativa nella misura in cui:
una o pi? fasi illustrate possano essere omesse (per esempio, una o pi? fasi di capovolgimento del wafer possono essere omesse per certi tipi di package) e/oppure sostituite da altre fasi;
possano essere aggiunte fasi addizionali;
una o pi? fasi possano essere eseguite in una sequenza diversa da quella illustrata.
Inoltre, pur essendo esemplificate nelle Figure 4A a 4O in relazione alla previsione di un?antenna a filo 100 in un package di dispositivo a semiconduttore del tipo esemplificato nella Figura 3 (sostanzialmente un WLCSP), le fasi relative alla previsione dell?antenna 100 possono essere applicate mutatis mutandis per provvedere un?antenna a filo 100 in package di dispositivi a semiconduttore 10 come esemplificati nelle Figure 1 e 2.
Le Figure 4A a 4O si riferiscono alla fabbricazione simultanea di pi? dispositivi 10 che sono infine separati in una fase di ?singolazione? come rappresentata nella Figura 4O e come peraltro convenzionale nella tecnica.
Inoltre, per motivi di semplicit? e facilit? di comprensione, a meno che il contesto non indichi diversamente:
parti o elementi simili a parti o elementi gi? discussi in relazione alle Figure 1 a 3 sono indicati nelle Figure 4A a 4O con gli stessi simboli di riferimento, e una descrizione dettagliata non verr? ripetuta per brevit?;
certi dettagli eventualmente illustrati nelle Figure 1 a 3 non sono riprodotti per semplicit? nelle Figure 4A a 4O.
Le fasi esemplificate nelle Figure 4A a 4O sono le seguenti:
Figura 4A - fornitura di un nastro di supporto T Figura 4B - posizionamento dei die 14 (rivolti verso il basso nell?esempio illustrato)
Figura 4C - stampaggio dell?incapsulamento 20 Figura 4D - rimozione del supporto T
Figura 4E ? capovolgimento del wafer con i die 14 rivolti verso l?alto
Figura 4F - passivazione/metallizzazione/passivazione (per provvedere uno strato di ridistribuzione che funge da substrato 12)
Figura 4G ? capovolgimento del wafer
Figura 4H - perforazione laser (mediante raggio laser LB) dell?incapsulamento 20 fino allo strato/substrato di ridistribuzione 12 per provvedere cavit? 100A (per esempio cilindriche) per alloggiare le antenne 100
Figura 4I - formazione di antenne 100: questo pu? comportare il ricorso un?apparecchiatura di wire bonding convenzionale che implementa una fase di ?primo collegamento? (sfera pi? filo) al substrato 12 in corrispondenza della parte inferiore delle cavit? 100A perforate nell?incapsulamento 20 a cui segue il ritiro ?capillare? verticale e il taglio del filo alla lunghezza controllata desiderata per l?antenna 100
Figura 4L - riempimento delle cavit? 100A aventi antenne 100 al loro interno con una massa di riempimento 100B (per esempio, resina glob-top o lo stesso composto dell?incapsulamento 20)
Figura 4M - capovolgimento del wafer
Figura 4N - attacco delle sfere 24
Figura 4O - singolazione.
Come indicato in relazione alla Figura 4I, la formazione di antenne 100 pu? comportare il ricorso alla tecnologia wire bonding convenzionale che utilizza fili (per esempio, fili da 15 micron) di materiali come oro, alluminio o rame come convenzionale nella tecnologia wire bonding.
In breve, un dispositivo a semiconduttore (per esempio, 10) come qui esemplificato pu? comprendere:
uno o pi? chip a semiconduttore (per esempio, 14) accoppiati a un substrato planare (per esempio, 12),
una o pi? antenne a filo rettilinee (per esempio, 100) che si estendono lungo un asse dell?antenna (per esempio, X100) trasversale ad esso (per esempio, ortogonale o sostanzialmente ortogonale al substrato), dette una o pi? antenne a filo rettilinee essendo accoppiate elettricamente (per esempio, mediante il leadframe nelle Figure 1 e 2 o lo strato di ridistribuzione nella Figura 3) a detti uno o pi? chip a semiconduttore.
In un dispositivo a semiconduttore come qui esemplificato, dette una o pi? antenne a filo rettilinee possono sporgere dal substrato planare.
Anche se non mostrato per brevit?, occorre ancora una volta osservare che in un dispositivo a semiconduttore come qui esemplificato, una o pi? antenne a filo rettilinee possono essere disposte su uno o pi? chip a semiconduttore (per esempio, mediante collegamento a pad disponibili in corrispondenza della relativa superficie superiore o frontale).
Un dispositivo a semiconduttore come qui esemplificato pu? comprendere materiale di incapsulamento (per esempio, 20 ed eventualmente 100B) che incapsula detti uno o pi? chip a semiconduttore accoppiati al substrato nonch? dette una o pi? antenne a filo rettilinee.
In un dispositivo a semiconduttore come qui esemplificato, dette una o pi? antenne a filo rettilinee possono essere posizionate lateralmente a detti uno o pi? chip a semiconduttore.
In un dispositivo a semiconduttore come qui esemplificato, detti uno o pi? chip a semiconduttore possono avere uno spessore nella direzione dell?asse dell?antenna e una o pi? antenne a filo rettilinee possono avere una lunghezza approssimativamente uguale o inferiore allo spessore di detti uno o pi? chip a semiconduttore.
Come qui utilizzato, ?approssimativamente? tiene conto delle tolleranze implicate nella produzione e nella misurazione delle caratteristiche considerate.
In un dispositivo a semiconduttore come qui esemplificato, il substrato planare pu? comprendere un leadframe che include un die pad (per esempio, 12A nelle Figure 1 e 2) avente uno o pi? chip o die a semiconduttore disposti su di esso nonch? una schiera di contatti (per esempio, 12B nelle Figure 1 e 2) attorno al die pad, in cui dette una o pi? antenne a filo rettilinee sono fornite in corrispondenza di detta schiera di contatti.
In un dispositivo a semiconduttore come qui esemplificato, il substrato planare pu? comprendere uno strato di ridistribuzione (vedere, per esempio, la Figura 3) fornito in corrispondenza di detti uno o pi? chip a semiconduttore per facilitare il contatto elettrico del/dei chip a semiconduttore con una schiera di formazioni di contatto (per esempio, 24), in cui dette una o pi? antenne a filo rettilinee e la schiera di formazioni di contatto sono posizionate su lati opposti dello strato di ridistribuzione.
Un procedimento come qui esemplificato pu? comprendere:
provvedere uno o pi? chip a semiconduttore (per esempio, 14) accoppiati a un substrato planare (per esempio, 12),
provvedere una o pi? antenne a filo rettilinee (per esempio, 100) che si estendono lungo un asse dell?antenna (per esempio, X100) trasversale al substrato planare, dette una o pi? antenne a filo rettilinee essendo accoppiate elettricamente all?almeno un chip a semiconduttore.
Un procedimento come qui esemplificato pu? comprendere il collegamento di dette una o pi? antenne a filo rettilinee al substrato planare, in cui dette una o pi? antenne a filo rettilinee sporgono dal substrato planare. Un procedimento come qui esemplificato pu? comprendere la fornitura di materiale di incapsulamento (per esempio, 20 ed eventualmente 100B) che incapsula detti uno o pi? chip a semiconduttore accoppiati al substrato, in cui il materiale di incapsulamento incapsula il/i chip a semiconduttore accoppiato/accoppiati al substrato nonch? l?antenna/le antenne a filo rettilineo/rettilinee.
Un procedimento come qui esemplificato pu? comprendere:
provvedere (vedere, per esempio, le Figure 4C a 4G) una massa di materiale di incapsulamento (20) per detti uno o pi? chip a semiconduttore accoppiati al substrato planare (12),
formare (vedere, perforazione laser come esemplificata da LB nella Figura 4H) nella massa di materiale di incapsulamento almeno una cavit? (per esempio, 100A), che si estende (per esempio, al substrato planare) lungo detto asse dell?antenna,
collegare (per esempio, al substrato planare) in corrispondenza della parte inferiore dell?almeno una cavit? un?antenna a filo rettilinea (per esempio, 100) (per esempio, che sporge dal substrato planare) che si estende in detta almeno una cavit? formata nella massa di materiale di incapsulamento.
Un procedimento come qui esemplificato pu? comprendere il collegamento dell?antenna a filo rettilinea al substrato planare in corrispondenza della parte inferiore dell?almeno una cavit?, opzionalmente mediante materiale per wire bonding a sfera pi? filo in corrispondenza della parte inferiore dell?almeno una cavit?.
Un procedimento come qui esemplificato pu? comprendere il riempimento con materiale di incapsulamento (per esempio, 100B) dell?almeno una cavit? avente l?antenna a filo rettilinea che si estende al suo interno.
Fermi i principi di base, i dettagli e le forme di attuazione potranno variare, anche in modo significativo, rispetto a quanto descritto a mero titolo di esempio senza discostarsi dall?entit? della protezione.
L?entit? della protezione ? determinata dalle rivendicazioni allegate.

Claims (13)

RIVENDICAZIONI
1. Dispositivo (10), comprendente:
almeno un chip a semiconduttore (14) accoppiato a un substrato planare (12),
almeno un?antenna a filo rettilinea (100) che si estende lungo un asse dell?antenna (X100) trasversale al substrato planare (12), l?almeno un?antenna a filo rettilinea (100) essendo accoppiata elettricamente (12) all?almeno un chip a semiconduttore (14).
2. Dispositivo (10) secondo la rivendicazione 1, in cui l?almeno un?antenna a filo rettilinea (100) sporge dal substrato planare (12).
3. Dispositivo (10) secondo la rivendicazione 1 o la rivendicazione 2, comprendente materiale di incapsulamento (20, 100A) che incapsula l?almeno un chip a semiconduttore (14) accoppiato al substrato (12) nonch? l?almeno un?antenna a filo rettilinea (100).
4. Dispositivo (10) secondo una qualsiasi delle rivendicazioni 1 a 3, in cui l?almeno un?antenna a filo rettilinea (100) ? posizionata lateralmente all?almeno un chip a semiconduttore (14).
5. Dispositivo (10) secondo una qualsiasi delle rivendicazioni precedenti, in cui l?almeno un chip a semiconduttore (14) ha uno spessore nella direzione dell?asse dell?antenna (X100) e l?almeno un?antenna a filo rettilinea (100) ha una lunghezza approssimativamente uguale o inferiore allo spessore dell?almeno un chip a semiconduttore (14).
6. Dispositivo (10) secondo una qualsiasi delle rivendicazioni precedenti, in cui il substrato planare (12) comprende un leadframe (12A, 12B) includente un die pad (12A) avente l?almeno un chip a semiconduttore (14) disposto su di esso nonch? una schiera di contatti (12B) attorno al die pad (12A), in cui l?almeno un?antenna a filo rettilinea (100) ? fornita in corrispondenza di detta schiera di contatti (12B).
7. Dispositivo (10) secondo una qualsiasi delle rivendicazioni 1 a 5, in cui il substrato planare comprende uno strato di ridistribuzione (12) fornito su detto almeno un chip a semiconduttore (14) per facilitare il contatto elettrico dell?almeno un chip a semiconduttore (14) con una schiera di formazioni di contatto (24), in cui l?almeno un?antenna a filo rettilinea (100) e la schiera di formazioni di contatto (24) sono posizionate su lati opposti dello strato di ridistribuzione (12).
8. Procedimento, comprendente:
provvedere almeno un chip a semiconduttore (14) accoppiato a un substrato planare (12),
provvedere almeno un?antenna a filo rettilinea (100) che si estende lungo un asse dell?antenna (X100) trasversale al substrato planare (12), l?almeno un?antenna a filo rettilinea (100) essendo accoppiata elettricamente (12) all?almeno un chip a semiconduttore (14).
9. Procedimento secondo la rivendicazione 8, comprendente il collegamento dell?almeno un?antenna a filo rettilinea (100) al substrato planare (12), in cui l?almeno un?antenna a filo rettilinea (100) sporge dal substrato planare (12).
10. Procedimento secondo la rivendicazione 8 o la rivendicazione 9, comprendente provvedere materiale di incapsulamento (20, 100B) che incapsula l?almeno un chip a semiconduttore (14) accoppiato al substrato (12) nonch? l?almeno un?antenna a filo rettilinea (100).
11. Procedimento secondo la rivendicazione 10, comprendente:
provvedere una massa di materiale di incapsulamento (20) per l?almeno un chip a semiconduttore (14) accoppiato al substrato planare (12),
formare (LB) nella massa di materiale di incapsulamento (20) almeno una cavit? (100A) che si estende lungo detto asse dell?antenna (X100),
collegare in corrispondenza della parte inferiore dell?almeno una cavit? (100A) un?antenna a filo rettilinea (100) che si estende in detta almeno una cavit? (100A) formata (LB) nella massa di materiale di incapsulamento (20).
12. Procedimento secondo la rivendicazione 11, comprendente il collegamento dell?antenna a filo rettilinea (100) al substrato planare (12) in corrispondenza della parte inferiore dell?almeno una cavit? (100A), preferibilmente mediante materiale per wire bonding a sfera pi? filo in corrispondenza della parte inferiore dell?almeno una cavit? (100A).
13. Procedimento secondo la rivendicazione 11 o la rivendicazione 12, comprendente il riempimento con materiale di incapsulamento (100B) dell?almeno una cavit? (100A) avente l?antenna a filo rettilinea (100) che si estende in essa.
IT102021000001301A 2021-01-25 2021-01-25 Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente IT202100001301A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102021000001301A IT202100001301A1 (it) 2021-01-25 2021-01-25 Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente
US17/573,339 US11915989B2 (en) 2021-01-25 2022-01-11 Semiconductor device and corresponding manufacturing method
EP22151920.0A EP4033603A1 (en) 2021-01-25 2022-01-18 Method of manufacturing semiconductor devices and corresponding semiconductor device
CN202210079082.8A CN114792675A (zh) 2021-01-25 2022-01-24 半导体装置及对应的制造方法
CN202220185507.9U CN217182183U (zh) 2021-01-25 2022-01-24 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000001301A IT202100001301A1 (it) 2021-01-25 2021-01-25 Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente

Publications (1)

Publication Number Publication Date
IT202100001301A1 true IT202100001301A1 (it) 2022-07-25

Family

ID=75111858

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000001301A IT202100001301A1 (it) 2021-01-25 2021-01-25 Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente

Country Status (3)

Country Link
US (1) US11915989B2 (it)
EP (1) EP4033603A1 (it)
IT (1) IT202100001301A1 (it)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100001301A1 (it) * 2021-01-25 2022-07-25 St Microelectronics Srl Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente
US11735830B2 (en) * 2021-08-06 2023-08-22 Advanced Semiconductor Engineering, Inc. Antenna device and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090009405A1 (en) * 2006-06-21 2009-01-08 Broadcom Corporation Integrated circuit with power supply line antenna structure and methods for use therewith
US20090272714A1 (en) * 2005-10-07 2009-11-05 Nhew R&D Pty Ltd. Method of forming an integrated circuit with mm-wave antennas using conventional ic packaging
US20180342453A1 (en) 2017-05-23 2018-11-29 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding product
US20200203264A1 (en) 2018-12-24 2020-06-25 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20200321274A1 (en) 2019-04-05 2020-10-08 Stmicroelectronics S.R.L. Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semicondctor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295161B2 (en) * 2004-08-06 2007-11-13 International Business Machines Corporation Apparatus and methods for constructing antennas using wire bonds as radiating elements
US8058714B2 (en) * 2008-09-25 2011-11-15 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated antenna
US9837701B2 (en) * 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9105485B2 (en) * 2013-03-08 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures and methods of forming the same
TWI528632B (zh) 2013-11-28 2016-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
US9583842B2 (en) * 2014-07-01 2017-02-28 Qualcomm Incorporated System and method for attaching solder balls and posts in antenna areas
CN110447146A (zh) * 2016-12-21 2019-11-12 英特尔公司 无线通信技术、装置和方法
KR102059815B1 (ko) * 2018-07-09 2019-12-27 삼성전기주식회사 안테나 기판 및 이를 포함하는 안테나 모듈
US11784143B2 (en) * 2019-05-23 2023-10-10 Intel Corporation Single metal cavity antenna in package connected to an integrated transceiver front-end
US11316252B2 (en) * 2019-10-25 2022-04-26 Sj Semiconductor (Jiangyin) Corporation Antenna packaging structure and method for forming the same
IT202100001301A1 (it) * 2021-01-25 2022-07-25 St Microelectronics Srl Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente
US11955692B2 (en) * 2021-10-29 2024-04-09 Texas Instruments Incorporated Microelectronic device package with integrated antenna

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090272714A1 (en) * 2005-10-07 2009-11-05 Nhew R&D Pty Ltd. Method of forming an integrated circuit with mm-wave antennas using conventional ic packaging
US8087155B2 (en) 2005-10-07 2012-01-03 Nhew R&D Pty Ltd Method of forming an integrated circuit with MM-wave antennas using conventional IC packaging
US20090009405A1 (en) * 2006-06-21 2009-01-08 Broadcom Corporation Integrated circuit with power supply line antenna structure and methods for use therewith
US20180342453A1 (en) 2017-05-23 2018-11-29 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding product
US20200203264A1 (en) 2018-12-24 2020-06-25 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20200321274A1 (en) 2019-04-05 2020-10-08 Stmicroelectronics S.R.L. Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semicondctor device

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
K. DOWON ET AL.: "A high-efficiency low-cost wirebond loop antenna for CMOS wafers", IEEE INTERNATIONAL SYMPOSIUM ON ANTENNAS PROPAGATION USNC/URSI NATIONAL RADIO SCIENCE MEETING, 2009, pages 4
N. VARANASI ET AL.: "On-chip bond-wire antennas on CMOS-grade silicon substrates", IEEE ANTENNAS AND PROPAGATION SOCIETY INTERNATIONAL SYMPOSIUM, 2008, pages 1 - 4
NDIP ET AL.: "Modelling the shape, length and radiation characteristics of bond wire antennas", IET MICROWAVES, ANTENNAS PROPAGATION, vol. 10, 2012, pages 1187 - 1194, XP006042568, DOI: 10.1049/iet-map.2012.0147
T. MITOMO. ET AL.: "A 2-Gb/s Throughput CMOS Transceiver Chipset With In-Package Antenna for 60-GHz Short-Range Wireless Communication", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 47, no. 12, December 2012 (2012-12-01), XP011485430, DOI: 10.1109/JSSC.2012.2216694
U. JOHANNSEN ET AL.: "Bond-wires: Readily available integrated millimeter-wave antennas", EUROPEAN MICROWAVE CONFERENCE, AMSTERDAM, 2012, pages 197 - 200, XP032328261
V. VALENTA ET AL., EXPERIMENTAL EVALUATION OF DIFFERENTIAL CHIP-TO-ANTENNA BONDWIRE INTERCONNECTS ABOVE 110 GHZ
Y. TSUTSUMI ET AL.: "Bonding wire loop antenna built into standard BGA package for 60 GHz short-range wireless communication", IEEE MTT-S INTERNATIONAL MICROWAVE SYMPOSIUM DIGEST
ZHANGYUE PING ET AL.: "Antenna-in-package for wirebond interconnection to highly-integrated 60-GHz radios", IEEE TRANSACTIONS ON ANTENNAS AND PROPAGATION., vol. 57, no. 10, pages 2842 - 2852, XP011271516, DOI: 10.1109/TAP.2009.2029290

Also Published As

Publication number Publication date
US20220238405A1 (en) 2022-07-28
EP4033603A1 (en) 2022-07-27
US11915989B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
US7579217B2 (en) Methods of making a die-up ball grid array package with printed circuit board attachable heat spreader
US8508045B2 (en) Package 3D interconnection and method of making same
US6384487B1 (en) Bow resistant plastic semiconductor package and method of fabrication
US6700210B1 (en) Electronic assemblies containing bow resistant semiconductor packages
US20070215990A1 (en) Method for making QFN package with power and ground rings
CN100477176C (zh) 集成电路封装体及其装配方法
KR20050071524A (ko) 블럭 몰드 조립체용 열 강화 패키지
US20070170570A1 (en) Integrated circuit package system including wide flange leadframe
IT202100001301A1 (it) Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente
US7642638B2 (en) Inverted lead frame in substrate
CN105977221B (zh) 气密性封装结构及封装方法
US8362601B2 (en) Wire-on-lead package system having leadfingers positioned between paddle extensions and method of manufacture thereof
CN217182183U (zh) 半导体装置
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
US11869837B2 (en) Semiconductor device packaging extendable lead and method therefor
US20240145358A1 (en) Window ball gride array (wbga) package structure
US20220199477A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
US20240178083A1 (en) Package structure and method for manufacturing the same
CN110610919A (zh) 一种引线框架、制作方法及封装结构
KR20030086703A (ko) 반도체패키지
KR20020058208A (ko) 반도체패키지 및 그 제조 방법