CN217182183U - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN217182183U
CN217182183U CN202220185507.9U CN202220185507U CN217182183U CN 217182183 U CN217182183 U CN 217182183U CN 202220185507 U CN202220185507 U CN 202220185507U CN 217182183 U CN217182183 U CN 217182183U
Authority
CN
China
Prior art keywords
planar substrate
antenna
semiconductor device
semiconductor chip
straight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220185507.9U
Other languages
English (en)
Inventor
G·格拉齐奥斯
A·桑纳
R·维拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from IT102021000001301A external-priority patent/IT202100001301A1/it
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN217182183U publication Critical patent/CN217182183U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开的实施例涉及一种半导体装置。封装内天线半导体装置包括：平面衬底，具有第一主表面；半导体芯片，被安装到所述平面衬底的所述第一主表面；第一包封材料，形成包封体，所述包封体包封被耦联到所述衬底的所述半导体芯片，所述包封体包括穿过所述包封体延伸到所述平面衬底的腔体；直导线天线，被安装在所述腔体内；其中所述直导线天线具有横向于所述平面衬底的所述第一主表面延伸的天线轴线；其中所述直导线天线电耦联到所述半导体芯片；以及第二包封材料，填充所述腔体以包封所述直导线天线。

Description

半导体装置
技术领域
本实用新型涉及包括导线天线的半导体装置。
一个或多个实施例可以应用于在(非常)高频(70GHz或更高)处工作的毫米波RF产品，如预期在汽车领域或消费电子器件(例如，5G通信装置)中越来越多地使用的那样。
背景技术
包括集成在半导体装置封装中的一个或多个天线的封装内天线(AiP)布置是已经吸引越来越多的注意和研究的领域。
以下文献证明了对该研究领域的日益关注：
Varanasi等人：“CMOS级硅衬底上的片上键合线天线”，2008年IEEE天线和传播协会国际研讨会，加利福尼亚州圣地亚哥，2008年，第1-4页；
Dowon等人：“用于CMOS晶圆的高效低成本引线键合环形天线”，2009年，IEEE天线传播国际研讨会USNC/URSI国家无线电科学会议(2009)从第4页起；
Zhang等人：“用于与高度集成的60GHz无线电的引线键合互连的封装内天线”，IEEE天线与传播汇刊57(10)，页码2842-2852；
Mitomo等人：“用于60GHz短程无线通信的带有封装内天线的2Gb/s吞吐量CMOS收发器芯片组”，IEEE固态电路杂志，卷47、12号，2012年12月；
Ndip等人：“对键合线天线的形状、长度和辐射特性的建模”，IET微波、天线和传播，6(2012)，10号，页码1187-1194；
Johannsen等人：“键合线：现成的集成毫米波天线”，2012年第42届欧洲微波会议，阿姆斯特丹，2012年，第197-200页；
Valenta等人：“110GHz以上差分芯片到天线键合线互连的实验评估”，10.1109/EuMC 2014 6986608、2014年，从第5页起；
QIN、Ivy等人：“用于3D管芯堆叠和扇出晶圆级封装的引线键合技术的进步”，2017年IEEE第67届电子组件和技术会议，第1309-1315页；
Tsutsumi等人：“用于60GHz短距离无线通信的标准BGA封装中内置的键合线环形天线”，IEEE MTT-S国际微波研讨会文摘1-4.10.1109/MWSYM.2011.5972652；以及
美国专利号8,087,155B2。
所有前述文献通过引用并入本文。
在以上列出的文献中讨论的解决方案主要包括环形引线键合天线(例如，在球栅阵列或BGA封装中)、平面天线(例如，金属迹线)或“悬空键合”天线(参见，美国专利号8,087,155)。
所得到的布置并不是如各种应用所期望的那样特别紧凑。
在本领域中需要有助于解决上文讨论的问题。
实用新型内容
根据本实用新型，可以至少克服上述一个或多个技术问题，有助于实现以下优点：在增益和辐射效率方面提供了良好的RF性能、提供天线阵列的紧凑实现方式。
根据一个或多个实施例，涉及一种半导体装置。
根据某些实施例，半导体装置包括：平面衬底，具有第一主表面；半导体芯片，被安装到所述平面衬底的所述第一主表面；第一包封材料，形成包封体，所述包封体包封被耦联到所述衬底的所述半导体芯片，所述包封体包括穿过所述包封体延伸到所述平面衬底的腔体；直导线天线，被安装在所述腔体内；其中所述直导线天线具有横向于所述平面衬底的所述第一主表面延伸的天线轴线；其中所述直导线天线电耦联到所述半导体芯片；以及第二包封材料，填充所述腔体以包封所述直导线天线。
根据某些实施例，直导线天线从所述平面衬底突出。
根据某些实施例，直导线天线在从所述半导体芯片的外周边缘偏离的位置上被安装到所述平面衬底。
根据某些实施例，半导体芯片在所述天线轴线的方向上具有厚度，并且所述直导线天线在所述天线轴线的方向上具有等于或小于所述半导体芯片的厚度的长度。
根据某些实施例，半导体芯片通过键合线电连接到所述平面衬底。
根据某些实施例，半导体芯片通过柱体电连接到所述平面衬底。
根据某些实施例，平面衬底由引线框架形成，所述引线框架具有管芯焊盘，所述半导体芯片被安装到所述管芯焊盘，并且所述引线框架还具有从所述管芯焊盘延伸离开的多个引线，其中所述直导线天线被安装到、并且电连接到所述多个引线中的一个引线。
根据某些实施例，平面衬底由再分布层形成，所述再分布层包括至少一个绝缘层和至少一个导电层，所述导电层被图案化以形成多个再分布引线，其中所述直导线天线被安装到、并且电连接到所述多个再分布引线中的一个引线。
根据某些实施例，平面衬底包括引线框架，所述引线框架包括管芯焊盘以及所述管芯焊盘周围的引线阵列，所述管芯焊盘具有布置在所述管芯焊盘上的所述半导体芯片，其中所述直导线天线耦联到所述引线阵列中的一个引线。
根据某些实施例，平面衬底包括布置在所述半导体芯片上的再分布层，以有助于所述半导体芯片与所述平面衬底的第二主表面处的接触结构的阵列的电接触，其中所述直导线天线被安装在所述再分布层的第一侧上，并且其中所述接触结构的阵列处于所述再分布层的与所述第一侧相对的第二侧上。
根据某些实施例，再分布层包括具有在所述第一侧上的表面的再分布引线，并且其中所述直导线天线被安装到、并且电连接到所述再分布引线的在所述第一侧上的所述表面。
方形扁平无引线(QFN)、球栅阵列(BGA)或晶圆级芯片尺寸封装(WLCSP)半导体装置可以是这种装置的示例。
一个或多个实施例有助于将天线集成在诸如QFN、BGA和WLCSP封装之类的集成电路封装中。
一个或多个实施例有助于使用诸如键合在WLCSP封装中的QFN引线或再分布层(RDL)上的导线之类的垂直导线形成封装内天线布置。
一个或多个实施例在增益和辐射效率方面提供了良好的RF性能，还考虑到在半导体装置封装中利用金属部分作为接地平面和馈线的可能性。
一个或多个实施例有助于可以有利地应用于提供天线阵列的紧凑实现方式。
例如，在WLCSP封装中，一个或多个实施例可以涉及在与管芯或芯片相邻的封装模制化合物(绝缘包封)中钻取腔体以暴露再分布层(RDL)，在腔体中形成垂直导线(例如，通过引线键合技术)，以及用包封材料填充腔体。
附图说明
现在将参考附图仅通过示例的方式描述一个或多个实施例，其中：
图1和图2是根据本说明书的实施例的包括布置在引线框架上的天线的方形扁平无引线(QFN)半导体装置封装的截面图；
图3是根据本说明书的实施例的包括布置在再分布层(RDL)上的天线的半导体装置封装的截面图；以及
图4A至图4M是在制造晶圆级芯片尺寸封装(WLCSP)半导体装置的示例性情况下制造根据本说明书的实施例的半导体装置封装中的可能步骤或动作的示例。
应当理解，为了简单和便于解释，各个附图可能不是按相同比例绘制的。
具体实施方式
在随后的描述中，示出一个或多个具体细节，目的在于提供对本说明书的实施例的示例的深入理解。可以在没有一个或多个具体细节的情况下，或者利用其他方法、组件、材料等来获得实施例。在其他情况下，没有详细示出或描述已知的结构、材料或操作，以便不会模糊实施例的某些方面。
在本说明书的范围内对“实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此，可能存在于本说明书的一个或多个点中的诸如“在实施例中”或“在一个实施例中”的短语不一定指代同一个实施例。
此外，在一个或多个实施例中，可以以任何适当的方式组合特定的构造、结构或特性。
本文所用的标题/附图标记仅为了方便而提供，并且因此不限定实施例的保护程度或范围。
同样可以理解，除非上下文另有说明，否则在所有附图中用相同的附图标记表示相同的部件或元件，并且为了简洁起见，将不对每个附图重复详细描述。
图1和图2是方形扁平无引线(QFN)半导体装置封装10的截面图。
这些封装以本领域技术人员本身已知的方式包括引线框架12，该引线框架具有布置在其上的一个或多个半导体芯片或管芯14。
为了简单起见，这里仅例示一个芯片或管芯14。
名称引线框架(或引线框)当前用于(例如，参见美国专利商标局的USPC统一术语表)指示金属框架，该金属框架(例如，在管芯焊盘或焊垫12A处)为半导体芯片或管芯14以及电引线12B提供支撑，以将半导体芯片或管芯耦联到14个其他电组件或触点。
实质上，如附图标记12所示的引线框架包括导电结构(引线)12B的阵列，该导电结构从外围位置在半导体芯片或管芯14的方向上向内延伸，从而从管芯焊盘12A(具有至少一个半导体芯片或管芯附接于管芯焊盘上)形成导电结构的阵列。
这可以是经由管芯附着粘合剂(例如管芯附着膜(DAF))14A，如图1所示，或者经由在半导体芯片或管芯14(的前表面或顶表面)上生长的(例如铜)柱体16，如图2所示。
如图1所示，引线框架12中的引线12B与半导体芯片或管芯14的电耦联可以是通过导线18，该导线在芯片或管芯14周围形成引线键合图案。
如图2所示，引线框架12中的引线12B与半导体芯片或管芯14的电耦联可以是通过一些柱体16，这些柱体被设置在半导体芯片或管芯14(的前表面或顶表面)的外围处。
如图1和图2所示的装置封装是通过提供包封体的绝缘包封20来完成的，该包封体是通过在引线框架12和附接于其上的(一个或多个)半导体芯片14上模制诸如环氧树脂之类的化合物而形成的。
还考虑了通过使用激光直接结构化(LDS)技术提供引线框架12中的引线12B与半导体芯片或管芯14的电耦联的可能性(例如，参见美国专利公开号2018/0342453、2020/0203264或2020/0321274，其公开内容通过引用并入本文)。
除非在下文中另外指出，否则如上所述的半导体装置架构在本领域中是常规的，这使得在此不必提供更详细的描述。
图1和图2是通过在半导体装置封装10中提供(形成)直线“垂直”键合导线天线100，将该半导体装置封装实现为封装内天线(AiP)装置的可能性的示例。
如本文所使用的，“垂直”表示天线在横向于(即，正交或基本正交于)由引线框架12提供的平面衬底的“水平”平面的方向上沿着天线轴线X100延伸(换句话说，垂直于引线框架的主表面或顶表面延伸)的事实。
术语“垂直”和“水平”涉及如图中所示定向的装置10；引线框架(衬底)12和天线100的取向因此可以改变(例如在“边缘上”安装的装置10中，衬底12将是垂直的，并且天线100是水平的)，天线100相对于衬底12的平面保持彼此“横向”取向。
衬底中的金属(导电)结构(焊盘和线或迹线，在图中不可见)提供了接地平面和馈线，馈线提供了天线100与芯片14的电耦联，以用于发射和/或接收RF信号。
具有相当(即，大约等于或小于)于常规芯片或管芯的高度或厚度(例如，大约300至500μm)的长度(在纵向天线轴线X100的方向上测量)的直线天线100被发现提供5.39dB的77GHz增益峰值和-1.21dB的77GHz辐射效率峰值。
图3是在包括耦联到再分布层(RDL)形式的平面衬底12上的半导体芯片或管芯14的半导体装置10中实现基本类似于图1和图2的封装内天线(AiP)布置的可能性的示例。
名称再分布层当前应用于将输入/输出线再分配到芯片的部分上的导线金属互连的层。这种再分布层有助于将芯片14耦联到球栅阵列24以电连接到外部电路(例如，印刷电路板(PCB)，在图中不可见)。
无论实现细节如何，图1至3中例示的直导线天线100可以通过采用例如在Qin等人的用于提供垂直互连的论文(已在此引用)中所讨论的垂直导线技术来实现。
而且将理解，无论实现细节如何，如图1至图3中例示的直导线天线100将最终由包封体的包封材料20保护。
这有助于导线天线100保持其直线形状以及所期望的取向(例如，“垂直”，与支撑衬底12正交)。
在所有附图中，直导线天线100被例示为从衬底12延伸(突出)。另外将理解，虽然出于简洁的目的而未展示，但在如本文所例示的半导体装置中，例如100之类的一个或多个直导线天线可以布置在相应的半导体芯片上(例如，通过键合到在其顶部或前表面处可用的焊盘)。
为了简单起见，所有附图都例示包括耦联到单个直导线天线100上的单个芯片或管芯14的单独装置封装10。
将理解，一个或多个实施例实际上可以包括：耦联到多个直导线天线100的单个芯片或管芯14；耦联到单个直导线天线100的多个芯片或管芯14；或者耦联到多个直导线天线100的多个芯片或管芯14。
图4A至图4M是在制造晶圆级芯片尺寸封装(WLCSP)半导体装置的示例性情况下制造图3中例示的类型的半导体装置封装10的方法中的可能步骤的示例。
本领域技术人员将另外理解，就以下而言，图4A至图4M的步骤顺序仅是示例性的：a)所示出的一个或多个步骤(例如，对于某些封装类型可以省略一个或多个晶圆翻转步骤)可以省略和/或由其他步骤代替；b)可以添加附加步骤；并且c)一个或多个步骤可以以不同于所示顺序的顺序进行。
此外，虽然在图4A至图4M中与在图3(基本是WLCSP)中例示的类型的半导体装置封装中提供导线天线100结合进行了例示，但是与提供天线100相关的步骤可以加以必要的变更而应用于在图1和图2中例示的半导体装置封装10中提供导线天线100。
图4A至图4M涉及同时制造多个装置10，这些装置最后在如图4M所示的“分离”步骤中被分开，如现有技术中的其他常规步骤。
此外，为了简单和便于理解，除非上下文另外指出，否则与已经结合图1至图3讨论的部件或元件类似的部件或元件在图4A至图4M中用类似的附图标记表示，并且为了简洁将不重复详细描述；并且为了简单起见，图1至图3中可能示出的某些细节在图4A至图4M中不再重复。
图4A至图4M中例示的步骤如下：
图4A-提供载带T
图4B-管芯14的放置(在所示示例中面朝下)
图4C-包封材料20的模制(用于包封体的后续形成)
图4D-载带T的去除
图4E-晶圆的翻转，管芯14面朝上
图4F-提供钝化/金属化/钝化层(以提供充当衬底12的再分布层)，其中，金属化被图案化以提供金属引线
图4G-晶圆的翻转
图4H-激光钻孔(经由激光束LB)穿过包封材料20向下到达衬底12的再分布层(或引线框架)的金属引线，以提供用于容纳天线100的(例如，圆柱体形)腔体100A
图4I-天线100的形成：这可以涉及借助于传统的引线键合设备，在包封材料20中钻出的腔体100A的底部上对衬底12执行“第一键合”步骤(球加导线)，随后垂直“毛细管”抽出并在天线100的期望的受控长度处切割引线
图4J-用绝缘材料(例如，球形顶部树脂或包封材料20的相同化合物)的填充块100B填充包封材料20中的腔体100A(在腔体中具有天线100)
图4K-晶圆的翻转
图4L-球24的附接
图4M-分离以用其包封体来限定封装。
如结合图4I所述，天线100的形成可以包括采用传统的引线键合技术，该引线键合技术使用诸如金、铝或铜之类的材料的引线(例如，15微米引线)，如引线键合技术中常规的那样。
简言之，如本文所例示的半导体装置(例如，10)可以包括：一个或多个半导体芯片(例如，14)，半导体芯片耦联到平面衬底(例如，12)；以及一个或多个直导线天线(例如，100)，直导线天线沿着与平面衬底横向(例如，与衬底正交或基本正交)的天线轴线(例如，X100)延伸，所述一个或多个直导线天线电耦联(例如，经由图1和图2中的引线框架或图3中的再分布层)到所述一个或多个半导体芯片。
在如本文所例示的半导体装置中，一个或多个直导线天线可以从平面衬底突出。
虽然为了简洁而未示出，但是再次注意，在如本文所例示的半导体装置中，一个或多个直导线天线可以布置在一个或多个半导体芯片上(例如，通过键合到在其顶表面或前表面处可用的焊盘)。
本文所例示的半导体装置可以包括包封材料(例如，20并且可能是100B)，该包封材料将耦联到衬底上的一个或多个半导体芯片以及一个或多个直导线天线包封在包封体内。
在如本文所例示的半导体装置中，一个或多个直导线天线可以处于一个或多个半导体芯片的侧面(即，处于从外周边缘偏移的位置)。
在如本文所例示的半导体装置中，一个或多个半导体芯片可以具有在天线轴线方向上的厚度，并且一个或多个直导线天线可以具有近似等于或小于一个或多个半导体芯片的厚度的长度。
如本文所用，“近似地”具体地考虑了涉及制造和测量所考虑的特征的公差并且更一般地意味着在标称或设计指定值的(+/-)1％-5％内。
在如本文所例示的半导体装置中，平面衬底可以包含引线框架，所述引线框架包含上面布置有一个或多个半导体芯片或管芯的管芯焊盘(例如，图1及2中的12A)以及在所述管芯焊盘周围的引线阵列(例如，图1及2中的12B)，其中，一个或多个直导线天线布置在所述引线阵列处。
在如本文所例示的半导体装置中，平面衬底可以包括被设置在所述一个或多个半导体芯片上的再分布层(例如，参见图3)，以促进(一个或多个)半导体芯片与接触结构(例如，24)的阵列的电接触，其中，一个或多个直导线天线和接触结构的阵列处于再分布层的相对侧上。
本文所例示的方法可以包括：提供一个或多个半导体芯片(例如，14)，半导体芯片耦联到平面衬底(例如，12)；以及提供一个或多个直导线天线(例如100)，直导线天线沿着横向于平面衬底的天线轴线(例如X100)延伸，所述一个或多个直导线天线电耦联到所述至少一个半导体芯片。
本文所例示的方法可以包括将一个或多个直导线天线键合到平面衬底，其中一个或多个直导线天线从平面衬底突出。
本文所例示的方法可以包括提供包封材料(例如20并且可能是100B)，该包封材料包封耦联到衬底上的一个或多个半导体芯片，其中，包封材料包封耦联到衬底上的(一个或多个)半导体芯片以及(一个或多个)直导线天线。
本文所例示的方法可以包括：为耦联到平面衬底(12)上的一个或多个半导体芯片提供(例如，见图4C至图4G)包封材料(20)块；在包封材料块中形成(参见，如图4H中的LB所例示的激光钻孔)至少一个腔体(例如，100A)，该腔体沿着所述天线轴线延伸(例如，延伸到平面衬底)穿过包封材料；以及在所述至少一个腔体的底部处键合(例如，键合到平面衬底)直导线天线(例如，100)(例如，从平面衬底突出)，所述直导线天线在形成于包封材料块中的所述至少一个腔体中延伸。
本文所例示的方法可以包括在至少一个腔体的底部将直导线天线键合到平面衬底，可选地在至少一个腔体的底部通过球加引线键合导线材料来进行。
本文所例示的方法可以包括将绝缘包封材料(例如100B)填充到至少一个腔体中，该腔体具有在其中延伸的直导线天线。
在不损害基本原理的情况下，细节和实施例可以相对于仅通过示例描述的内容而变化，甚至显著变化，而不脱离保护范围。
权利要求书是对本文提供的实施例的技术教导的集成部分。
保护范围由所附权利要求确定。

Claims (11)

1.一种半导体装置，其特征在于，所述半导体装置包括：
平面衬底，具有第一主表面；
半导体芯片，被安装到所述平面衬底的所述第一主表面；
第一包封材料，形成包封体，所述包封体包封被耦联到所述衬底的所述半导体芯片，所述包封体包括穿过所述包封体延伸到所述平面衬底的腔体；
直导线天线，被安装在所述腔体内；其中所述直导线天线具有横向于所述平面衬底的所述第一主表面延伸的天线轴线；
其中所述直导线天线电耦联到所述半导体芯片；以及
第二包封材料，填充所述腔体以包封所述直导线天线。
2.根据权利要求1所述的半导体装置，其特征在于，所述直导线天线从所述平面衬底突出。
3.根据权利要求1所述的半导体装置，其特征在于，所述直导线天线在从所述半导体芯片的外周边缘偏离的位置上被安装到所述平面衬底。
4.根据权利要求1所述的半导体装置，其特征在于，所述半导体芯片在所述天线轴线的方向上具有厚度，并且所述直导线天线在所述天线轴线的方向上具有等于或小于所述半导体芯片的厚度的长度。
5.根据权利要求1所述的半导体装置，其特征在于，所述半导体芯片通过键合线电连接到所述平面衬底。
6.根据权利要求1所述的半导体装置，其特征在于，所述半导体芯片通过柱体电连接到所述平面衬底。
7.根据权利要求1所述的半导体装置，其特征在于，所述平面衬底由引线框架形成，所述引线框架具有管芯焊盘，所述半导体芯片被安装到所述管芯焊盘，并且所述引线框架还具有远离所述管芯焊盘延伸的多个引线，其中所述直导线天线被安装到、并且电连接到所述多个引线中的一个引线。
8.根据权利要求1所述的半导体装置，其特征在于，所述平面衬底由再分布层形成，所述再分布层包括至少一个绝缘层和至少一个导电层，所述导电层被图案化以形成多个再分布引线，其中所述直导线天线被安装到、并且电连接到所述多个再分布引线中的一个引线。
9.根据权利要求1所述的半导体装置，其特征在于，所述平面衬底包括引线框架，所述引线框架包括管芯焊盘以及所述管芯焊盘周围的引线阵列，所述管芯焊盘具有布置在所述管芯焊盘上的所述半导体芯片，其中所述直导线天线耦联到所述引线阵列中的一个引线。
10.根据权利要求1所述的半导体装置，其特征在于，所述平面衬底包括布置在所述半导体芯片上的再分布层，以有助于所述半导体芯片与所述平面衬底的第二主表面处的接触结构的阵列的电接触，其中所述直导线天线被安装在所述再分布层的第一侧上，并且其中所述接触结构的阵列处于所述再分布层的与所述第一侧相对的第二侧上。
11.根据权利要求10所述的半导体装置，其特征在于，所述再分布层包括具有在所述第一侧上的表面的再分布引线，并且其中所述直导线天线被安装到、并且电连接到所述再分布引线的在所述第一侧上的所述表面。
CN202220185507.9U 2021-01-25 2022-01-24 半导体装置 Active CN217182183U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102021000001301 2021-01-25
IT102021000001301A IT202100001301A1 (it) 2021-01-25 2021-01-25 Dispositivo a semiconduttore e procedimento di fabbricazione corrispondente
US17/573,339 2022-01-11
US17/573,339 US11915989B2 (en) 2021-01-25 2022-01-11 Semiconductor device and corresponding manufacturing method

Publications (1)

Publication Number Publication Date
CN217182183U true CN217182183U (zh) 2022-08-12

Family

ID=82460336

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202220185507.9U Active CN217182183U (zh) 2021-01-25 2022-01-24 半导体装置
CN202210079082.8A Pending CN114792675A (zh) 2021-01-25 2022-01-24 半导体装置及对应的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210079082.8A Pending CN114792675A (zh) 2021-01-25 2022-01-24 半导体装置及对应的制造方法

Country Status (1)

Country Link
CN (2) CN217182183U (zh)

Also Published As

Publication number Publication date
CN114792675A (zh) 2022-07-26

Similar Documents

Publication Publication Date Title
US7504721B2 (en) Apparatus and methods for packaging dielectric resonator antennas with integrated circuit chips
CN103779319B (zh) 具有集成天线的半导体封装及其形成方法
US8983399B2 (en) Semiconductor device, method of manufacturing the same, in-millimeter-wave dielectric transmission device, method of manufacturing the same, and in-millimeter-wave dielectric transmission system
KR100962848B1 (ko) 안테나 디바이스, 집적형 통신 디바이스 및 ｉｃ 패키지 장치
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
CN108231750A (zh) 射频器件封装体及其形成方法
US20060276157A1 (en) Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
CN113451280A (zh) 包括天线的半导体装置
US9093391B2 (en) Integrated circuit packaging system with fan-in package and method of manufacture thereof
US11670607B2 (en) Electronic package
Zwick et al. Pea-sized mmW transceivers: QFN-? Based packaging concepts for millimeter-wave transceivers
US11915989B2 (en) Semiconductor device and corresponding manufacturing method
KR20230127138A (ko) 패키지 기판 상에 안테나를 갖는 안테나 인 패키지
CN108962878B (zh) 电子封装件及其制法
KR20100010747A (ko) 반도체 소자 패키지
US20020121707A1 (en) Super-thin high speed flip chip package
CN111446535B (zh) 电子封装件及其制法
CN217182183U (zh) 半导体装置
Zwick et al. QFN based packaging concepts for millimeter-wave transceivers
CN221613892U (zh) 毫米波芯片封装结构、毫米波隔离器
US12040284B2 (en) 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna
TWI789977B (zh) 電子裝置及其製造方法
US20240145908A1 (en) Electronic package and manufacturing method thereof
US20220199477A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
CN116666967A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant