CN116666967A - 电子封装件及其制法 - Google Patents

Abstract

本发明涉及一种电子封装件及其制法，包括于线路结构上设置电子结构与导电体，再将电子元件设于该电子结构与该导电体上且电性连接该电子结构与该导电体，之后将屏蔽结构连接该电子元件与该电子结构，以令该电子元件经由该屏蔽结构隔绝外部信号的干扰。

Description

电子封装件及其制法

技术领域

本发明有关一种电子封装件，尤指一种具屏蔽结构的电子封装件及其制法。

背景技术

目前无线通讯技术已广泛应用于各式消费性电子产品(如手机、平板电脑等)，以利接收或发送各种无线信号。此外，为满足消费性电子产品的携带及上网便利性，无线通讯模块的制造与设计朝轻、薄、短、小的需求作开发，其中，平面天线(Patch Antenna)因具有体积小、重量轻与制造容易等特性而广泛利用在电子产品的无线通讯模块中。

目前5G的相关应用技术于未来将全面商品化，相关应用频率范围约在1GHz～1000GHz之间的高频频段，其商业应用模式为5G搭配4GLTE，并于户外架设一蜂巢式基站以配合设于室内的小基站，故5G行动通讯会于基站内使用大量天线以符合5G系统的大容量快速传输且低延迟的要求。

图1现有无线通讯模块的立体示意图。如图1所示，该无线通讯模块1包括：一基板10、设于该基板10上的多个电子元件11、一天线结构12以及封装材13。该基板10为电路板并呈矩形体。该电子元件11设于该基板10上且电性连接该基板10。该天线结构12为平面型且具有一天线本体120与一导线121，该天线本体120经由该导线121电性连接该电子元件11。该封装材13覆盖该电子元件11与该部分导线121。

然而，现有无线通讯模块1中，该电子元件11与该天线结构12之间容易产生电磁干扰(Electromagnetic Interference，简称EMI)，因而造成该无线通讯模块1无法提供运行5G系统所需的电性功能。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件及其制法，可解决现有技术中的至少部分问题。

本发明的电子封装件，包括：线路结构；电子结构，其设于该线路结构上且电性连接该线路结构；导电体，其设于该线路结构上且电性连接该线路结构；电子元件，其设于该电子结构与该导电体上且电性连接该电子结构与该导电体；以及屏蔽结构，其连接该电子元件与该电子结构。

本发明亦提供一种电子封装件的制法，包括：将电子结构与导电体设于一线路结构上，且令该电子结构与该导电体均电性连接该线路结构；于该电子结构与该导电体上设置电子元件，且令该电子元件电性连接该电子结构与该导电体；以及将屏蔽结构连接该电子元件与该电子结构。

前述的电子封装件及其制法中，该电子结构具有相对的第一表面与第二表面，该电子结构以其第二表面结合于该线路结构上，且该第一表面定义有连接该屏蔽结构的接地区。例如，该电子结构的第一表面上于该接地区以外处配置多个电性连接该电子元件的信号端口，且该接地区上配置多个连接该屏蔽结构的接地端口。进一步，该接地端口的宽度为3微米。或者，该信号端口与该接地端口之间的距离至少为该接地端口的宽度的三倍。

前述的电子封装件及其制法中，该电子结构与该导电体上设置多个该电子元件，且多个该电子元件区分有高频元件及低频元件。

前述的电子封装件及其制法中，该屏蔽结构遮盖该电子元件的至少部分表面。

前述的电子封装件及其制法中，还包括形成封装体于该线路结构上以包覆该电子结构、导电体、电子元件及屏蔽结构。

前述的电子封装件及其制法中，还包括堆叠天线结构于该线路结构上，以令该电子元件位于该线路结构与该天线结构之间。

由上可知，本发明的电子封装件及其制法中，主要经由屏蔽结构连接该电子元件与该电子结构，使该电子元件能隔绝外部信号的干扰，故相比于现有技术，本发明的电子封装件于该电子元件与天线结构之间不会产生电磁干扰(EMI)，因而能提供运行5G系统所需的电性功能，以达到5G系统的天线运行的需求。

附图说明

图1为现有无线通讯模块的立体示意图。

图2A至图2H为本发明的电子封装件的制法的剖面示意图。

图3A为图2A的电子结构的另一实施例的剖面示意图。

图3B及图3C为图2D的其它不同实施例的局部剖面示意图。

图4A至图4B为图2A至图2H的制法的其它实施例的剖面示意图。

主要组件符号说明

1 无线通讯模块

10 基板

11 电子元件

12,27 天线结构

120 天线本体

121 导线

13 封装材

2,4 电子封装件

20 线路结构

20a 第一侧

20b 第二侧

200 第一绝缘层

201 第一线路层

21 第一电子元件

210,220,480 导电凸块

211,221 绝缘材

22 第二电子元件

23,43 导电结构

231 第一导电体

232 第二导电体

24 电子结构

24a 第一表面

24b 第二表面

240 信号端口

241 接地端口

25,45 封装体

25a 第一包覆层

25b 第二包覆层

250 开孔

26 增层部

260 第二绝缘层

261 天线层

270 绝缘间隔体

271 天线体

28,48 屏蔽结构

29 导电元件

9 支撑板

D 宽度

L 距离

G 接地区。

具体实施方式

以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

图2A至图2H为本发明的电子封装件2的制法的剖面示意图。

如图2A所示，于一支撑板9上结合有线路结构20，该线路结构20具有相对的第一侧20a与第二侧20b，且该线路结构20以其第二侧20b结合至该支撑板9上。接着，于该线路结构20的第一侧20a上形成多个电性连接该线路结构20的第一导电体231，且设置至少一电子结构24于该线路结构20的第一侧20a上。

所述的线路结构20为基板(substrate)构造，如具有核心层的封装基板型式或无核心层(coreless)的载板型式，其中，该线路结构20包括至少一第一绝缘层200与设于该第一绝缘层200上的第一线路层201，如线路重布层(redistribution layer，简称RDL)。

于本实施例中，形成该第一线路层201的材料为铜，且形成该第一绝缘层200的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。

所述的支撑板9例如为半导体材料(如硅或玻璃)的板体，其可经由离型层(图略)结合该线路结构20的第二侧20b。

所述的第一导电体231例如为柱状体、线状体或球状体，其立设于该第一线路层201上并电性连接该第一线路层201。

于本实施例中，形成该第一导电体231的材料为如铜、金的金属材或焊锡材，但并不限于上述。

所述的电子结构24为接地元件，如具有导电硅穿孔(Through-silicon via，简称TSV)的中介板(interposer)形式、虚芯片(dummy die)形式、桥接元件形式及其它非主动芯片形式。

于本实施例中，该电子结构24具有相对的第一表面24a与第二表面24b，该电子结构24以其第二表面24b粘固于该线路结构20的第一侧20a上，且该第一表面24a定义有至少一接地区G，并于该接地区G以外的第一表面24a上配置多个金属凸块状的信号端口240。例如，该接地区G上可依需求配置多个金属凸块状的接地端口241，如图3A所示，且该接地端口241的宽度D为3微米，并使该信号端口240与接地端口241的间的距离L至少为该接地端口241的宽度D的3倍，以避免串音干扰(crosstalk)的问题。

如图2B所示，形成一第一包覆层25a于该线路结构20的第一侧20a上，以令该第一包覆层25a包覆该电子结构24与该多个第一导电体231，并使该第一导电体231与该信号端口240(甚至该接地端口241)的部分表面外露于该第一包覆层25a。

于本实施例中，该第一包覆层25a为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该线路结构20的第一侧20a上。

再者，可经由整平制程，令该第一包覆层25a的上表面与该多个第一导电体231的端面及该多个信号端口240(甚至该接地端口241)的顶面共平面，以外露该第一导电体231与该信号端口240(甚至该接地端口241)。例如，该整平制程可采用研磨方式，移除该第一导电体231、信号端口240(甚至该接地端口241)与第一包覆层25a的部分材料，而使该第一包覆层25a的上表面齐平该多个第一导电体231的端面及该多个信号端口240(甚至该接地端口241)的顶面。

如第2C图所示，设置第一电子元件21与第二电子元件22于该第一包覆层25a上，以令该第一电子元件21与第二电子元件22电性连接部分该多个第一导电体231，而部分该多个第一导电体231上则未设置该第一电子元件21与第二电子元件22，并使该第一电子元件21与第二电子元件22电性连接至该多个信号端口240。另外，于该第一包覆层25a的上表面上形成多个开孔250，以令该电子结构24的部分第一表面24a(如该接地区G或该接地端口241)外露于该多个开孔250。

于本实施例中，该第一电子元件21与第二电子元件22均为主动元件，如半导体芯片，且各自经由多个如焊锡材料的导电凸块210,220以覆晶方式设于该第一导电体231与该信号端口240上，并以如底胶的绝缘材211,221包覆该些导电凸块210,220。然而，有关该电子元件电性连接该第一导电体231与该信号端口240的方式繁多，如打线方式，并不限于上述。

再者，该第一电子元件21与第二电子元件22可为射频芯片。例如，以6吉赫(GHz)频段为界线，该第一电子元件21为具有5G毫米波(㎜Wave)功能的高频芯片(即高于6GHz，如收发24～60GHz)，且该第二电子元件为具有5G毫米波功能的低频芯片(即6GHz以下，俗称Sub-6GHz，如收发约410～7125兆赫(MHz))。

另外，该些开孔250位于该第一电子元件21与第二电子元件22之间。应可理解地，若该绝缘材211,221遮盖该接地区G(或该接地端口241)，该些开孔250将贯穿该绝缘材211,221，以外露该接地区G(或该接地端口241)。

如第2D图所示，于外露出该开孔250的第一表面24a(或该接地区G)上形成屏蔽结构28，且令该屏蔽结构28延伸连接该第一电子元件21与第二电子元件22。

于本实施例中，该屏蔽结构28为金属层，其以电镀、化镀或其它涂布方式形成于该第一电子元件21与第二电子元件22的至少部分表面上并延伸至该开孔250中的第一表面24a(或该接地区G)上。例如，该屏蔽结构28仅遮盖该第一电子元件21与第二电子元件22的侧面(如图3B所示)，或还遮盖该第一电子元件21与第二电子元件22的顶表面(如图3C所示)，甚至遮该该第一电子元件21与第二电子元件22的多个侧面与顶表面(如图2D所示)。应可理解地，有关该屏蔽结构28的种类繁多，如框架、罩盖等形式，并不限于上述。

于其它实施例中，亦可先将屏蔽结构48设于该第一电子元件21与第二电子元件22上，再将该第一电子元件21与第二电子元件22设于部分该多个第一导电体231与该电子结构24之上，如图4A所示。应可理解地，若该屏蔽结构48无法接触该电子结构24(或该接地区G)时，可经由导电凸块480连接该屏蔽结构48与该电子结构24(或该接地区G)，如图4B所示。

如图2E所示，于部分未设置该第一电子元件21与第二电子元件22的多个第一导电体231上形成多个第二导电体232，再形成一第二包覆层25b于该第一包覆层25a上，以令该第二包覆层25b包覆该第一电子元件21与第二电子元件22、屏蔽结构28及该多个第二导电体232，其中，该第一电子元件21与第二电子元件22及该屏蔽结构28可依需求外露或不外露于该第二包覆层25b。

于本实施例中，该第二导电体232例如为柱状体、线状体或球状体，其立设于该第一导电体231上以电性连接该第一导电体231。例如，形成该第二导电体232的材料为如铜、金的金属材或焊锡材，但并不限于上述。

再者，该第一导电体231与第二导电体232可作为导电结构23。例如，该第一导电体231与第二导电体232均为柱状体，使该导电结构23成为多段式导电柱。或者，该导电结构43亦可为一体式导电柱，如图4A所示。应可理解地，当该导电结构43为一体式导电柱时，其高度不同于该连接第一与第二电子元件21,22的第一导电体231的高度，但该导电结构43与该第一导电体231仍可依需求选择同一制程制作或分开制作。

另外，该第二包覆层25b为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、环氧树脂(epoxy)或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该第一包覆层25a上，故该第一包覆层25a与第二包覆层25b可作为封装体25。应可理解地，该第一包覆层25a与第二包覆层25b可采用相同或相异材料，并无特别限制。

另外，可经由整平制程，令该第二包覆层25b的上表面与该多个第二导电体232的端面共平面，以外露该第二导电体232。例如，该整平制程可采用研磨方式，移除该第二导电体232与第二包覆层25b的部分材料，而使该第二包覆层25b的上表面齐平该多个第二导电体232的端面。

于其它实施例中，该封装体45亦可为以单一制程制作，如图4B所示的电子封装件4。例如，待完成该线路结构20上的布设后(如图4A所示的接置该第一与第二电子元件21,22后)，可于一次封装制程中形成绝缘材，以作为该封装体45，使该封装体45包覆该电子结构24、第一导电体231、导电结构43、屏蔽结构48、该些导电凸块210,220,480、第一及第二电子元件21,22。应可理解地，可省略制作如底胶的绝缘材211,221。

如图2F所示，形成一增层部26于该封装体25(或第二包覆层25b)上，使该增层部26电性连接该导电结构23(或该第二导电体232)。

于本实施例中，该增层部26包含有至少一第二绝缘层260、及设于该第二绝缘层260上的第二线路层(如RDL形式)，以令该第二线路层电性连接该导电结构23(或该第二导电体232)。于本实施例中，该增层部26仅配置单一第二线路层，供作为天线层261。

再者，形成该天线层261的材料为铜，且形成该第二绝缘层260的材料为如聚对二唑苯(PBO)、聚酰亚胺(PI)、预浸材(PP)的介电材。

如图2G所示，于该增层部26上形成一配置有天线体271的绝缘间隔体270，以令该天线体271与天线层261分别位于该绝缘间隔体270相对两侧，以形成天线结构27，使该天线结构27堆叠于该线路结构20的第一侧20a上，且使该第一电子元件21与第二电子元件22位于该线路结构20与该天线结构27之间。

于本实施例中，该天线体271与天线层261以耦合方式传输信号，并使该天线层261经由该导电结构23电性连接该线路结构20，以作为该天线结构27的馈入线路。例如，该天线层261与该天线体271可由交变电压、交变电流或辐射变化产生辐射能量，且该辐射能量为电磁场，以令该天线层261与该天线体271能相互电磁耦合，使天线信号能于该天线层261与该天线体271之间传递。

再者，可经由溅镀(sputtering)、蒸镀(vaporing)、电镀、无电电镀、化镀或贴膜(foiling)等方式制作天线体271，且该天线层261与该天线体271之间无其它金属材。

另外，该绝缘间隔体270为介电层，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)或封装材(molding compound)等介电材，但并不限于上述。例如，该绝缘间隔体270的介电系数可依需求小于3.7。

如图2H所示，移除该支撑板9，以外露该线路结构20的第二侧20b，再形成多个如焊球的导电元件29于该线路结构20的第二侧20b最外层的第一线路层201上。

于本实施例中，可形成一凸块底下金属层(Under Bump Metallurgy，简称UBM)于该线路结构20的第二侧20b最外层的第一线路层201上，以利于结合该导电元件29。

因此，本发明的电子封装件的制法主要经由该屏蔽结构28的设计，以供第一电子元件21与第二电子元件22隔绝来自该天线结构27的信号的干扰，故相比于现有技术，本发明的第一电子元件21及第二电子元件22与该天线结构27之间不会产生电磁干扰(Electromagnetic Interference，简称EMI)，因而该电子封装件能提供运行5G系统所需的电性功能。

再者，该屏蔽结构28,48接地连接该电子结构24，可将该屏蔽结构28,48的电荷导入该电子结构24的接地区G，以进一步提升屏蔽的功效。

本发明还提供一种电子封装件2,4，其包括：一具有第一线路层201的线路结构20、一电子结构24、多个第一导电体231、第一电子元件21与第二电子元件22以及一屏蔽结构28,48。

所述的线路结构20具有相对的第一侧20a与第二侧20b。

所述的电子结构24设于该线路结构20的第一侧20a上且电性连接该线路结构20的第一线路层201。

所述的第一导电体231设于该线路结构20的第一侧20a上且电性连接该线路结构20的第一线路层201。

所述的第一电子元件21与第二电子元件22设于该电子结构24与该第一导电体231上且电性连接该电子结构24与该第一导电体231。

所述的屏蔽结构28,48接触连接该第一电子元件21及第二电子元件22与该电子结构24。

于一实施例中，该电子结构24具有相对的第一表面24a与第二表面24b，该电子结构24以其第二表面24b结合于该线路结构20的第一侧20a上，且该第一表面24a定义有连接该屏蔽结构28的接地区G。例如，该电子结构24的第一表面24a上于该接地区G以外处配置多个电性连接该第一电子元件21与第二电子元件22的信号端口240，且该接地区G上配置多个连接该屏蔽结构28,48的接地端口241。进一步，该接地端口241的宽度D为3微米。或者，该信号端口240与该接地端口241之间的距离L至少为该接地端口241的宽度D的三倍。

于一实施例中，该电子结构24与该第一导电体231上设置该第一电子元件21与第二电子元件22，且该第一电子元件21为高频元件，而该第二电子元件22为低频元件。

于一实施例中，该屏蔽结构28,48遮盖该第一电子元件21与第二电子元件22的至少部分表面。

于一实施例中，所述的电子封装件2,4还包括形成于该线路结构20上以包覆该电子结构24、第一导电体231、第一电子元件21与第二电子元件22及屏蔽结构28的封装体25,45。

于一实施例中，所述的电子封装件2还包括堆叠于该线路结构20上的天线结构27，以令该第一电子元件21与第二电子元件22均位于该线路结构20与该天线结构27之间，且该天线结构27电性连接该线路结构20。

综上所述，本发明的电子封装件及其制法经由该屏蔽结构的设计，以供电子元件隔绝来自该天线结构的信号的干扰，故本发明的电子封装件于该电子元件与该天线结构之间不会产生电磁干扰，因而能提供系统所需的电性功能。

上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种电子封装件，包括：

线路结构；

电子结构，其设于该线路结构上且电性连接该线路结构；

导电体，其设于该线路结构上且电性连接该线路结构；

电子元件，其设于该电子结构与该导电体上且电性连接该电子结构与该导电体；以及

屏蔽结构，其连接该电子元件与该电子结构。

2.如权利要求1所述的电子封装件，其中，该电子结构具有相对的第一表面与第二表面，该电子结构以其第二表面结合于该线路结构上，且该第一表面定义有连接该屏蔽结构的接地区。

3.如权利要求2所述的电子封装件，其中，该电子结构的第一表面上于该接地区以外配置多个电性连接该电子元件的信号端口。

4.如权利要求3所述的电子封装件，其中，该接地区上配置多个连接该屏蔽结构的接地端口。

5.如权利要求4所述的电子封装件，其中，该接地端口的宽度为3微米。

6.如权利要求4所述的电子封装件，其中，该信号端口与该接地端口之间的距离至少为该接地端口的宽度的三倍。

7.如权利要求1所述的电子封装件，其中，该电子结构与该导电体上设置多个该电子元件，且多个该电子元件区分有高频元件及低频元件。

8.如权利要求1所述的电子封装件，其中，该屏蔽结构遮盖该电子元件的至少部分表面。

9.如权利要求1所述的电子封装件，其中，该电子封装件还包括形成于该线路结构上以包覆该电子结构、导电体、电子元件及屏蔽结构的封装体。

10.如权利要求1所述的电子封装件，其中，该电子封装件还包括堆叠于该线路结构上的天线结构，以令该电子元件位于该线路结构与该天线结构之间。

11.一种电子封装件的制法，包括：

将电子结构与导电体设于一线路结构上，且令该电子结构与该导电体电性连接该线路结构；

于该电子结构与该导电体上设置电子元件，且令该电子元件电性连接该电子结构与该导电体；以及

将屏蔽结构连接该电子元件与该电子结构。

12.如权利要求11所述的电子封装件的制法，其中，该电子结构具有相对的第一表面与第二表面，该电子结构以其第二表面结合于该线路结构上，且该第一表面定义有连接该屏蔽结构的接地区。

13.如权利要求12所述的电子封装件的制法，其中，该电子结构的第一表面上于该接地区以外配置多个电性连接该电子元件的信号端口。

14.如权利要求13所述的电子封装件的制法，其中，该接地区上配置多个连接该屏蔽结构的接地端口。

15.如权利要求14所述的电子封装件的制法，其中，该接地端口的宽度为3微米。

16.如权利要求14所述的电子封装件的制法，其中，该信号端口与该接地端口之间的距离至少为该接地端口的宽度的三倍。

17.如权利要求11所述的电子封装件的制法，其中，该电子结构与该导电体上设置多个该电子元件，且多个该电子元件区分有高频元件及低频元件。

18.如权利要求11所述的电子封装件的制法，其中，该屏蔽结构遮盖该电子元件的至少部分表面。

19.如权利要求11所述的电子封装件的制法，其中，该制法还包括形成封装体于该线路结构上以包覆该电子结构、导电体、电子元件及屏蔽结构。

20.如权利要求11所述的电子封装件的制法，其中，该制法还包括堆叠天线结构于该线路结构上，以令该电子元件位于该线路结构与该天线结构之间。