CN113555348A - 半导体设备 - Google Patents

半导体设备 Download PDF

Info

Publication number
CN113555348A
CN113555348A CN202110114802.5A CN202110114802A CN113555348A CN 113555348 A CN113555348 A CN 113555348A CN 202110114802 A CN202110114802 A CN 202110114802A CN 113555348 A CN113555348 A CN 113555348A
Authority
CN
China
Prior art keywords
substrate
semiconductor chip
disposed
region
antenna pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110114802.5A
Other languages
English (en)
Inventor
俞世浩
辛成浩
李邦元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113555348A publication Critical patent/CN113555348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/28—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using a secondary device in the form of two or more substantially straight conductive elements
    • H01Q19/30—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using a secondary device in the form of two or more substantially straight conductive elements the primary active element being centre-fed and substantially straight, e.g. Yagi antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q25/00—Antennas or antenna systems providing at least two radiating patterns
    • H01Q25/005—Antennas or antenna systems providing at least two radiating patterns providing two patterns of opposite direction; back to back antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

一种半导体设备可以包括：基板、掩埋在基板中的第一半导体芯片、第一天线图案、第二天线图案和外部端子。基板的底表面可以包括彼此间隔开的第一区和第二区。第一半导体芯片可以具有第一有源表面，第一有源表面朝向基板的核心部的顶表面。第一天线图案可以设置在基板的顶表面上，并且电连接到第一半导体芯片。外部端子可以设置在基板的底表面的第一区上，并且第二天线图案可以设置在基板的底表面的第二区上。

Description

半导体设备
相关申请的交叉引用
本专利申请要求于2020年4月23日向韩国知识产权局递交的韩国专利申请No.10-2020-0049074的优先权，其全部内容通过引用合并于此。
技术领域
本公开涉及一种半导体设备，具体地，涉及一种包括天线的半导体设备。
背景技术
为了满足最近对高性能电子设备日益增长的需求，需要提高要用于诸如智能电话之类的移动设备中的各个组件的电磁波的频率和带宽。具体地，对于毫米波和5G天线模块，不仅需要减小模块的尺寸，还需要最小化天线模块中的部件之间的干扰。此外，为了保证装置中的安装位置的自由度，存在针对模块的几何特征(例如，尺寸、厚度等)的许多限制。
发明内容
本发明构思的实施例提供了一种包括天线图案的半导体设备，所述天线图案被配置为减小阴影区并提高信号辐射效率。
本发明构思的实施例提供了一种具有减小的尺寸的半导体设备。
本发明构思的实施例提供了一种具有改善的电特性的半导体设备。
根据本发明构思的实施例，一种半导体设备可以包括：基板，所述基板的底表面包括彼此间隔开的第一区和第二区；掩埋在所述基板中的第一半导体芯片，所述第一半导体芯片具有第一有源表面，所述第一有源表面朝向所述基板的核心部的顶表面；第一天线图案，设置在所述基板的所述顶表面上，并且电连接到所述第一半导体芯片；第二天线图案，设置在所述基板的所述底表面的所述第一区上；以及外部端子，设置在所述基板的所述底表面的所述第二区上。
根据本发明构思的实施例，一种半导体设备可以包括：核心部，具有第一表面和第二表面，所述第一表面和所述第二表面彼此相对；第一构建部和第二构建部，分别设置在所述第一表面和所述第二表面上，所述第一构建部和所述第二构建部中的每一个包括依次堆叠的多个绝缘层和多个互联层；第一半导体芯片，设置在通过部分地去除所述核心部形成的第一安装区中，并且电连接到所述第一构建部；第一天线图案，设置在所述第一构建部的表面上；第二天线图案，设置在所述第二构建部的表面上；以及外部端子，设置在所述第二构建部的表面上。所述第二天线图案可以设置在所述第二构建部的第一区上。所述外部端子可以设置在所述第二构建部的第二区上，所述第二区与所述第一区不同。
根据本发明构思的实施例，一种半导体设备可以包括：第一重分布基板；第一半导体芯片，具有与所述第一重分布基板的顶表面接触的第一有源表面；第二重分布基板，设置在所述第一重分布基板上方，以覆盖所述第一半导体芯片；竖直连接端子，设置在所述第一半导体芯片的侧面处，以将所述第一重分布基板与所述第二重分布基板彼此竖直连接；第一天线图案，设置在所述第二重分布基板的顶表面上，并且通过所述第二重分布基板电连接到所述第一半导体芯片；第二天线图案，设置在所述第一重分布基板的底表面的第一区上；以及外部端子，设置在所述第一重分布基板的所述底表面的第二区上，所述第一区和所述第二区彼此间隔开。
附图说明
根据以下结合附图的简要描述，将更清楚地理解示例实施例。附图表示本文所述的非限制性示例实施例。
图1是示出了根据本发明构思的实施例的半导体设备的截面图。
图2是示出了根据本发明构思的实施例的半导体设备的截面图。
图3和图4是示出了根据本发明构思的实施例的半导体设备的平面图。
图5是示出了根据本发明构思的实施例的半导体设备的截面图。
图6是示出了根据本发明构思的实施例的半导体设备的平面图。
图7至图10是均示出了根据本发明构思的实施例的半导体设备的截面图。
具体实施方式
现在将参照示出了示例实施例的附图来更全面地描述本发明构思的示例实施例。
图1是示出了根据本发明构思的实施例的半导体设备的截面图。图2是示出了根据本发明构思的实施例的半导体设备的截面图。图3和图4是示出了根据本发明构思的实施例的半导体设备的平面图。例如，图3是示出了图1的半导体设备的俯视图，并且图4是示出了图1的半导体设备的仰视图。
参考图1，半导体设备可以包括：互连基板CS、第一半导体芯片200、第一天线图案300和第二天线图案400。
互连基板CS可以包括：核心部C；上构建部UB，设置在核心部C的顶表面上；以及下构建部LB，设置在核心部C的底表面上。
核心部C可以在特定的方向上延伸(例如，水平地延伸)。当在平面图中观察时，核心部C可以采用核心图案的形式，该核心图案是通过去除连续的核心层的一部分而形成的。从核心层去除的区可以与安装区110相对应，在安装区110中放置了第一半导体芯片200。示例性地示出了具有单个开口(或凹陷)的核心部C，但是本发明构思不限于这个示例。在另一个实施例中，核心部C可以包括两个或更多个开口或凹陷。换言之，互连基板CS可以包括多个开口或凹陷，当在平面图中观察时，所述多个开口或凹陷彼此间隔开。此外，多个分立的核心部C可以形成在半导体设备中。核心部C可以具有绝缘材料。例如，核心部C可以由玻璃纤维、陶瓷片、环氧材料或树脂中的至少一种形成或包括玻璃纤维、陶瓷片、环氧材料或树脂中的至少一种。备选地，核心部C可以由不锈钢、铝(Al)、镍(Ni)、镁(Mg)、锌(Zn)、钽(Ta)或其组合中的至少一种形成或包括不锈钢、铝(Al)、镍(Ni)、镁(Mg)、锌(Zn)、钽(Ta)或其组合中的至少一种。
竖直连接端子102可以设置为竖直地穿透核心部C。竖直连接端子102可以将上构建部UB电连接到下构建部LB。
第一半导体芯片200可以设置在核心部C的安装区110中。安装区110可以是通过以下方式形成的区域：部分地去除核心层的连续部分以形成核心部C。安装区110可以在核心部C的顶表面100a和底表面100b之间延伸。换言之，安装区110可以由核心部C中的过孔限定，该过孔从核心部C的顶表面100a延伸到核心部C的底表面100b。备选地，安装区110可以采用核心部C的凹陷的形式，该凹陷从核心部C的顶表面100a部分地穿过核心部C朝向核心部C的底表面100b延伸，如图2所示。将基于图1的结构给出以下描述，但以下描述也同样适用于采用凹陷形式的安装区110。
第一半导体芯片200可以与穿透孔的侧壁(例如，核心部C的安装区110的内侧表面)间隔开预定距离，并且可以被核心部C的安装区110的内侧表面包围。换言之，当在平面图中观察时，核心部C可以设置为包围第一半导体芯片200。第一半导体芯片200可以以面向上的方式设置。例如，第一半导体芯片200可以设置为具有朝向顶表面100a的有源表面200a。第一半导体芯片200可以包括第一芯片焊盘202，第一芯片焊盘202朝向核心部C的顶表面100a。第一半导体芯片200的有源表面200a可以在核心部C的顶表面100a处暴露，并且第一半导体芯片200的无源表面200b可以在核心部C的底表面100b处暴露。备选地，在图2的结构的情况下，第一半导体芯片200可以安装在安装区110的底表面上，使得有源表面200a朝向顶表面100a。因此，第一半导体芯片200的有源表面200a可以暴露于核心部C的顶表面100a附近的外部，并且第一半导体芯片200的无源表面200b可以与核心部C接触。在这种意义下使用的术语“接触”是指直接连接(即，触及)。在这种情况下，第一半导体芯片200可以使用粘合剂、粘结膜等附接到安装区110的底表面。将再次基于图1的结构给出以下描述。第一半导体芯片200的厚度可以小于互连基板CS的总厚度。例如，第一半导体芯片200的厚度可以等于或小于核心部C的厚度。在图1所示的结构的情况下，第一半导体芯片200的厚度可以与核心部C的厚度基本上相等。在图2所示的结构的情况下，第一半导体芯片200的厚度可以小于核心部C的厚度。被描述为“基本上相等”的项可以完全相等，或者可以在例如可能由于制造工艺而出现的可接受的变化内相等。
第一半导体芯片200可以包括集成电路，该集成电路具有射频集成电路(RFIC)，以生成要通过第一天线图案300和第二天线图案400发送的射频信号和/或接收要从第一天线图案300和第二天线图案400接收的射频信号。第一半导体芯片200可以电连接到第一天线图案300和第二天线图案400，并且这可以使得可以在多个方向上发射和接收相应的电磁射频信号(在本文中可以称为天线信号)。在一些示例中，第一天线图案300和第二天线图案400可以被配置为利用相同的射频载波信号操作。例如，第一天线图案300和第二天线图案400可以是相同的图案或共享相同的图案，例如，具有形成第一天线图案300和第二天线图案400的相同尺寸的辐射元件并且在形成第一天线图案300和第二天线图案400的辐射元件之间具有相同的间隔(或相同的间距)。在本文描述的实施例中，第一天线图案300和第二天线图案400的辐射元件与贴片图案302和贴片图案402相对应(但是可以实现其他天线类型)，并且第一天线图案300和第二天线图案400的辐射元件可以不具有与外部设备的直接电连接(例如，与基板焊盘146的直接电连接相对照)。在实施例中，第一半导体芯片200的集成电路可以包括多个电子设备。例如，集成电路可以被配置为包括各种电子设备，例如，电源管理集成电路(PMIC)、调制解调器、收发机、功率放大器模块(PAM)、频率滤波器或低噪声放大器(LNA)，所述电子设备除了用于操作前述射频集成电路之外，还用于操作该射频集成电路。第一半导体芯片200的包括射频集成电路和电子设备的集成电路可以将要从外部发送的数字信号(例如，基带信号等)转换成模拟信号(例如，高频射频信号等)，并且可以将该模拟信号提供给第一天线图案300和第二天线图案400。
在安装区110中，核心部C和第一半导体芯片200之间的空间可以填充有绝缘材料104。绝缘材料104可以由绝缘聚合物形成或包括绝缘聚合物。
根据本发明构思的实施例，因为第一半导体芯片200掩埋在互连基板CS中，所以需要将第一半导体芯片200安装在互连基板CS的表面上，因此半导体设备可以被设置为具有减小的尺寸。
下构建部LB和上构建部UB可以分别覆盖核心部C的底表面100b和顶表面100a。上构建部UB可以与核心部C的顶表面100a和第一半导体芯片200的有源表面200a接触。下构建部LB可以覆盖核心部C的底表面100b和第一半导体芯片200的无源表面200b。
上构建部UB可以包括多个上绝缘层122和多个上互连层124，它们依次堆叠在核心部C的顶表面100a上。上构建部UB可以覆盖核心部C的顶表面100a和第一半导体芯片200的有源表面200a。下构建部LB可以包括多个下绝缘层142和多个下互连层144，它们依次堆叠在核心部C的底表面100b上。下构建部LB可以覆盖核心部C的底表面100b和第一半导体芯片200的无源表面200b。上绝缘层122和下绝缘层142中的每一个可以由半固化片、味之素构建(ABF)膜、FR-4或双马来酰亚胺三嗪(BT)中的至少一种形成或包括半固化片、味之素构建(ABF)膜、FR-4或双马来酰亚胺三嗪(BT)中的至少一种。上互连层124和下互连层144中的每一个可以包括至少一个电路图案。上互连层124可以用作连接图案，该连接图案将第一半导体芯片200电连接到第一天线图案300。下互连层144可以通过竖直连接端子102电连接到上互连层124，并且可以用作将第一半导体芯片200电连接到第二天线图案400的连接图案。上互连层124和下互连层144中的每一个可以由铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其组合中的至少一种形成或包括铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其组合中的至少一种。
第一天线图案300可以设置在上构建部UB上。第一天线图案300可以是平面天线阵列，该平面天线阵列包括设置在上构建部UB的顶表面UBa上的多个第一贴片图案302(例如，贴片天线)。第一贴片图案302可以设置在上构建部UB的顶表面UBa各处，因此第一天线图案300可以在第三方向D3上与第一半导体芯片200重叠。第一天线图案300的第一贴片图案302中的每一个可以是贴片天线。例如，第一贴片图案302可以布置在上构建部UB的顶表面UBa上，并且可以用于形成宽边辐射(broadside radiation)。第一贴片图案302可以在第一方向D1和第二方向D2上周期性地布置，如图3所示。第一贴片图案302中的每一个可以是平板状结构，该平板状结构的宽度比其厚度大很多。第一天线图案300可以被配置为从第一半导体芯片200接收电信号，并且在上构建部UB的向上方向或横向方向上发射天线信号。根据第一天线图案300的结构和位置，半导体设备的天线信号可以具有全向辐射性质。例如，第一天线图案300可以设置在上构建部UB的顶表面UBa各处，并且在这种情况下，天线信号可以具有宽辐射区和大辐射角。第一天线图案300可以由导电材料(例如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金)中的至少一种形成或包括导电材料(例如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金)中的至少一种，但是本发明构思不限于这些示例。
根据本发明构思的实施例，因为第一半导体芯片200掩埋在互连基板CS的核心部C中并且仅通过互连基板CS的上构建部UB连接到第一天线图案300，因此第一半导体芯片200和第一天线图案300之间的电连接路径的长度可以减小。因此，可以改善半导体设备的电特性。
外部端子500可以设置在下构建部LB下方。外部端子500可以设置在下构建部LB的底表面LBa的第一区R1上。例如，外部端子500可以设置在基板焊盘146上，基板焊盘146设置在下构建部LB的底表面LBa的第一区R1上。此处，基板焊盘146可以是下互连层144的一部分，该部分从下构建部LB的下绝缘层142暴露，或者基板焊盘146可以是附加的焊盘，该附加的焊盘设置在下构建部LB的下绝缘层142上并且连接到下互连层144。外部端子500可以通过下互连层144、竖直连接端子102和上互连层124电连接到第一半导体芯片200。外部端子500可以包括焊球、焊块等。
第二天线图案400可以设置在下构建部LB下方。第二天线图案400可以设置在下构建部LB的底表面LBa的第二区R2上。第一区R1和第二区R2可以沿第一方向D1布置。因此，第二天线图案400可以在第一方向D1上与外部端子500间隔开。第二区R2的面积可以是第一区R1的面积的0.5至2.0倍。第二天线图案400可以是平面天线阵列，该平面天线阵列包括设置在下构建部LB的底表面LBa上的多个第二贴片图案402。第二天线图案400的第二贴片图案402中的每一个可以是贴片天线。例如，第二贴片图案402可以布置在下构建部LB的底表面LBa上，并且可以用于形成宽边辐射。第二贴片图案402可以在第一方向D1和第二方向D2上周期性地布置，如图4所示。第二贴片图案402中的每一个可以是平板状结构，该平板状结构的宽度比其厚度大很多。第二天线图案400可以被配置为从第一半导体芯片200接收电信号，并且在下构建部LB的向下方向或横向方向上发射天线信号。第二天线图案400可以通过下互连层144、竖直连接端子102和上互连层124电连接到第一半导体芯片200。第一半导体芯片200可以被配置为同时或分别对第一天线图案300和第二天线图案400施加电信号。根据第二天线图案400的结构和位置，半导体设备的天线信号可以具有全向辐射性质。第二天线图案400可以由导电材料(例如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金)中的至少一种形成或包括导电材料(例如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或其合金)中的至少一种，但是本发明构思不限于这些示例。
根据本发明构思的实施例，第一半导体芯片200可以掩埋在互连基板CS的核心部C中，第二天线图案400可以设置在互连基板CS下方除了设置有外部端子500的第一区R1以外的整个区域上，并且天线信号可以在半导体设备的向下方向上具有宽辐射区和大辐射角。因此，在半导体设备的向下方向上，可以减小天线信号的阴影区并且可以提高信号辐射效率。
半导体设备还可以包括第三天线图案600。第三天线图案600可以设置在核心部C的侧表面100c上。第三天线图案600可以包括八木天线。第三天线图案600可以通过上构建部UB或下构建部LB电连接到第一半导体芯片200。第三天线图案600可以被配置为从第一半导体芯片200接收电信号，并且在核心部C的横向方向上发射天线信号。第三天线图案600可以将天线信号发射到形成在第一天线图案300的辐射区与第二天线图案400的辐射区之间的阴影区中，因此可以减小天线信号的阴影区。在实施例中，可以不设置第三天线图案600。
半导体设备可以安装在外部基板1000上，其中外部端子500介于半导体设备与外部基板1000之间。半导体设备的第一半导体芯片200可以通过外部端子500电连接到外部基板1000。在实施例中，外部基板1000可以是外部电子产品的母板或主板，或者可以是直接包含半导体设备的主体。但是本发明构思不限于这个示例，并且外部基板1000可以表示各种电子产品中的一种，其中可以在该电子产品中包含半导体设备、在该电子产品上安装半导体设备、或将半导体设备耦合到该电子产品。
半导体设备可以以倒装芯片的方式安装在外部基板1000上。例如，在外部基板1000和下构建部LB之间，外部端子500可以将外部基板1000的外部基板焊盘1002连接到基板焊盘146。因为第一半导体芯片200没有安装在下构建部LB下方，并且被掩埋在核心部C中，因此可以减小外部基板1000和下构建部LB之间的间隙。因此，可以减小半导体设备的尺寸。外部基板1000和下构建部LB之间的距离可以是从第二天线图案400发射的电磁波的波长的1/4至1/2倍。
图5是示出了根据本发明构思的实施例的半导体设备的截面图。图6是示出了根据本发明构思的实施例的半导体设备的平面图。以下描述将集中在设置有外部端子和第二天线图案的区域。为了使描述简要起见，先前描述的元件可以通过相同的附图标记来标识，而不再赘述。
图1至图4示出了第一区R1和第二区R2在第一方向D1上布置的示例，但是本发明构思不限于这个示例。
参考图5和图6，第一区R1可以位于下构建部LB的底表面LBa的中部。外部端子500可以设置在下构建部LB下方。外部端子500可以设置在下构建部LB的底表面LBa的第一区R1上。例如，外部端子500可以设置在基板焊盘146上，基板焊盘146设置在下构建部LB的底表面LBa的第一区R1上。
半导体设备可以安装在外部基板1000上，其中外部端子500介于半导体设备与外部基板1000之间。半导体设备的第一半导体芯片200可以通过外部端子500电连接到外部基板1000。因为外部端子500设置在位于下构建部LB的中部的第一区R1上，所以外部端子500可以更稳定地支撑半导体设备的重心，因此可以改善半导体设备的结构稳定性。
第二区R2可以位于下构建部LB的底表面LBa的外围区。例如，当在平面图中观察时，第二区R2可以包围第一区R1。第二天线图案400可以设置在下构建部LB下方。第二天线图案400可以设置在下构建部LB的底表面LBa的第二区R2上。第二天线图案400可以是平面天线阵列，该平面天线阵列包括设置在下构建部LB的底表面LBa上的多个第二贴片图案402。第二天线图案400的第二贴片图案402中的每一个可以是贴片天线。第二天线图案400可以被配置为从第一半导体芯片200接收电信号，并且在下构建部LB的向下方向或横向方向上发射天线信号。因为第二天线图案400设置在位于下构建部LB的外围区的第一区R1上，因此可以提高在下构建部LB的横向方向上发射的天线信号的辐射效率，并且减小半导体设备在向下方向上的天线信号的阴影区。
图7和图8是示出了根据本发明构思的实施例的半导体设备的截面图。
图1至图4示出了设置了一个第一半导体芯片的示例，但是本发明构思不限于这个示例。
参考图7，不仅第一半导体芯片200可以设置在核心部C的安装区110中，而且第二半导体芯片700也可以设置在核心部C的安装区110中。第一半导体芯片200和第二半导体芯片700可以与安装区110的内侧表面间隔开预定距离，并且可以被安装区110的内侧表面包围。换言之，当在平面图中观察时，核心部C可以被设置为包围第一半导体芯片200和第二半导体芯片700两者。在安装区110中，第一半导体芯片200和第二半导体芯片700可以彼此间隔开。在实施例中，第一半导体芯片200可以以面向上的方式设置，并且第二半导体芯片700可以以面向下的方式设置。例如，第一半导体芯片200可以被设置为具有朝向顶表面100a的有源表面200a，并且第二半导体芯片700可以被设置为具有朝向底表面100b的有源表面700a。第一半导体芯片200可以包括第一芯片焊盘202，第一芯片焊盘202设置在核心部C的顶表面100a附近的水平处，并且第二半导体芯片700可以包括第二芯片焊盘702，第二芯片焊盘702设置在核心部C的底表面100b附近的水平处。第一半导体芯片200的有源表面200a可以暴露于核心部C的顶表面100a附近的外部，并且第二半导体芯片700的有源表面700a可以暴露于核心部C的底表面100b附近的外部。
第一半导体芯片200和第二半导体芯片700中的每一个可以包括具有射频集成电路(RFIC)的集成电路。因为第一半导体芯片200电连接到第一天线图案300并且第二半导体芯片700电连接到第二天线图案400，所以可以在各种方向上发射天线信号。在实施例中，第一半导体芯片200和第二半导体芯片700中的每一个的集成电路可以包括多个电子设备。例如，集成电路可以被配置为包括各种电子设备，例如，电源管理集成电路(PMIC)、调制解调器、收发机、功率放大器模块(PAM)、频率滤波器或低噪声放大器(LNA)，所述电子设备除了用于操作前述射频集成电路之外，还用于操作该射频集成电路。
在安装区110中，核心部C和第一半导体芯片200之间的空间、核心部C和第二半导体芯片700之间的空间、以及第一半导体芯片200和第二半导体芯片700之间的空间可以填充有绝缘材料104。
下构建部LB和上构建部UB可以分别覆盖核心部C的底表面100b和顶表面100a。上构建部UB可以与核心部C的顶表面100a、第一半导体芯片200的有源表面200a、以及第二半导体芯片700的无源表面700b接触。下构建部LB可以覆盖核心部C的底表面100b、第一半导体芯片200的无源表面200b、以及第二半导体芯片700的有源表面700a。
上构建部UB可以包括上绝缘层122和上互连层124，上绝缘层122和上互连层124依次堆叠在核心部C的顶表面100a上。上互连层124可以用作连接图案，该连接图案将第一半导体芯片200电连接到第一天线图案300。因为第一半导体芯片200掩埋在互连基板CS的核心部C中并且仅通过互连基板CS的上构建部UB连接到第一天线图案300，所以第一半导体芯片200和第一天线图案300之间的电连接路径的长度可以减小。这可以使得可以改善半导体设备的电特性。
下构建部LB可以包括下绝缘层142和下互连层144，下绝缘层142和下互连层144依次堆叠在核心部C的底表面100b上。下互连层144可以用作连接图案，该连接图案将第二半导体芯片700电连接到第二天线图案400。因为第二半导体芯片700掩埋在互连基板CS的核心部C中并且仅通过互连基板CS的下构建部LB连接到第二天线图案400，所以第二半导体芯片700和第二天线图案400之间的电连接路径的长度可以减小。这可以使得可以改善半导体设备的电特性。
另外，第一半导体芯片200可以将电信号发送到第一天线图案300，并且第二半导体芯片700可以将电信号发送到第二天线图案400。也即是说，可以独立地操作第一天线图案300和第二天线图案400，并且可以在需要时独立地调整第一天线图案300和第二天线图案400的天线信号。
在特定实施例中，第一半导体芯片200和第二半导体芯片700可以分别设置在不同的安装区上。
参考图8，核心部C可以包括多个安装区110。例如，安装区110可以包括第一安装区110a和第二安装区110b，第一安装区110a和第二安装区110b彼此间隔开。在实施例中，第一安装区110a和第二安装区110b可以在第一方向D1上彼此间隔开。第一安装区110a和第二安装区110b中的每一个可以是通过以下方式形成的区域：部分地去除核心部C的核心图案。第一安装区110a和第二安装区110b中的每一个可以暴露于核心部C的顶表面100a和底表面100b附近的外部。换言之，第一安装区110a和第二安装区110b中的每一个可以是过孔状的区域，该过孔状的区域从核心部C的顶表面100a延伸到核心部C的底表面100b。备选地，第一安装区110a可以是凹陷状的区域，该凹陷状的区域从核心部C的顶表面100a朝向核心部C的底表面100b延伸，并且第二安装区110b可以是凹陷状的区域，该凹陷状的区域从核心部C的底表面100b朝向核心部C的顶表面100a延伸。
第一半导体芯片200可以设置在第一安装区110a中，并且第二半导体芯片700可以设置在第二安装区110b中。第一半导体芯片200可以与第一安装区110a的内侧表面间隔开预定距离，并且可以被第一安装区110a的内侧表面包围。第二半导体芯片700可以与第二安装区110b的内侧表面间隔开预定距离，并且可以被第二安装区110b的内侧表面包围。第一半导体芯片200的有源表面200a可以暴露于核心部C的顶表面100a附近的外部，并且第二半导体芯片700的有源表面700a可以暴露于核心部C的底表面100b附近的外部。
下构建部LB和上构建部UB可以分别覆盖核心部C的底表面100b和顶表面100a。上构建部UB可以与核心部C的顶表面100a、第一半导体芯片200的有源表面200a、以及第二半导体芯片700的无源表面700b接触。下构建部LB可以覆盖核心部C的底表面100b、第一半导体芯片200的无源表面200b、以及第二半导体芯片700的有源表面700a。
上构建部UB可以包括多个上绝缘层122和多个上互连层124，多个上绝缘层122和多个上互连层124依次堆叠在核心部C的顶表面100a上。上互连层124可以用作连接图案，该连接图案将第一半导体芯片200电连接到第一天线图案300。因为第一半导体芯片200掩埋在互连基板CS的核心部C中并且仅通过互连基板CS的上构建部UB连接到第一天线图案300，所以第一半导体芯片200和第一天线图案300之间的电连接路径的长度可以减小。
下构建部LB可以包括多个下绝缘层142和多个下互连层144，多个下绝缘层142和多个下互连层144依次堆叠在核心部C的底表面100b上。下互连层144可以用作连接图案，该连接图案将第二半导体芯片700电连接到第二天线图案400。因为第二半导体芯片700设置在第二安装区110b中(第二安装区110b与用于第一半导体芯片200的第一安装区110a无关地设置)，所以可以自由地设置第二半导体芯片700。因此，可以在连接到第二半导体芯片700的第二天线图案400附近形成第二半导体芯片700或第二安装区110b，并且这可以使得可以减小第二半导体芯片700和第二天线图案400之间的电连接路径的长度。结果，可以改善半导体设备的电特性。
图9是示出了根据本发明构思的实施例的半导体设备的截面图。
参考图9，半导体设备可以包括上重分布基板120、半导体芯片200、作为绝缘材料的模制层104、下重分布基板140、第一天线图案300和第二天线图案400。
上重分布基板120可以包括上介电层122和分别设置在上介电层122中的上重分布图案124。上重分布基板120可以被配置为允许半导体芯片200经由第一芯片焊盘202与另一个组件(例如，第一天线图案300)的电连接的重分布或重布线。
虽然未示出，但是上保护层可以设置在上重分布基板120的顶表面上。上保护层可以覆盖上重分布基板120。
第一天线图案300可以设置在上重分布基板120或上保护层上。第一天线图案300可以被配置为具有与参考图1和图3所描述的特征基本上相同的特征。例如，第一天线图案300可以沿第一方向D1和第二方向D2布置在上重分布基板120上，并且可以通过上重分布基板120电连接到半导体芯片200。
半导体芯片200可以安装在上重分布基板120上。半导体芯片200可以被设置为使得有源表面200a面向上重分布基板120。半导体芯片200可以通过芯片焊盘202耦合到上重分布基板120的上重分布图案124。
模制层104可以设置在上重分布基板120的表面上。例如，模制层104可以被设置为覆盖上重分布基板120的底表面并且环绕半导体芯片200。模制层104可以覆盖半导体芯片200的侧表面和无源表面200b。模制层104可以由绝缘材料(例如，环氧树脂模制料(EMC))形成或者包括绝缘材料(例如，环氧树脂模制料(EMC))。
通孔106可以设置在模制层104中。通孔106可以设置在半导体芯片200附近，以竖直地穿透模制层104。通孔106可以具有沿朝向上重分布基板120的方向减小的宽度。通孔106可以穿透模制层104并且可以在模制层104的顶表面上方突出。例如，通孔106可以延伸到上重分布基板120的上介电层122中，并且可以耦合到上重分布图案124。
虽然未示出，但是通孔种子层可以介于模制层104和通孔106之间。例如，通孔种子层可以被设置为环绕通孔106的侧表面。
下重分布基板140可以设置在模制层104下方。下重分布基板140可以包括设置在模制层104上的下介电层142和设置在下介电层142中的每一个中的下重分布图案144。
虽然未示出，但是下保护层可以设置在下重分布基板140的顶表面上。下保护层可以覆盖下重分布基板140。
外部端子500可以设置在下重分布基板140或下保护层上。外部端子500可以设置在下重分布基板140的第一区R1上。例如，外部端子500可以设置在基板焊盘146上，基板焊盘146设置在下重分布基板140的底表面的第一区R1上。外部端子500可以包括焊球、焊块等。
第二天线图案400可以设置在下重分布基板140或下保护层上。第二天线图案400可以设置在下重分布基板140的底表面的第二区R2上。第一区R1和第二区R2可以沿第一方向D1布置。因此，第二天线图案400可以在第一方向D1上与外部端子500间隔开。第二天线图案400可以被配置为具有与参考图1和图4所描述的特征基本上相同的特征。例如，第二天线图案400可以沿第一方向D1和第二方向D2布置在下重分布基板140上，并且可以通过下重分布基板140、通孔106和上重分布基板120电连接到半导体芯片200。
半导体设备还可以包括第三天线图案600。第三天线图案600可以设置在模制层104的侧表面上。第三天线图案600可以包括八木天线。第三天线图案600可以通过上重分布基板120或下重分布基板140电连接到半导体芯片200。
图10是示出了根据本发明构思的实施例的半导体设备的截面图。
参考图10，半导体设备可以包括：下基板140、连接基板100、重分布基板120、半导体芯片200、第一天线图案300和第二天线图案400。
在实施例中，下基板140可以是具有顶表面的印刷电路板(PCB)，其中在该顶表面上设置了信号图案。在另一个实施例中，下基板140可以具有绝缘层和互连层交替地堆叠的结构。
外部端子500可以设置在下基板140下方。外部端子500可以设置在下基板140的第一区R1上。例如，外部端子500可以设置在基板焊盘146上，基板焊盘146设置在下基板140的底表面的第一区R1上。外部端子500可以包括焊球、焊块等。
第二天线图案400可以设置在下基板140下方。第二天线图案400可以设置在下基板140的底表面的第二区R2上。第一区R1和第二区R2可以沿第一方向D1布置。第二天线图案400可以被配置为具有与参考图1和图4所描述的特征基本上相同的特征。例如，第二天线图案400可以沿第一方向D1和第二方向D2布置在下基板140上。
连接基板100可以设置在下基板140上。连接基板100可以安装在下基板140的顶表面上。例如，连接基板100可以通过端子109(例如，焊块和焊球)耦合到下基板140。连接基板100可以通过下基板140电连接到外部端子500和第二天线图案400。
开口可以被设置为穿透连接基板100并且由此将连接基板100的底表面和顶表面相连。连接基板100可以包括基层107和基层107中的导电部108。作为示例，基层107可以由氧化硅形成或包括氧化硅。导电部108可以设置在连接基板100外部，并且开口可以介于导电部108与连接基板100之间。导电部108可以包括：连接基板焊盘，其设置在连接基板100的底表面上；连接基板通孔，其竖直地穿透基层107；以及导电图案，其设置在基层107之间并且用于电连接路径的重分布。
半导体芯片200可以设置在下基板140上。半导体芯片200可以设置在连接基板100的开口中。当在平面图中观察时，半导体芯片200可以具有小于开口的面积。在实施例中，半导体芯片200可以具有面向下基板140的无源表面200b以及与无源表面200b相对的有源表面200a。例如，半导体芯片200可以包括：芯片焊盘202，芯片焊盘202与下基板140相对。
模制层104可以设置在下基板140的表面上。模制层104可以被设置为填充连接基板100和第一半导体芯片200之间的空间。模制层104可以覆盖半导体芯片200的无源表面200b和连接基板100的底表面。模制层104可以在连接基板100的底表面附近暴露导电部108的连接基板焊盘。模制层104可以由绝缘聚合物(例如，味之素构建膜(ABF)或基于环氧的聚合物)或聚合材料(例如，热固树脂)中的至少一种形成或包括绝缘聚合物(例如，味之素构建膜(ABF)或基于环氧的聚合物)或聚合材料(例如，热固树脂)中的至少一种。
上重分布基板120可以设置在连接基板100上。上重分布基板120可以包括上介电层122和分别设置在上介电层122中的上重分布图案124。上重分布基板120可以允许半导体芯片200经由第一芯片焊盘202与另一个组件(例如，第一天线图案300)的电连接的重分布或重布线。例如，上重分布图案124可以耦合到半导体芯片200的芯片焊盘202和连接基板100的导电部108。在实施例中，半导体芯片200可以安装在上重分布基板120上。图10示出了半导体芯片200的芯片焊盘202与上重分布基板120的上重分布图案124接触的示例，但是在实施例中，可以将端子(例如，焊球或焊块)用于芯片焊盘202的连接。因此，第二天线图案400可以通过下基板140、连接基板100和上重分布基板120电连接到半导体芯片200。
虽然未示出，但是上保护层可以设置在上重分布基板120的顶表面上。上保护层可以覆盖上重分布基板120。
第一天线图案300可以设置在上重分布基板120或上保护层上。第一天线图案300可以被配置为具有与参考图1和图3所描述的特征基本上相同的特征。例如，第一天线图案300可以沿第一方向D1和第二方向D2布置在上重分布基板120上，并且可以通过上重分布基板120电连接到半导体芯片200。
虽然在图9和图10中未示出，但是除了半导体芯片200之外，还可以在上重分布基板120和下重分布基板140之间包括第二半导体芯片，由此提供包括在上重分布基板120和下重分布基板140之间的第一半导体芯片和第二半导体芯片。第一半导体芯片和第二半导体芯片可以彼此间隔开。第一半导体芯片可以以面向上的方式设置，并且第二半导体芯片可以以面向下的方式设置。例如，第一半导体芯片可以被设置为具有与上重分布基板120接触的有源表面，并且第二半导体芯片可以被设置为具有与下重分布基板140接触的有源表面。第一半导体芯片可以通过包括在第一半导体芯片中的芯片焊盘耦合到上重分布基板120的上重分布图案124。第二半导体芯片可以通过包括在第二半导体芯片中的芯片焊盘耦合到下重分布基板140的下重分布图案144。以与图7的公开内容类似的方式，第一半导体芯片可以电连接到第一天线图案300，并且第二半导体芯片可以电连接到第二天线图案400。
根据本发明构思的实施例，半导体设备可以包括掩埋在互连基板中的半导体芯片，因此需要将半导体芯片安装在互连基板的表面上。因此，可以减小半导体设备的尺寸。
在实施例中，半导体芯片可以掩埋在互连基板的核心部中，并且可以仅通过互连基板的上构建部连接到第一天线图案。因此，可以减小半导体芯片和第一天线图案之间的电连接路径的长度，由此改善了半导体设备的电特性。
另外，第二天线图案可以设置在互连基板下方除了设置有连接端子的区域之外的整个区域上，并且这可以允许天线信号在半导体设备的向下方向上具有宽辐射区和大辐射角。因此，在半导体设备的向下方向上，可以减小天线信号的阴影区并且可以提高信号辐射效率。
虽然已具体示出和描述了本发明构思的示例实施例，但是本领域普通技术人员将理解，在不脱离所附权利要求的精神和范围的情况下，可以对其进行形式和细节上的改变。

Claims (20)

1.一种半导体设备，包括：
基板，所述基板的底表面包括彼此间隔开的第一区和第二区；
第一半导体芯片，掩埋在所述基板中，所述第一半导体芯片具有第一有源表面，所述第一有源表面朝向所述基板的核心部的顶表面；
第一天线图案，设置在所述基板的所述顶表面上，并且电连接到所述第一半导体芯片；
第二天线图案，设置在所述基板的所述底表面的所述第一区上；以及
外部端子，设置在所述基板的所述底表面的所述第二区上。
2.根据权利要求1所述的半导体设备，其中，当在平面图中观察时，所述第一区包围所述第二区。
3.根据权利要求1所述的半导体设备，其中，所述第一天线图案与所述第一半导体芯片竖直重叠。
4.根据权利要求1所述的半导体设备，其中，所述第一天线图案通过所述基板的上构建部连接到第一芯片焊盘，所述第一芯片焊盘设置在所述第一半导体芯片的所述第一有源表面上，并且
所述第二天线图案通过竖直连接端子连接到所述第一半导体芯片的所述第一芯片焊盘，所述竖直连接端子从所述基板的所述上构建部的底表面延伸到所述基板的下构建部的顶表面。
5.根据权利要求4所述的半导体设备，其中，在与所述基板的所述顶表面垂直的第一方向上，所述上构建部设置在比所述第一半导体芯片更高的水平处。
6.根据权利要求1所述的半导体设备，还包括：掩埋在所述基板中的第二半导体芯片，
其中，所述第二半导体芯片具有第二有源表面，所述第二有源表面朝向所述基板的所述核心部的底表面，并且
所述第二天线图案通过所述基板的下构建部连接到第二芯片焊盘，所述第二芯片焊盘设置在所述第二半导体芯片的所述第二有源表面上。
7.根据权利要求6所述的半导体设备，其中，在与所述基板的所述顶表面垂直的第一方向上，所述下构建部设置在比所述第一半导体芯片更低的水平处。
8.根据权利要求6所述的半导体设备，其中，所述第二半导体芯片在与所述基板的所述顶表面平行的第二方向上与所述第一半导体芯片间隔开，并且
所述第二区在所述第二方向上与所述第一区间隔开。
9.根据权利要求1所述的半导体设备，其中，所述第一区的面积是所述第二区的面积的0.5至2.0倍。
10.一种半导体设备，包括：
核心部，具有彼此相对的第一表面和第二表面；
第一构建部和第二构建部，分别设置在所述第一表面和所述第二表面上，所述第一构建部和所述第二构建部中的每一个包括依次堆叠的多个绝缘层和多个互连层；
第一半导体芯片，设置在通过部分地去除所述核心部的一部分形成的第一安装区中，并且电连接到所述第一构建部；
第一天线图案，设置在所述第一构建部的表面上；
第二天线图案，设置在所述第二构建部的表面上；以及
外部端子，设置在所述第二构建部的所述表面上，
其中，所述第二天线图案设置在所述第二构建部的第一区上，并且
所述外部端子设置在所述第二构建部的第二区上，所述第二区与所述第一区不同。
11.根据权利要求10所述的半导体设备，其中，当在平面图中观察时，所述第一区包围所述第二区。
12.根据权利要求10所述的半导体设备，其中，所述外部端子耦合到外部基板，并且
所述外部基板和所述第二构建部之间的距离是从所述第二天线图案发射的电磁波的波长的1/4至1/2倍。
13.根据权利要求10所述的半导体设备，其中，所述第一天线图案通过所述第一构建部电连接到所述第一半导体芯片，并且
所述第二天线图案通过竖直连接端子和通孔中的至少一个、所述第二构建部和所述第一构建部电连接到所述第一半导体芯片。
14.根据权利要求10所述的半导体设备，还包括：第二半导体芯片，所述第二半导体芯片设置在所述核心部的所述第一安装区中，以与所述第一半导体芯片间隔开，
其中，所述第二半导体芯片电连接到所述第二构建部。
15.根据权利要求14所述的半导体设备，其中，所述第一天线图案通过所述第一构建部电连接到所述第一半导体芯片，并且
所述第二天线图案通过所述第二构建部电连接到所述第二半导体芯片。
16.根据权利要求14所述的半导体设备，其中，所述第二半导体芯片在与所述核心部的所述第一表面平行的第一方向上与所述第一半导体芯片间隔开，并且
所述第二区在所述第一方向上与所述第一区间隔开。
17.根据权利要求10所述的半导体设备，还包括：第三半导体芯片，所述第三半导体芯片设置在通过去除所述核心部的另一部分形成的第二安装区中，
其中，所述第三半导体芯片电连接到所述第二构建部。
18.一种半导体设备，包括：
第一重分布基板；
第一半导体芯片，具有与所述第一重分布基板的底表面接触的第一有源表面；
模制层，设置在所述第一重分布基板的所述底表面上，并且覆盖所述第一半导体芯片的底表面；
第二重分布基板，设置在所述模制层上，并且在与所述第一重分布基板的所述底表面垂直的方向上在所述第一半导体芯片下方；
导电部，设置在所述第一半导体芯片的侧面处，以将所述第一重分布基板和所述第二重分布基板彼此电连接；
第一天线图案，设置在所述第一重分布基板的顶表面上，并且通过所述第一重分布基板电连接到所述第一半导体芯片；
第二天线图案，设置在所述第二重分布基板的底表面的第一区上；以及
外部端子，设置在所述第二重分布基板的所述底表面的第二区上，所述第一区和所述第二区彼此间隔开。
19.根据权利要求18所述的半导体设备，还包括：绝缘层，所述绝缘层设置在所述第一重分布基板和所述第二重分布基板之间，以掩埋所述第一半导体芯片，
其中所述导电部包括通孔，所述通孔从所述第一重分布基板的顶表面延伸到所述第二重分布基板的底表面，以竖直地穿透所述绝缘层。
20.根据权利要求18所述的半导体设备，还包括：连接基板，所述连接基板设置在所述第一重分布基板和所述第二重分布基板之间并且与所述第一半导体芯片间隔开，
其中，所述第一半导体芯片设置在通过部分地去除所述连接基板形成的安装区中，并且
所述导电部包括掩埋在所述连接基板的基层中的导电部。
CN202110114802.5A 2020-04-23 2021-01-27 半导体设备 Pending CN113555348A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200049074A KR20210131477A (ko) 2020-04-23 2020-04-23 반도체 장치
KR10-2020-0049074 2020-04-23

Publications (1)

Publication Number Publication Date
CN113555348A true CN113555348A (zh) 2021-10-26

Family

ID=78130063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110114802.5A Pending CN113555348A (zh) 2020-04-23 2021-01-27 半导体设备

Country Status (4)

Country Link
US (2) US11380635B2 (zh)
KR (1) KR20210131477A (zh)
CN (1) CN113555348A (zh)
TW (1) TWI800787B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210131477A (ko) * 2020-04-23 2021-11-03 삼성전자주식회사 반도체 장치
JP2021197568A (ja) * 2020-06-09 2021-12-27 株式会社村田製作所 高周波モジュール及び通信装置
JP2021197611A (ja) * 2020-06-12 2021-12-27 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836537B1 (ko) 2006-12-27 2008-06-10 한국과학기술원 접는 방식의 단락 패치 안테나가 탑재된 에스아이피 및 그설계 방법
US7830312B2 (en) * 2008-03-11 2010-11-09 Intel Corporation Wireless antenna array system architecture and methods to achieve 3D beam coverage
US9806422B2 (en) 2013-09-11 2017-10-31 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
US9799954B2 (en) 2014-08-29 2017-10-24 Advanced Micro Devices, Inc. Apparatus with multi-directional radiation capability using multiple antenna elements
JP6008069B1 (ja) 2015-03-06 2016-10-19 株式会社村田製作所 無線ｉｃデバイス、それを備えた樹脂成型体、それを備えた通信端末装置、及びその製造方法
KR102333559B1 (ko) 2015-05-11 2021-12-01 삼성전자 주식회사 안테나 장치 및 그를 포함하는 전자 장치
US10770795B2 (en) * 2016-05-27 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna device and method for manufacturing antenna device
EP3561953B1 (en) * 2016-12-20 2022-02-09 Kyocera Corporation Antenna module
US10103088B1 (en) 2017-03-29 2018-10-16 Intel IP Corporation Integrated antenna for direct chip attach connectivity module package structures
US11107781B2 (en) 2017-03-30 2021-08-31 Intel Corporation RFIC having coaxial interconnect and molded layer
US10847869B2 (en) * 2017-06-07 2020-11-24 Mediatek Inc. Semiconductor package having discrete antenna device
US10921420B2 (en) 2017-10-04 2021-02-16 Infineon Technologies Ag Dual-sided radar systems and methods of formation thereof
CN111108598A (zh) * 2017-12-29 2020-05-05 英特尔公司 微电子组件
US11005155B2 (en) * 2018-03-08 2021-05-11 Sony Corporation Microwave antenna apparatus and package
TWI668831B (zh) 2018-04-17 2019-08-11 矽品精密工業股份有限公司 電子裝置與電子封裝件
KR102164795B1 (ko) * 2018-09-06 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
KR102427643B1 (ko) * 2018-09-27 2022-08-01 삼성전자주식회사 팬-아웃 반도체 패키지
KR102513078B1 (ko) * 2018-10-12 2023-03-23 삼성전자주식회사 반도체 패키지
KR102627223B1 (ko) * 2019-08-01 2024-01-19 삼성전자주식회사 안테나 모듈 및 이를 포함하는 전자 시스템
US11600932B2 (en) * 2020-04-17 2023-03-07 Texas Instruments Incorporated Antenna-on-package including multiple types of antenna
KR20210131477A (ko) * 2020-04-23 2021-11-03 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
TW202207414A (zh) 2022-02-16
US20220302052A1 (en) 2022-09-22
US11855013B2 (en) 2023-12-26
TWI800787B (zh) 2023-05-01
US20210335734A1 (en) 2021-10-28
KR20210131477A (ko) 2021-11-03
US11380635B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
US20230130259A1 (en) Radio frequency device packages
US11848481B2 (en) Antenna-in-package with frequency-selective surface structure
KR102019952B1 (ko) 안테나 모듈 및 안테나 모듈 제조 방법
US11509038B2 (en) Semiconductor package having discrete antenna device
US8058714B2 (en) Overmolded semiconductor package with an integrated antenna
US11855013B2 (en) Semiconductor device
CN112018101B (zh) 半导体封装
US11670607B2 (en) Electronic package
CN108962878B (zh) 电子封装件及其制法
KR20210157595A (ko) 반도체 패키지
CN111446535B (zh) 电子封装件及其制法
CN116742316A (zh) 一种天线封装
KR20230064550A (ko) 패키지 인 안테나 장치 및 그 제조 방법
KR102609591B1 (ko) 안테나를 포함하는 반도체 패키지
TWI789977B (zh) 電子裝置及其製造方法
US11721652B2 (en) Semiconductor device package and method of manufacturing the same
US20230142196A1 (en) Semiconductor package and method of fabricating the same
CN116666967A (zh) 电子封装件及其制法
CN115313013A (zh) 天线结构及其电子封装件
CN115411491A (zh) 天线模块及其制造方法、电子装置
TW202414618A (zh) 整合式封裝中天線結構
KR20240038609A (ko) 통합 안테나-인-패키지 구조
CN117558695A (zh) 电子封装件及其制法
CN116073133A (zh) 电子装置及其制造方法
CN115603030A (zh) 电子装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination