CN117558695A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN117558695A
CN117558695A CN202210967288.4A CN202210967288A CN117558695A CN 117558695 A CN117558695 A CN 117558695A CN 202210967288 A CN202210967288 A CN 202210967288A CN 117558695 A CN117558695 A CN 117558695A
Authority
CN
China
Prior art keywords
electronic
conductive
conductive structure
layer
coating part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210967288.4A
Other languages
English (en)
Inventor
蔡文荣
邱志贤
何志强
张克维
林建成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN117558695A publication Critical patent/CN117558695A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种电子封装件及其制法，包括于具有线路层的承载结构的其中一侧配置电子元件、第一导电结构与第二导电结构、及包覆该电子元件、第一导电结构与第二导电结构的包覆层，并使该第一导电结构外露于该包覆层，以依功能需求而外接所需元件。

Description

电子封装件及其制法
技术领域
本发明有关一种半导体装置，尤指一种双侧封装的电子封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前第四代(4G)的无线传输通讯技术已广泛应用于各式各样的消费性电子产品以利接收或发送各种无线信号。
然而，随着无线通信发展迅速，以及网路资源流量日趋庞大，所需的无线传输频宽也越来越大，故第五代(5G)无线传输技术刻正积极研发中。
图1为现有半导体封装件1的立体示意图。该半导体封装件1包括：一配置有半导体元件16与被动元件11的封装基板10、一如天线的射频元件12以及封装胶体13。该半导体元件16通过一传输线17外接该射频元件12。该封装胶体13覆盖该半导体元件16与该部分传输线17。
但是，现有半导体封装件1中，其依功能需求(如天线)而需配置大量半导体元件16与被动元件11，致使该封装基板10的布设面积需随的增加，因而增大该半导体封装件1的体积，导致该半导体封装件1难以符合轻薄短小的需求。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件及其制法，以至少部分地解决现有技术中的问题。
本发明的电子封装件，包括：具有线路层的承载结构，其定义有相对的第一侧与第二侧；第二电子元件，其设于该承载结构的第二侧上并电性连接该线路层；第一导电结构，其设于该承载结构的第二侧上且电性连接该线路层；包覆层，其设于该承载结构的第二侧上以包覆该第二电子元件及第一导电结构，该包覆层定义有一体成形的第一包覆部及第二包覆部，以令该第二电子元件位于该第一包覆部中，且该第一导电结构位于该第二包覆部中，其中，该第一包覆部的高度高于该第二包覆部的高度，且该第一导电结构外露于该第二包覆部；以及第二导电结构，其设于该承载结构的第二侧上且电性连接该线路层，其中，该第二导电结构的组成不同于该第一导电结构的组成。
本发明还提供一种电子封装件的制法，包括：提供一具有线路层的承载结构，其定义有相对的第一侧与第二侧；将第二电子元件与第一导电结构设于该承载结构的第二侧上，并使该第二电子元件与第一导电结构电性连接该线路层；形成包覆层于该承载结构的第二侧上以包覆该第二电子元件及第一导电结构，该包覆层定义有一体成形的第一包覆部及第二包覆部，且该第一包覆部的高度高于该第二包覆部的高度，其中，该第二电子元件位于该第一包覆部中，且该第一导电结构位于该第二包覆部中并外露于该第二包覆部；以及形成第二导电结构于该承载结构的第二侧上，以令该第二导电结构电性连接该线路层，其中，该第二导电结构的组成不同于该第一导电结构的组成。
前述的电子封装件及其制法中，该第一导电结构为焊锡球或金属柱。
前述的电子封装件及其制法中，该第二导电结构为导电胶。
前述的电子封装件及其制法中，该包覆层外露出该承载结构的第二侧的局部表面，以接置电子连接器。
前述的电子封装件及其制法中，该第一包覆部的外观呈凹凸状。
前述的电子封装件及其制法中，还包括将一承载该第一导电结构的线路结构设于该承载结构的第二侧上。
前述的电子封装件及其制法中，还包括将第一电子元件与线路板设于该承载结构的第一侧上，并使该第一电子元件与线路板电性连接该线路层。例如，该线路板为环形框架形式。或者，该线路板上配置多个导电元件，以接置电子装置。
前述的电子封装件及其制法中，还包括形成屏蔽结构于该包覆层上，且该屏蔽结构电性连接该第二导电结构。
由上可知，本发明的电子封装件及其制法中，主要通过该承载结构的第二侧上配置外露于该包覆层的第一导电结构，以依功能需求而外接所需元件，使该承载结构的布设面积依据包覆层的模具设计即可，而无需增加该承载结构的布设面积，故相比于现有技术，本发明能减少该电子封装件的体积，使该电子封装件符合轻薄短小的需求。
再者，通过该第二导电结构的设计，以遮挡该第二电子元件周围，使该第二电子元件与该第一导电结构之间不会相互电磁干扰，进而使终端产品的可靠性更佳。
附图说明
图1为现有半导体封装件的剖面示意图。
图2A至图2F为本发明的电子封装件的制法的剖视示意图。
图2A-1为图2A的线路板的上视平面示意图。
图2E-1为图2E的上视平面示意图。
图3A、图3B及图3C为图2F的其它态样的剖视示意图。
图4为本发明的电子封装件的另一实施例的剖视示意图。
主要组件符号说明
1 半导体封装件
10 封装基板
11 被动元件
12 射频元件
13 封装胶体
16 半导体元件
17 传输线
2,3a,3b,3c,4 电子封装件
20 承载结构
20a 第一侧
20b 第二侧
20c 侧面
200 线路层
21 第一电子元件
210 电极垫
211,221,460 导电凸块
22 第二电子元件
23 线路板
23a 第一表面
23b 第二表面
230 导电体
24,34 包覆层
24a 表面
240 开孔
241,341 第一包覆部
242 第二包覆部
25 导电元件
26,36,461 第一导电结构
27 封装层
28 第二导电结构
280 凹槽
29 屏蔽结构
30 电子连接器
300 焊锡凸块
36a 端面
46 线路结构
H1,H2 高度。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2E为本发明的电子封装件2的制法的剖视示意图。
如图2A所示，将一线路板23设置于一承载结构20上，且设置至少一第一电子元件21于该承载结构20上。
于本实施例中，该承载结构20具有相对的第一侧20a与第二侧20b，且该承载结构20为例如具有核心层的封装基板(substrate)或无核心层(coreless)式封装基板，其具有一绝缘基体与结合该绝缘基体的线路层200，该线路层200例如为扇出(fan out)型重布线路层(redistribution layer，简称RDL)，其中，该承载结构20内部布设有线路(图略)以导通该第一侧20a与第二侧20b上的线路层200。例如，形成该线路层200的材料例如为铜，而形成该绝缘基体的材料例如为聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。
再者，该第一电子元件21设于该承载结构20的第一侧20a上(本实施例以多个电子元件21进行说明)，且该第一电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。例如，若该第一电子元件21为半导体芯片时，其电极垫210可通过多个如焊锡材料的导电凸块211以覆晶方式设于该线路层200上并电性连接该线路层200；或者，该第一电子元件21的电极垫210可通过多个焊线(图略)以打线方式电性连接该线路层200；亦或，该第一电子元件21的电极垫210可直接电性连接该线路层200。然而，有关该第一电子元件21电性连接该承载结构20的方式不限于上述。
另外，该线路板23具有相对的第一表面23a与第二表面23b，且以其第一表面23a通过如焊锡材的导电体230结合至该承载结构20的第一侧20a的线路层200上。例如，该线路板23为环状框架形式，如图2A-1所示，以围绕该多个第一电子元件21。
另外，该线路板23的第二表面23b上可形成多个如焊锡凸块的导电元件25。
如图2B所示，形成一封装层27于该承载结构20的第一侧20a上，以包覆该些第一电子元件21、该线路板23及该些导电元件25。
于本实施例中，形成于该封装层27的材料例如为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)或封装材(molding compound)等绝缘材，但并不限于上述。例如，可采用压合(lamination)或模压(molding)等方式将该封装层27形成于该承载结构20的第一侧20a上。
再者，该封装层27填入该第一电子元件21与该承载结构20的第一侧20a之间以包覆该些导电凸块211，且填入该线路板23与该承载结构20的第一侧20a之间以包覆该些导电体230；或者，可先填充底胶(图略)于该第一电子元件21与该承载结构20的第一侧20a之间以包覆该些导电凸块211，且该底胶亦填入该线路板23与该承载结构20的第一侧20a之间以包覆该些导电体230，再使该封装层27包覆该底胶。
如图2C所示，配置至少一第二电子元件22与至少一第一导电结构26于该承载结构20的第二侧20b上(本实施例以多个第二电子元件22与多个第一导电结构26进行说明)。
于本实施例中，该第二电子元件22为主动元件、被动元件或其二者组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。例如，当该第二电子元件22为半导体芯片时，其可通过多个如焊锡材料的导电凸块221采用覆晶方式设于该承载结构20的第二侧20b的线路层200上并电性连接该线路层200；或者，该第二电子元件22可通过多个焊线(图略)以打线方式电性连接该线路层200。亦或，该第二电子元件22可直接接触该线路层200。然而，有关该第二电子元件22电性连接该承载结构20的方式不限于上述。
再者，该第一导电结构26为球体、柱体或其它立体的凸块状，其电性连接该承载结构20的第二侧20b上的线路层200。例如，于本实施例中以焊锡球作为该第一导电结构26；或者，于另一实施例中，如图3A所示的电子封装件3a，可采用如铜柱的金属柱作为第一导电结构36。
如图2D所示，形成一包覆层24于该承载结构20的第二侧20b上，以包覆该些第二电子元件22与该些第一导电结构26。
于本实施例中，该包覆层24为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)。例如，该包覆层24的制程可选择液态封胶(liquid compound)、喷涂(injection)、压合(lamination)或模压(compression molding)等方式形成于该承载结构20上。
再者，该包覆层24定义有一包覆该些第二电子元件22的第一包覆部241及一包覆该些第一导电结构26的第二包覆部242，其中，该第一包覆部241的高度H1高于该第二包覆部242的高度H2。例如，使用研磨方式移除该包覆层24于该些第一导电结构26处的部分材料(如图2D所示的虚线区域)，以形成该第二包覆部242，使该包覆层24的外观具有缺口或呈凹凸状，其中，有关移除该包覆层24的部分材料的方式繁多，如蚀刻、激光、铣具等，并不限于上述。或者，亦可采用模压方式，以模具直接形成外观具有缺口或呈凹凸状的包覆层24，而无需移除该包覆层24的部分材料。因此，有关该包覆层24的制作方式繁多，并无特别限制。
另外，该包覆层24可覆盖该承载结构20的第二侧20b的全部表面；于其它实施例中，该包覆层24的范围可依需求调整，如图3B所示的电子封装件3b，该包覆层24仅形成于该承载结构20的第二侧20b的局部表面上，以将至少一电子连接器30接置于该承载结构20的第二侧20b的外露区域上，供接合电子产品的主板的连接埠上。例如，该电子连接器30可通过焊接(如图所示的焊锡凸块300)或其它方式设于该承载结构20的第二侧20b的线路层200上。
另外，可依电子产品的空间需求，调整该包覆层24的外观。例如，当该些第二电子元件22相对于该承载结构20第二侧20b的高度不一致时，可依据该些第二电子元件22相对于该承载结构20第二侧20b的高度形成凹凸状的第一包覆部341，如图3C所示的电子封装件3c的阶梯状包覆层34。有关该包覆层24的外观样式可依需求变化，并无特别限制。
如图2E所示，于该包覆层24的第二包覆部242上形成多个开孔240及至少一凹槽280，以令该些第一导电结构26外露于该些开孔240，使该些第一导电结构26作为接点(I/O)，且该凹槽280外露出该承载结构20的第二侧20b的表面。之后，移除该封装层27的部分材料，使该导电元件25外露于该封装层27。
于本实施例中，该第一导电结构26的接点功能可为信号接点(signal pin)、组装(SMT)用接点或其他用途等。因此，于另一实施例中，可于该承载结构20的第二侧20b上配置一线路结构46，如图4所示的电子封装件4，使该线路结构46的其中一侧通过多个导电凸块460电性连接该承载结构20的第二侧20b上的线路层200，而另一侧布设第一导电结构461，供外接其它封装模块。例如，该线路结构46具有重布线路层(redistribution layer，简称RDL)的线路块，如基板形式或该线路板23的环状框架形式，以作为中介板(interposer)。
再者，该开孔240及凹槽280以激光烧灼方式形成，使该第一导电结构26的端部与该开孔240之间具有间隔，且该第一导电结构26的端部可高于、低于或齐平该包覆层24的第二包覆部242的表面24a。于其它实施例中，如图3A所示，可通过进行整平制程，如研磨方式，以移除该第一导电结构36及该第二包覆部242的部分材料，使该第一导电结构36的端面36a与该包覆层24的第二包覆部242的表面24a共平面(即两者齐平)，以令该第一导电结构36外露于该第二包覆部242。因此，有关该第一导电结构外露于该第二包覆部的方式繁多，并无特别限制。
另外，该凹槽280形成于该第一包覆部241与第二包覆部242之间，且可沿该第二包覆部242的边缘配置，如图2E-1所示，并外露出该承载结构20的第二侧20b的线路层200。
另外，可采用研磨、蚀刻、烧灼、切除或其它适合方式移除该封装层27的部分材料，使该导电元件25外露于该封装层27。
如图2F所示，形成第二导电结构28于该凹槽280中，以令该第二导电结构28电性连接该承载结构20的第二侧20b的线路层200，进而制得本发明的电子封装件2。
于本实施例中，该第二导电结构28为导电胶，如银胶、铜膏或其它适当胶材。
再者，该第二导电结构28可作为接地。例如，将屏蔽结构29形成于该包覆层24上并接触该第二导电结构28，以令该屏蔽结构29遮盖该第二电子元件22，使该第二电子元件22不会受外界的电磁干扰。进一步，该屏蔽结构29的布设区域可依需求选择延伸至该承载结构20的侧面20c，以接触该承载结构20的侧面20c的线路层，使该屏蔽结构29接地而达到屏蔽的效果。甚至于该屏蔽结构29可延伸至该封装层27，以保护该第一电子元件21不会受外界的电磁干扰。
再者，可通过涂布金属层(如铜材)的加工方式形成该屏蔽结构29于该包覆层24上，例如，溅镀(sputtering)、蒸镀(vaporing)、电镀、无电电镀或化镀等方式；或者，利用盖设金属架或金属罩、或贴膜(foiling)等设置方式形成该屏蔽结构29于该包覆层24上。应可理解地，有关屏蔽方式繁多，并无特别限制。
因此，通过该第二导电结构28电性连接该屏蔽结构29，使该屏蔽结构29可通过该第二导电结构28连接该承载结构20的线路层200的接地线路而达到屏蔽的效果。
另外，于后续制程中，该电子封装件2可通过该些导电元件25接置于一如电路板的电子装置(图未示)上。
因此，本发明的制法主要通过该承载结构20的第二侧20b上配置外露于该包覆层24的第一导电结构26,36,461，以依功能需求(如天线)而外接所需元件，使该承载结构20的布设面积依据包覆层24的模具设计即可，而无需增加该承载结构20的布设面积，故相比于现有技术，本发明的制法能减少该电子封装件2,3a,3b,3c,4的体积，使该电子封装件2,3a,3b,3c,4符合轻薄短小的需求。
再者，通过该承载结构20的第二侧20b上配置外露于该包覆层24的第二导电结构28，使该屏蔽结构29无需覆盖该第一导电结构26,36,461，因而减少该屏蔽结构29的布设面积，以节省该屏蔽结构29的材料，故本发明的制法能减少该电子封装件2,3a,3b,3c,4的制作成本。
另外，通过该第二导电结构28的设计，以遮挡该第二电子元件22周围，使该第二电子元件22与该第一导电结构26,36,461之间不会相互电磁干扰，进而使终端产品的可靠性更佳。
本发明还提供一种电子封装件2,3a,3b,3c,4，包括：一具有线路层200的承载结构20、第一电子元件21、线路板23、第二电子元件22、第一导电结构26,36,461、一包覆层24,34、以及第二导电结构28。
所述的承载结构20具有相对的第一侧20a与第二侧20b。
所述的第一电子元件21设于该承载结构20的第一侧20a上并电性连接该线路层200。
所述的线路板23设于该承载结构20的第一侧20a上并电性连接该线路层200。
所述的第二电子元件22设于该承载结构20的第二侧20b上并电性连接该线路层200。
所述的第一导电结构26,36,461设于该承载结构20的第二侧20b上且电性连接该线路层200。
所述的包覆层24,34设于该承载结构20的第二侧20b上以包覆该第二电子元件22及第一导电结构26,36,461，该包覆层24,34定义有一体成形的第一包覆部241,341及第二包覆部242，以令该第二电子元件22位于该第一包覆部241,341中，且该第一导电结构26,36,461位于该第二包覆部242中，其中，该第一包覆部241,341的高度H1高于该第二包覆部242的高度H2，且该第一导电结构26,36,461外露于该第二包覆部242。
所述的第二导电结构28设于该承载结构20的第二侧20b上且电性连接该线路层200，其中，该第二导电结构28的组成不同于该第一导电结构26,36,461的组成。
于一实施例中，该线路板23为环形框架形式。
于一实施例中，该第一导电结构26,36,461为焊锡球或金属柱。
于一实施例中，该第二导电结构28为导电胶。
于一实施例中，该包覆层24,34外露出该承载结构20的第二侧20b的局部表面，以接置电子连接器30。
于一实施例中，该第一包覆部341的外观呈凹凸状。
于一实施例中，所述的电子封装件4还包括一承载该第一导电结构461的线路结构46，其设于该承载结构20的第二侧20b上。
于一实施例中，所述的电子封装件4还包括一包覆该第一电子元件21与线路板23的封装层27。例如，该线路板23上配置多个导电元件25，以令该多个导电元件25外露于该封装层27。
于一实施例中，所述的电子封装件2,3a,3b,3c,4还包括形成于该包覆层24,34上的屏蔽结构29，其电性连接该第二导电结构28。
综上所述，本发明的电子封装件及其制法，通过该承载结构的第二侧上配置外露于该包覆层的第一导电结构，以依功能需求而外接所需元件，使该承载结构的布设面积依据包覆层的模具设计即可，而无需增加该承载结构的布设面积，故本发明能减少该电子封装件的体积，使该电子封装件符合轻薄短小的需求。
再者，通过该第二导电结构的设计，以遮挡该第二电子元件周围，使该第二电子元件与该第一导电结构之间不会相互电磁干扰，进而使终端产品的可靠性更佳。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种电子封装件，包括：
具有线路层的承载结构，其定义有相对的第一侧与第二侧；
第二电子元件，其设于该承载结构的第二侧上并电性连接该线路层；
第一导电结构，其设于该承载结构的第二侧上且电性连接该线路层；
包覆层，其设于该承载结构的第二侧上以包覆该第二电子元件及第一导电结构，该包覆层定义有一体成形的第一包覆部及第二包覆部，以令该第二电子元件位于该第一包覆部中，且该第一导电结构位于该第二包覆部中，其中，该第一包覆部的高度高于该第二包覆部的高度，且该第一导电结构外露于该第二包覆部；以及
第二导电结构，其设于该承载结构的第二侧上且电性连接该线路层，其中，该第二导电结构的组成不同于该第一导电结构的组成。
2.如权利要求1所述的电子封装件，其中，该第一导电结构为焊锡球或金属柱。
3.如权利要求1所述的电子封装件，其中，该第二导电结构为导电胶。
4.如权利要求1所述的电子封装件，其中，该包覆层外露出该承载结构的第二侧的局部表面，以接置电子连接器。
5.如权利要求1所述的电子封装件，其中，该第一包覆部的外观呈凹凸状。
6.如权利要求1所述的电子封装件，其中，该电子封装件还包括一承载该第一导电结构的线路结构，其设于该承载结构的第二侧上。
7.如权利要求1所述的电子封装件，其中，该电子封装件还包括：
第一电子元件，其设于该承载结构的第一侧上并电性连接该线路层；以及
线路板，其设于该承载结构的第一侧上并电性连接该线路层。
8.如权利要求7所述的电子封装件，其中，该线路板为环形框架形式。
9.如权利要求7所述的电子封装件，其中，该线路板上配置多个导电元件，以接置电子装置。
10.如权利要求1所述的电子封装件，其中，该电子封装件还包括形成于该包覆层上的屏蔽结构，其电性连接该第二导电结构。
11.一种电子封装件的制法，包括：
提供一具有线路层的承载结构，其定义有相对的第一侧与第二侧；
将第二电子元件与第一导电结构设于该承载结构的第二侧上，并使该第二电子元件与第一导电结构电性连接该线路层；
形成包覆层于该承载结构的第二侧上以包覆该第二电子元件及第一导电结构，该包覆层定义有一体成形的第一包覆部及第二包覆部，且该第一包覆部的高度高于该第二包覆部的高度，其中，该第二电子元件位于该第一包覆部中，且该第一导电结构位于该第二包覆部中并外露于该第二包覆部；以及
形成第二导电结构于该承载结构的第二侧上，以令该第二导电结构电性连接该线路层，其中，该第二导电结构的组成不同于该第一导电结构的组成。
12.如权利要求11所述的电子封装件的制法，其中，该第一导电结构为焊锡球或金属柱。
13.如权利要求11所述的电子封装件的制法，其中，该第二导电结构为导电胶。
14.如权利要求11所述的电子封装件的制法，其中，该包覆层外露出该承载结构的第二侧的局部表面，以接置电子连接器。
15.如权利要求11所述的电子封装件的制法，其中，该第一包覆部的外观呈凹凸状。
16.如权利要求11所述的电子封装件的制法，其中，该制法还包括将一承载该第一导电结构的线路结构设于该承载结构的第二侧上。
17.如权利要求11所述的电子封装件的制法，其中，该制法还包括将第一电子元件与线路板设于该承载结构的第一侧上，并使该第一电子元件与线路板电性连接该线路层。
18.如权利要求17所述的电子封装件的制法，其中，该线路板为环形框架形式。
19.如权利要求17所述的电子封装件的制法，其中，该线路板上配置多个导电元件，以接置电子装置。
20.如权利要求11所述的电子封装件的制法，其中，该制法还包括形成屏蔽结构于该包覆层上，且令该屏蔽结构电性连接该第二导电结构。
CN202210967288.4A 2022-08-04 2022-08-12 电子封装件及其制法 Pending CN117558695A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111129376 2022-08-04
TW111129376A TWI822226B (zh) 2022-08-04 2022-08-04 電子封裝件及其製法

Publications (1)

Publication Number Publication Date
CN117558695A true CN117558695A (zh) 2024-02-13

Family

ID=89722439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210967288.4A Pending CN117558695A (zh) 2022-08-04 2022-08-12 电子封装件及其制法

Country Status (3)

Country Link
US (1) US20240047440A1 (zh)
CN (1) CN117558695A (zh)
TW (1) TWI822226B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI610402B (zh) * 2016-08-24 2018-01-01 矽品精密工業股份有限公司 電子封裝結構及其製法
TWI593079B (zh) * 2016-10-13 2017-07-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI733569B (zh) * 2020-08-27 2021-07-11 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
TW202407895A (zh) 2024-02-16
TWI822226B (zh) 2023-11-11
US20240047440A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
CN106450659B (zh) 电子模块
US8058714B2 (en) Overmolded semiconductor package with an integrated antenna
US11670607B2 (en) Electronic package
CN109755202B (zh) 电子封装件及其制法
CN113555348A (zh) 半导体设备
CN108962878B (zh) 电子封装件及其制法
CN115313013A (zh) 天线结构及其电子封装件
CN111446535B (zh) 电子封装件及其制法
CN108666279B (zh) 电子封装件及其制法
CN108695299B (zh) 电子封装件及其承载结构与制法
CN112054005B (zh) 电子封装件及其制法
US11973043B2 (en) Multiple conductive posts
CN113078139A (zh) 电子封装件及其制法
CN108735677B (zh) 电子封装件及其制法
CN107622981B (zh) 电子封装件及其制法
CN117954418A (zh) 电子封装件
CN117558695A (zh) 电子封装件及其制法
CN116073133A (zh) 电子装置及其制造方法
CN112701101A (zh) 电子封装件及其制法
CN113539979B (zh) 封装结构及其制法
CN116666967A (zh) 电子封装件及其制法
TWI789977B (zh) 電子裝置及其製造方法
US20240321784A1 (en) Electronic package including lead frame having multiple conductive posts
US20240145908A1 (en) Electronic package and manufacturing method thereof
CN113539979A (zh) 封装结构及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination