CN108695299B - 电子封装件及其承载结构与制法 - Google Patents

Abstract

一种电子封装件及其承载结构与制法，通过于设有电子元件的承载结构上插设一屏蔽件，且以包覆层包覆该电子元件与该屏蔽件，并于该包覆层上形成一接触该屏蔽件的遮蔽层，以通过插设方式设置该屏蔽件，因而能降低其超出该承载结构的高度，进而降低该电子封装件的整体高度。

Description

电子封装件及其承载结构与制法

技术领域

本发明有关一种封装技术，尤指一种能防止电磁干扰的半导体封装件及其制法。

背景技术

随着半导体技术的演进，半导体产品已开发出不同封装产品型态，而为提升电性品质，多种半导体产品具有屏蔽的功能，以防止电磁干扰(ElectromagneticInterference，简称EMI)产生。

如图1A所示，现有避免EMI的射频(Radio frequency，简称RF)模组1将多个如射频及非射频式芯片的电子元件11电性连接在一基板10上侧，且将金属框架12设于该基板10上并位于各该电子元件11之间，再以如环氧树脂的封装层13包覆各该电子元件11与该金属框架12，并于该封装层13上形成一接触该金属框架12的金属层14，之后于该基板10下侧植设多个焊球15，以通过该金属框架12与该金属层14保护该些电子元件11免受外界EMI影响。

然而，如图1B所示，现有射频模组1中，该金属框架12通过焊锡材料16结合至该基板10上，故该焊锡材料16会承受来自该金属框架12的内应力及后续热制程的膨胀，致使该焊锡材料16的结构容易受损，导致焊料扩散(solder extension)，以致于该焊锡材料16会溢流至该基板10的电性接触垫100，因而造成该电子元件11短路。

此外，该金属框架12超出该基板10表面的高度H(可忽略该焊锡材料16的高度)大致等于该金属框架12的整体高度H，故该射频模组1的整体高度难以降低，导致后续应用该射频模组1的电子产品难以符合轻、薄、短、小的需求。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺失，本发明提供一种电子封装件及其承载结构与制法，以降低该电子封装件的整体高度。

本发明的电子封装件，包括：承载结构；至少一电子元件，其设于该承载结构上；至少一屏蔽件，其插设于该承载结构上；包覆层，其形成于该承载结构上以包覆该电子元件与该屏蔽件；以及遮蔽层，其形成于该包覆层上并电性连接该屏蔽件。

本发明复提供一种电子封装件的制法，其包括：于一承载结构上设置至少一电子元件及插设至少一屏蔽件；于该承载结构上形成包覆该电子元件与该屏蔽件的包覆层；以及于该包覆层上形成电性连接该屏蔽件的遮蔽层。

前述的电子封装件及其制法中，该承载结构形成有至少一凹部，以供该屏蔽件插设于其中。例如，该承载结构包含有绝缘层，且该绝缘层形成有至少一开孔以构成该凹部；进一步地，该开孔的孔壁上形成有金属层。

前述的电子封装件及其制法中，该承载结构包含有电性连接该电子元件的线路层。

前述的电子封装件及其制法中，该承载结构上设有多个该电子元件，且该屏蔽件插设于任二该电子元件之间。

前述的电子封装件及其制法中，该屏蔽件电性连接该承载结构的接地部。

前述的电子封装件及其制法中，该遮蔽层接触该屏蔽件。

本发明亦提供一种承载结构，其定义有相邻的布线区及插设区，包括：绝缘体；线路部，其形成于该些绝缘体上且位于该布线区中；以及至少一凹部，其形成于该绝缘体上且位于该插设区中。

前述的承载结构中，该绝缘体包含多个绝缘层，且该凹部包含形成于该绝缘层上的开孔。进一步地，该凹部复包含金属层，其形成于该开孔的孔壁上。

由上可知，本发明的电子封装件及其承载结构制法，主要通过于承载结构中形成有凹部，以供屏蔽件插设于该承载结构的凹部，以避免现有焊料扩散甚或短路问题。

此外，由于该屏蔽件插设于该承载结构上，故该屏蔽件超出该承载结构的高度会小于该屏蔽件的整体高度，故相较于现有技术，该电子封装件的整体高度得以降低，以利于后续应用该电子封装件的电子产品符合轻、薄、短、小的需求。

附图说明

图1A为现有射频模组的剖面示意图；

图1B为对应图1A的局部放大图；

图2A至图2C为本发明的电子封装件的制法的剖面示意图；

图2A’为对应图2A的屏蔽件的其中一实施例的平面示意图；

图3A至图3D为本发明的电子封装件的承载结构及其凹部的第一实施例的制法的剖面示意图；

图4为对应图3D的另一实施例；

图5A至图5D为本发明的电子封装件的承载结构及其凹部的第二实施例的制法的剖面示意图；以及

图6为对应图5D的另一实施例。

符号说明：

1 射频模组

10 基板

100 电性接触垫

11,21,21’ 电子元件

12 金属框架

13 封装层

14 金属层

15 焊球

16 焊锡材料

2 电子封装件

20,3,4,5,6 承载结构

20a 第一侧

20b 第二侧

200 绝缘体

201 线路部

202,3a,4a,5a,6a 凹部

21a 作用面

21b 非作用面

210 导电凸块

210’ 焊线

22 屏蔽件

22a 端部

23 包覆层

23a 第一表面

23b 第二表面

24 遮蔽层

25 导电元件

250 凸块底下金属层

30 内部绝缘层

30a 第一绝缘层

30b 第二绝缘层

31 内部线路层

31’ 接地部

31a 第一线路层

31b 第二线路层

32a,52a 第一开孔

32b,42b,52b 第二开孔

33a 第一金属层

33b 第二金属层

331 第一凹口

332 第二凹口

34 绝缘保护层

340 开口

53 第三金属层

530 第三凹口

A 布线区

B 插设区

H,h 高度。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“第三”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

图2A至图2C为本发明的电子封装件2的制法的剖面示意图。

如图2A所示，提供一承载结构20，其具有相对的第一侧20a与第二侧20b，且于该承载结构20的第一侧20a上设有相互分隔的电子元件21,21’，并插设一屏蔽件22于该承载结构20的第一侧20a上。

于本实施例中，该承载结构20为具有核心层的线路构造或无核心层(coreless)的线路构造，其具有绝缘体200与设于该绝缘体200上的线路部201，如扇出(fan out)型重布线路层(redistribution layer，简称RDL)，且形成该线路部201的材质为铜，而形成该绝缘体200的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等介电材。应可理解地，该承载结构20也可为其它承载芯片的载体，如有机板材、晶圆(wafer)、或其它具有金属布线(routing)的载板，并不限于上述。

此外，有关该线路部201的制程可于一承载件(图未示)上形成该绝缘体200与该线路部201，且该承载件的种类繁多，例如，该承载件为晶圆、玻璃板、铝板、或表面具铝层的板体，并无特别限制。

又，该电子元件21,21’为封装件、主动元件、被动元件或其组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。具体地，该电子元件21,21’为射频芯片(例如：蓝牙芯片或Wi-Fi芯片)，但也可为其它不受电磁波干扰的电子元件。例如，该电子元件21具有相对的作用面21a及非作用面21b，该作用面21a具有多个电极垫(图略)，其通过多个如焊锡材料的导电凸块210以覆晶方式设于该承载结构20上并电性连接该线路部201的线路层；或者，该电子元件21’可通过多个焊线210’以打线方式电性连接该线路部201的线路层。然而，有关该电子元件电性连接该承载结构的方式不限于上述。

另外，该屏蔽件22为导电材板体或框架体(如图2A’所示)，其底端插入该承载结构20中以立设于该承载结构20上且位于各该电子元件21,21’周围并电性连接该线路部201的线路层及接地。例如，该承载结构20的第一侧20a可形成有凹部202，以供该屏蔽件22插设于其中。

如图2B所示，形成一包覆层23于该承载结构20的第一侧20a上，以令该包覆层23包覆该电子元件21,21’与该屏蔽件22。

于本实施例中，该包覆层23为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、环氧树脂(epoxy)或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该承载结构20的第一侧20a上。

此外，该包覆层23具有相对的第一表面23a与第二表面23b，使该包覆层23的第一表面23a结合至该承载结构20的第一侧20a上，且可选择性移除该包覆层23的第二表面23b的部分材质，使该些屏蔽件22的端部22a外露于该包覆层23的第二表面23b。例如，可通过整平制程，研磨移除部分的包覆层23(甚或部分的屏蔽件22)，使该包覆层23的第二表面23b齐平该些屏蔽件22的端部22a；或者，通过研磨方式或激光方式移除该包覆层23的第二表面23b的部分材质，以形成多个孔洞(图未示)于该包覆层23的第二表面23b上，使该些屏蔽件22的端部22a外露于该些孔洞。

如图2C所示，透过如电镀金属的方式形成一遮蔽层24于该包覆层23的第二表面23b上以形成电子封装件2，其中，该遮蔽层24接触该屏蔽件22的端部22a，以令该遮蔽层24电性连接该屏蔽件22，以通过该些电子元件21,21’外围覆盖有该屏蔽件22与该遮蔽层24，故该电子封装件2于运作时，该些电子元件21,21’不会遭受外界的电磁干扰(EMI)，且该些电子元件21,21’之间亦不会相互电磁干扰，因而该电子封装件2的电性运作功能得以正常，进而不会影响整体该电子封装件2的电性效能。

于本实施例中，形成该遮蔽层24的材质如金、银、铜(Cu)、镍(Ni)、铁(Fe)、铝(Al)、不锈钢(Sus)等。

此外，也可通过涂布(coating)、溅镀(sputtering)、化镀、无电镀或蒸镀等方式形成该遮蔽层24。或者，该遮蔽层24可为金属盖板或导电膜，以置放方式(如通过导电凸块或直接压合)结合于该包覆层23的第二表面23b上。

又，可形成多个如焊球的导电元件25于该承载结构20的第二侧20b上，并电性连接该线路部201的线路层，俾供后续接置如封装结构、芯片或电路板等电子装置(图略)。

另外，于该线路部201的最外层线路层上可形成一凸块底下金属层(Under BumpMetallurgy，简称UBM)250，以利于结合该导电元件25。

因此，本发明的电子封装件2的制法中，该屏蔽件22以插设方式(如插入该凹部202中)设于该承载结构20的第一侧20a上，因而无需使用焊锡材料将该屏蔽件22结合该承载结构20，故相较于现有技术，本发明的制法不会有焊料扩散的问题，因而能避免该电子元件21,21’短路的问题。

此外，即使该屏蔽件22通过焊锡材料(图略)插入该凹部202中，当该焊锡材料承受来自该屏蔽件22的内应力及后续热制程的膨胀时，该凹部202会阻挡该焊锡的扩散(extension)，因而能避免该焊锡材料溢流至该承载结构20的第一侧20a的线路层，故能避免该电子元件21,21’发生短路。

又，由于该屏蔽件22插设于该承载结构20上，故该屏蔽件22超出该承载结构20的第一侧20a的高度h小于该屏蔽件22的整体高度H，故相较于现有技术，该电子封装件2的整体高度得以降低，以利于后续应用该电子封装件2的电子产品(如手机、电脑)符合轻、薄、短、小的需求。

本发明还提供一种电子封装件2，其包括：一承载结构20、至少一电子元件21,21’、一屏蔽件22、一包覆层23以及一遮蔽层24。

所述的电子元件21,21’设于该承载结构20上并电性连接该承载结构20的线路部201。

所述的屏蔽件22插设于该承载结构20上并电性连接该承载结构20的线路部201。

所述的包覆层23形成于该承载结构20上且包覆该些电子元件21,21’与该屏蔽件22。

所述的遮蔽层24形成于该包覆层23上并电性连接该屏蔽件22。

于一实施例中，该承载结构20形成有凹部202，以供该屏蔽件22插设于其中。

于一实施例中，该承载结构20的线路部201具有多个电性连接该电子元件21,21’的扇出型重布线路层(如后续所述的内部线路层31、第一线路层31a及第二线路层31b)。

于一实施例中，该承载结构20上设有多个个该电子元件21,21’，且至少二该电子元件21,21’之间设有该屏蔽件22。

于一实施例中，该遮蔽层24接触该屏蔽件22的端部22a。

另一方面，有关该承载结构用以插设该屏蔽件22的凹部的种类繁多，以下将举例说明部分种类。

图3A至图3D为本发明的电子封装件的承载结构3及其凹部3a的制法的第一实施例的剖面示意图。

如图3A所示，于一承载件(图略)上进行线路构造的制程，形成至少一内部绝缘层30与设于该内部绝缘层30上的内部线路层31(含接地部31’)，且于该内部绝缘层30与该内部线路层31上形成第一绝缘层30a，并于该第一绝缘层30a上形成第一开孔32a，以令该接地部31’外露于该第一开孔32a。

于本实施例中，该承载结构3可定义有相邻的布线区A与插设区B，以令该内部线路层31形成于该布线区A上，且该接地部31’形成于该插设区B上。

此外，该内部线路层31的部分表面外露于该第一绝缘层30a。应可理解地，有关该内部线路层31外露于该第一绝缘层30a的方式繁多，并无特别限制。

又，有关该内部绝缘层30与该内部线路层31的数量可依需求设计，并无特别限制。

另外，该承载件的种类繁多，例如，该承载件为晶圆、玻璃板、铝板、或表面具铝层的板体，并无特别限制。

如图3B所示，于该第一绝缘层30a上形成第一线路层31a，以令该第一线路层31a电性连接该内部线路层31，且于该第一开孔32a中形成第一金属层33a，以令该第一金属层33a接触该接地部31’。

于本实施例中，该第一金属层33a沿该第一开孔32a的孔壁延伸成形，使该第一金属层33a具有对应该第一开孔32a的第一凹口331。

如图3C所示，于该第一绝缘层30a、该第一线路层31a与第一金属层33a上形成第二绝缘层30b，且于该第二绝缘层30b上形成第二开孔32b，以令该第一金属层33a外露于该第二开孔32b。

于本实施例中，该第一线路层31a的部分表面外露于该第二绝缘层30b。应可理解地，有关该第一线路层31a外露于该第二绝缘层30b的方式繁多，并无特别限制。

如图3D所示，于该第二绝缘层30b上形成第二线路层31b，以令该第二线路层31b电性连接该第一线路层31a，且于该第二开孔32b中形成第二金属层33b，以令该第二金属层33b接触该第一金属层33a。

于本实施例中，该第二金属层33b沿该第二开孔32b的孔壁延伸成形，使该第二金属层33b具有对应该第二开孔32b并连通该第一凹口331的第二凹口332。

因此，该承载结构3的凹部3a由该第一金属层33a、该第二金属层33b、该第一开孔32a与该第二开孔32b所构成，且该屏蔽件22于插入该凹部3a时会电性连接该接地部31’。

此外，可依需求于该第二绝缘层30b与该第二线路层31b上形成一如防焊层的绝缘保护层34，且该绝缘保护层34具有多个开口340，以令该第二线路层31b的部分表面外露于该些开口340，以供结合如图2A所示的导电凸块210或焊线210’。

又，如图4所示的承载结构4，若于图3C的制程中，于该第二绝缘层30b上形成完全露出该第一金属层33a及其周围第一绝缘层30a表面的第二开孔42b，且于图3D的制程中，未于该第二开孔42b中形成金属层，使该第一金属层33a外露于该第二开孔42b。因此，该凹部4a由该第一金属层33a、该第一开孔32a与该第二开孔42b所构成，且该屏蔽件22于插入该凹部4a时会电性连接该接地部31’。

图5A至图5D为本发明的电子封装件的承载结构5及其凹部5a的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异在于凹部的构造，其它制程大致相同，故以下仅详细说明相异处，而不再赘述相同处。

如图5A所示，对应图3A的制程中，于该第一绝缘层30a上形成外露出该接地部31’及其周围内部绝缘层30表面的第一开孔52a。

如图5B所示，对应图3B的制程中，于该第一开孔52a中未形成第一金属层33a或其它材质，使该接地部31’仍外露于该第一开孔52a。

如图5C所示，对应图3C的制程中，于该第二绝缘层30b上对应该第一开孔52a的位置延伸形成第二开孔52b。

如图5D所示，对应图3D的制程中，于该第一开孔52a与该第二开孔52b中形成第三金属层53，以令该第三金属层53接触该接地部31’。

于本实施例中，该第三金属层53沿该第一开孔52a的孔壁与该第二开孔52b的孔壁延伸成形，使该第三金属层53具有对应该第一开孔52a与该第二开孔52b的第三凹口530。因此，该承载结构5的凹部5a由该第三金属层53、该第一开孔52a与该第二开孔52b所构成，且该屏蔽件22于插入该凹部5a时会电性连接该接地部31’。

此外，如图6所示的承载结构6，该第一开孔52a与该第二开孔52b中亦可未形成该第三金属层53，使该凹部6a由该第一开孔52a与该第二开孔52b所构成，且该屏蔽件22于插入该凹部6a时会电性连接该接地部31’。

由上可知，该承载结构20,3,4,5,6包括一绝缘体200、一形成于该些绝缘体200上的线路部201、以及一形成于该绝缘体200上的凹部202。例如，该承载结构20,3,4,5,6的绝缘体200包含多个绝缘层(如第一与第二绝缘层30a,30b)，且该凹部202,3a,4a,5a,6a包含形成于该绝缘层上的开孔(如第一开孔32a,52a与第二开孔32b,42b,52b)。进一步地，该凹部3a,4a,5a,6a复包含金属层(如第一、第二及第三金属层33a,33b,53)，形成于该开孔的孔壁上。

综上所述，本发明的电子封装件及其承载结构与制法，通过在承载结构形成有凹部，可供屏蔽件插设于该承载结构上，以避免现有焊料扩散，甚或发生短路问题。

此外，由于该屏蔽件插设于该承载结构上，故该屏蔽件超出该承载结构的高度会小于该屏蔽件的整体高度，故能降低该电子封装件的整体高度，以利于后续应用该电子封装件的电子产品符合轻、薄、短、小的需求。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (13)

1.一种电子封装件，其特征为，该电子封装件包括：

承载结构；

至少一电子元件，其设于该承载结构上；

至少一屏蔽件，其插设于该承载结构上，其中，该承载结构形成有供插设该屏蔽件的至少一凹部，该承载结构包含有绝缘层，且该绝缘层形成有至少一开孔以构成该凹部；

包覆层，其形成于该承载结构上以包覆该电子元件与该屏蔽件；以及

遮蔽层，其形成于该包覆层上并电性连接该屏蔽件。

2.根据权利要求1所述的电子封装件，其特征为，该开孔的孔壁上形成有金属层。

3.根据权利要求1所述的电子封装件，其特征为，该承载结构包含有电性连接该电子元件的线路层。

4.根据权利要求1所述的电子封装件，其特征为，该承载结构上设有多个该电子元件，且该屏蔽件插设于任二该电子元件之间。

5.根据权利要求1所述的电子封装件，其特征为，该屏蔽件电性连接该承载结构的接地部。

6.一种电子封装件的制法，其特征为，该制法包括：

于一承载结构上设置至少一电子元件及插设至少一屏蔽件，其中，该承载结构形成有供插设该屏蔽件的至少一凹部，该承载结构包含有绝缘层，且该绝缘层形成有至少一开孔以构成该凹部；

该承载结构上形成包覆该电子元件与该屏蔽件的包覆层；以及

于该包覆层上形成电性连接该屏蔽件的遮蔽层。

7.根据权利要求6所述的电子封装件的制法，其特征为，该开孔的孔壁上形成有金属层。

8.根据权利要求6所述的电子封装件的制法，其特征为，该承载结构包含有电性连接该电子元件的线路层。

9.根据权利要求6所述的电子封装件的制法，其特征为，该承载结构上设有多个该电子元件，且该屏蔽件插设于任二该电子元件之间。

10.根据权利要求6所述的电子封装件的制法，其特征为，该屏蔽件电性连接该承载结构的接地部。

11.一种承载结构，其定义有相邻的布线区及插设区，其特征为，该结构包括：

绝缘体；

接地部；

线路部，其形成于该绝缘体上且位于该布线区中；以及

至少一凹部，其形成于该绝缘体上且位于该插设区中，其中，该至少一凹部形成有接触该接地部的金属层，以供至少一屏蔽件插设于形成有接触该接地部的该金属层的该至少一凹部。

12.根据权利要求11所述的承载结构，其特征为，该绝缘体包含有绝缘层，且该绝缘层形成有至少一开孔以构成该凹部。

13.根据权利要求12所述的承载结构，其特征为，该开孔的孔壁上形成有该金属层。