CN116130425A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN116130425A
CN116130425A CN202111371645.2A CN202111371645A CN116130425A CN 116130425 A CN116130425 A CN 116130425A CN 202111371645 A CN202111371645 A CN 202111371645A CN 116130425 A CN116130425 A CN 116130425A
Authority
CN
China
Prior art keywords
layer
package
electronic
electronic module
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111371645.2A
Other languages
English (en)
Inventor
卜昭强
何祈庆
符毅民
王愉博
苏柏元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN116130425A publication Critical patent/CN116130425A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种电子封装件及其制法，包括于承载结构上配置一电子模组及一结合于该电子模组上的散热结构，并将至少一调整结构结合于该散热结构上并位于该电子模组的周围，以借由该调整结构分散热应力而避免该电子模组发生翘曲。

Description

电子封装件及其制法
技术领域
本发明有关一种半导体装置，尤指一种电子封装件及其制法。
背景技术
随着近年来可携式电子产品的蓬勃发展，各类相关产品逐渐朝向高密度、高性能以及轻、薄、短、小的趋势发展，其中，应用于该可携式电子产品的各实施例的半导体封装结构也因而配合推陈出新，以期能符合轻薄短小与高密度的要求。
图1为现有半导体封装件1的剖面示意图。如图1所示，该半导体封装件1于一封装基板19上以覆晶方式设置至少一电子模组1a，并于该封装基板19上设置遮盖该电子模组1a的散热件17。
然而，现有半导体封装件1中，由于该电子模组1a属于大尺寸规格，其半导体晶片11与封装材15的热膨胀系数(Coefficient of thermal expansion，简称CTE)不匹配(mismatch)，容易发生热应力不均匀的情况，致使热循环(thermal cycle)时，造成该电子模组1a发生翘曲。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法，可避免电子模组发生翘曲。
本发明的电子封装件，包括：承载结构；电子模组，其设于该承载结构上并电性连接该承载结构；散热结构，其结合于该电子模组上；以及调整结构，其结合于该散热结构上并位于该电子模组的周围。
本发明亦提供一种电子封装件的制法，包括：于一承载结构上设置电子模组，且令该电子模组电性连接该承载结构；将散热结构结合于该电子模组上；以及将调整结构结合于该散热结构上，并使该调整结构位于该电子模组的周围。
前述的电子封装件及其制法中，该散热结构具有延伸至该承载结构上的座部。
前述的电子封装件及其制法中，该调整结构为金属材质或半导体材质。
前述的电子封装件及其制法中，该调整结构为环体。
前述的电子封装件及其制法中，还包括于该承载结构上形成包覆该电子模组的第一封装层、及包覆该调整结构与该第一封装层的第二封装层。例如，该第一封装层的硬度大于该第二封装层的硬度。
前述的电子封装件及其制法中，还包括以封装层包覆该电子模组与该调整结构。
前述的电子封装件及其制法中，还包括以封装层包覆该电子模组，且该封装层未包覆该调整结构。
由上可知，本发明的电子封装件及其制法中，主要借由该调整结构结合于该散热结构上并位于该电子模组的周围，以分散热应力，故相较于现有技术，本发明于热循环时能避免该电子模组发生翘曲。
附图说明
图1为现有半导体封装件的剖视示意图。
图2A至图2H为本发明的电子封装件的制法的第一实施例的剖面示意图。
图3A至图3C为本发明的电子封装件的制法的第二实施例的剖面示意图。
图4A及图4B为图3C的其它不同方式的剖面示意图。
图4C为图4B的另一实施例的局部剖面示意图。
符号说明
1:半导体封装件
1a,2a:电子模组
11:半导体晶片
15:封装材
17:散热件
19:封装基板
2,3,4:电子封装件
2b:封装层
2c,261:底胶
20:线路结构
200:绝缘层
201:线路重布层
202:电性接触垫
21:第一电子元件
21a:作用面
21b:非作用面
210:电极垫
211:保护膜
212:导电体
212a,23a,23b:端面
22:结合层
23:导电柱
24,290:导电元件
240:线路部
25:第一包覆层
25a:第一表面
25b:第二表面
26:第二电子元件
260:导电凸块
262:凸块底下金属层
27a,47a:调整结构
27b,47b:散热结构
270:片体
271:脚部
272:座部
28:第二包覆层
29:承载结构
29a:线路层
31,41:第一封装层
32:第二封装层
40:空腔
47:框架
9:承载板
9a:晶种层
9b:金属层
90:离型层
91:绝缘层
R:凹槽
S,L:切割路径。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2H为本发明的电子封装件2的制法的第一实施例的剖面示意图。
如图2A及图2B所示，提供一具有晶种层9a的承载板9，再于该承载板9上借由该晶种层9a形成多个导电柱23。接着，设置至少一第一电子元件21于该承载板9上，其中，该第一电子元件21上结合并电性连接多个导电体212，且该导电体212为如导电线路、焊球的圆球状、或如铜柱、焊锡凸块等金属材的柱状、或焊线机制作的钉状(stud)导电件，但不限于此。
于本实施例中，该承载板9例如为半导体材质(如硅或玻璃)的板体，其上以例如涂布方式依序形成有一离型层90、如钛/铜的金属层9b与一如介电材或防焊材的绝缘层91，以供该晶种层9a设于该绝缘层91上。
再者，于图2A中，该晶种层9a上可形成有一图案化阻层(图略)，以令该阻层外露该晶种层9a的部分表面，俾供布设该些导电柱23。待制作该些导电柱23后，移除该图案化阻层及其下的晶种层9a，如图2B所示。
另外，形成该导电柱23的材质为如铜的金属材或焊锡材，且形成该晶种层9a的材质例如钛/铜。
另外，该第一电子元件21为主动元件、被动元件或其二者组合，且该主动元件例如为半导体晶片，而该被动元件例如为电阻、电容及电感。于本实施例中，该第一电子元件21为半导体晶片，其具有相对的作用面21a与非作用面21b，该第一电子元件21以其非作用面21b借由一结合层22粘固于该绝缘层91上，而该作用面21a设有多个电极垫210与一如钝化材的保护膜211，且该导电体212设于该保护膜211中。
如图2C所示，形成一第一包覆层25于该承载板9的绝缘层91上，以令该第一包覆层25包覆该第一电子元件21、该些导电体212与该些导电柱23，其中，该第一包覆层25具有相对的第一表面25a与第二表面25b，且令该保护膜211、该导电体212的端面212a与该导电柱23的端面23a外露于该第一包覆层25的第一表面25a，以及令该第一包覆层25以其第二表面25b结合至该承载板9的绝缘层91上。
于本实施例中，该第一包覆层25为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)。例如，该第一包覆层25的制程可选择液态封胶(liquid compound)、喷涂(injection)、压合(lamination)或模压(compression molding)等方式形成于该绝缘层91上。
再者，可借由整平制程，使该第一包覆层25的第一表面25a齐平该保护膜211、该导电柱23的端面23a与该导电体212的端面212a，以令该导电柱23的端面23a与该导电体212的端面212a外露于该第一包覆层25的第一表面25a。例如，该整平制程借由研磨方式，移除该保护膜211的部分材质、该导电柱23的部分材质、该导电体212的部分材质与该第一包覆层25的部分材质。
另外，该些导电柱23的另一端面23b(由于该晶种层9a的厚度极小故予以忽略)亦可大致齐平该第一包覆层25的第二表面25b。
如图2D所示，形成一线路结构20于该第一包覆层25的第一表面25a上，且令该线路结构20电性连接该导电柱23与该导电体212。
于本实施例中，该线路结构20包括多个绝缘层200及设于该绝缘层200上的多个线路重布层(redistribution layer，简称RDL)201，其中，最外层的绝缘层200可作为防焊层，且令最外层的线路重布层201外露于该防焊层，俾供作为电性接触垫202，如微垫(micropad，俗称μ-pad)。或者，该线路结构20亦可仅包括单一绝缘层200及单一线路重布层201。
再者，形成该线路重布层201的材质为铜，且形成该绝缘层200的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材、或如绿漆、油墨等的防焊材。
如图2E所示，设置至少一第二电子元件26于该线路结构20上，再以一第二包覆层28包覆该第二电子元件26。于本实施例中，设置两个第二电子元件26于该线路结构20上。
于本实施例中，该第二电子元件26为主动元件、被动元件或其二者组合，且该主动元件例如为半导体晶片，而该被动元件例如为电阻、电容及电感。于一实施例中，该第二电子元件26例如为图形处理器(graphics processing unit，简称GPU)、高频宽记忆体(HighBandwidth Memory，简称HBM)等半导体晶片，并无特别限制。
再者，该第二电子元件26借由多个如焊锡凸块、铜凸块或其它等的导电凸块260电性连接该电性接触垫202，且该第二包覆层28可同时包覆该第二电子元件26与该些导电凸块260。于本实施例中，可形成一凸块底下金属层(Under Bump Metallurgy，简称UBM)262于该电性接触垫202上，以利于结合该导电凸块260。
另外，该第二包覆层28为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该线路结构20上。应可理解地，形成该第二包覆层28的材质可相同或不相同该第一包覆层25的材质。
另外，亦可先形成底胶261于该第二电子元件26与该线路结构20之间以包覆该些导电凸块260，再形成该第二包覆层28以包覆该底胶261与该第二电子元件26。
如图2F所示，移除该承载板9及其上的离型层90与金属层9b，并保留该绝缘层91。接着，形成一线路部240于该绝缘层91上以电性连接该导电柱23。之后，沿如图2E所示的切割路径S进行切单制程，以获取多个电子模组2a。
于本实施例中，于剥离该离型层90时，借由该金属层9b作为阻障之用，以避免破坏该绝缘层91，且待移除该承载板9及其上的离型层90后，再以蚀刻方式移除该金属层9b。
再者，该绝缘层91借由雷射方式形成有多个开孔，以令该些导电柱23的端面23b及该第一包覆层25的部分第二表面25b外露于该些开孔，俾供结合该线路部240。例如，该线路部240为凸块底下金属层(UBM)，以供结合如多个焊锡凸块或焊球(其规格为C4型)的导电元件24。应可理解地，当该接点(IO)的数量不足时，可借由RDL制程于该绝缘层91上进行增层作业，以重新配置该导电元件24的IO数量及其位置。
另外，可借由整平制程，如研磨方式，移除该第二包覆层28的部分材质，使该第二包覆层28的上表面齐平该第二电子元件26的上表面，以令该第二电子元件26外露于该第二包覆层28(如图2F所示)。
另外，借由提供具有绝缘层91的承载板9，以于移除该承载板9后，可利用该绝缘层91形成该线路部240，因而无需再布设介电层，故能节省制程时间与制程步骤，以达到降低制程成本的目的。
如图2G所示，将该电子模组2a借由该些导电元件24设置于一整版面规格的承载结构29上，且于该承载结构29上形成包覆该电子模组2a的封装层2b，其中，该承载结构29上配置有多个嵌埋于该封装层2b内的调整结构27a，且该调整结构27a环绕该电子模组2a。
于本实施例中，该承载结构29例如为具有核心层的封装基板(substrate)或无核心层(coreless)式封装基板，其具有一绝缘基体与结合该绝缘基体的线路层29a，该线路层29a例如为扇出(fan out)型重布线路层(RDL)。例如，形成该线路层29a的材质例如为铜，而形成该绝缘基体的材质例如为聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。应可理解地，该承载结构亦可为其它可供承载电子元件的承载单元，例如导线架(lead frame)或硅中介板(siliconinterposer)，并不限于上述。
再者，可先形成底胶2c于该承载结构29与该电子模组2a之间以包覆该些导电元件24，再以该封装层2b包覆该底胶2c与该电子模组2a，且该承载结构29下侧可进行植球制程，以形成多个如焊球的导电元件290，俾于后续制程中，该承载结构29可以其下侧的导电元件290接置于一电路板(图略)上。
另外，于该封装层2b上沿切割路径L形成凹槽R，以令该承载结构29的部分表面外露于该凹槽R，且该封装层2b为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该承载结构29上。应可理解地，形成该封装层2b的材质可相同或不相同该第一及/或第二包覆层25,28的材质。
另外，该调整结构27a为如铜材的金属环体或如硅材、玻璃的半导体材环体，其可借由电镀、粘固或其它方式配置于该承载结构29上。另，可借由整平制程，如研磨方式，移除该封装层2b的部分材质、该调整结构27a的部分材质与该电子模组2a的部分材质，使该封装层2b的顶面齐平该调整结构27a的端面与该电子模组2a的顶面，以令该调整结构27a的端面与该电子模组2a的顶面外露于该封装层2b的顶面。
如图2H所示，沿如图2G所示的切割路径L进行切单制程，再于该封装层2b上形成散热结构27b，以获取电子封装件2。
于本实施例中，该散热结构27b为金属体，其以电镀、沉积或其它方式形成于该封装层2b上以接触该调整结构27a。例如，该散热结构27b包含一形成于该封装层2b顶面以接触该调整结构27a的片体270及至少一形成于该封装层2b侧面的脚部271，并延伸至该承载结构29的部分表面上以作为座部272，其中，该座部272突出该脚部271。
因此，本发明的制法主要借由该调整结构27a分散热应力，以于该电子模组2a属于大尺寸规格时，其第一电子元件21与该第一包覆层25的热膨胀系数(或该第二电子元件26与该第二包覆层28的热膨胀系数)即使不匹配，仍可避免热应力集中的情况，故相较于现有技术，本发明的电子封装件2于热循环时能避免该电子模组2a发生翘曲。
图3A至图3B为本发明的电子封装件3的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异在于封装层的制作，故以下不再赘述相同处。
如图3A所示，于图2G所示的制程中，于该承载结构29上形成包覆该电子模组2a的第一封装层31，且该第一封装层31并未包覆该调整结构27a的外周面，以令该调整结构27a的周面外露于该第一封装层31。
于本实施例中，该第一封装层31为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该承载结构29上。应可理解地，形成该第一封装层31的材质可相同或不相同该第一及/或第二包覆层25,28的材质。
再者，形成该调整结构27a的材质为如铜的金属材或焊锡材，且可借由整平制程，如研磨方式，移除该第一封装层31的部分材质、该调整结构27a的部分材质与该电子模组2a的部分材质，使该第一封装层31的顶面齐平该调整结构27a的端面与该电子模组2a的顶面，以令该调整结构27a的端面与该电子模组2a的顶面外露于该第一封装层31的顶面。
如图3B所示，于该承载结构29上形成包覆该调整结构27a周面与该第一封装层31的第二封装层32，且于该第二封装层32上沿切割路径L形成凹槽R，以令该承载结构29的部分表面外露于该凹槽R，以于该第二封装层32及该凹槽R壁面上形成散热结构27b，使该散热结构27b覆盖该承载结构29的外露处。
于本实施例中，该第二封装层32为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该承载结构29上。应可理解地，形成该第二封装层32材质可相同或不相同该第一封装层31的材质。例如，该第一封装层31的硬度可大于该第二封装层32的硬度。
再者，可借由整平制程，如研磨方式，移除该第二封装层32的部分材质，使该第二封装层32的顶面齐平该第一封装层31的顶面，其后再设置散热结构27b。
如图3C所示，沿如图3B所示的切割路径L进行切单制程，以获取电子封装件3。
于前述实施例中，该承载结构29上借由两次封装制程，以形成第一封装层31与第二封装层32。惟可理解地，如图4A所示的电子封装件4，该承载结构29上可依需求仅形成有第一封装层，省略第二封装层的配置，借此于该散热结构27b与该调整结构27a之间形成空腔40，使第一封装层41形成于该电子模组2a与该调整结构27a之间，以令该调整结构27a的周面外露于该第一封装层41。进一步地，如图4B所示，该承载结构29上亦可依需求省略封装制程(亦即省略第一封装层及第二封装层的配置)，以于该散热结构27b内形成空腔40。
再者，该调整结构27a可借由电镀、粘固或其它方式配置于该承载结构29上，且该散热结构27b为金属架，其以粘固方式设于该承载结构29上。应可理解地，若该调整结构与该散热结构均以粘固方式设于该承载结构29上，则如图4C所示，调整结构47a与散热结构47b可为一体成形的框架47。
因此，本发明的制法主要借由该调整结构27a,47a分散热应力，以于该电子模组2a属于大尺寸规格时，其第一电子元件21与第一包覆层25的热膨胀系数(或该第二电子元件26与该第二包覆层28的热膨胀系数)即使不匹配，仍可避免热应力集中的情况，故相较于现有技术，本发明的电子封装件3,4于热循环时能避免该电子模组2a发生翘曲。
本发明亦提供一种电子封装件2,3,4，包括：一承载结构29、至少一电子模组2a、一散热结构27b,47b、以及至少一调整结构27a,47a。
所述的电子模组2a设于该承载结构29上并电性连接该承载结构29。
所述的散热结构27b,47b结合于该电子模组2a上。
所述的调整结构27a,47a结合于该散热结构27b,47b上并位于该电子模组2a的周围。
于一实施例中，该散热结构27b,47b具有延伸至该承载结构29上的座部272。
于一实施例中，该调整结构27a,47a为金属材质或半导体材质。
于一实施例中，该调整结构27a,47a为环体。
于一实施例中，该承载结构29上形成有包覆该电子模组2a的第一封装层31、及包覆该调整结构27a,47a与该第一封装层31的第二封装层32。例如，该第一封装层31的硬度大于该第二封装层32的硬度。
于一实施例中，所述的电子封装件2还包括包覆该电子模组2a与该调整结构27a,47a的封装层2b。
于一实施例中，所述的电子封装件4还包括包覆该电子模组2a的第一封装层41，其未包覆该调整结构27a,47a。亦或省略封装制程，以于该散热结构27b内形成有空腔40。
综上所述，本发明的电子封装件及其制法，借由调整结构的设计，以分散热应力，故于电子模组属于大尺寸规格时，其电子元件与包覆层的热膨胀系数即使不匹配，仍可避免热应力集中的情况，进而于热循环时能避免电子模组发生翘曲。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (16)

1.一种电子封装件，其特征在于，包括：
承载结构；
电子模组，其设于该承载结构上并电性连接该承载结构；
散热结构，其结合于该电子模组上；以及
调整结构，其结合于该散热结构上并位于该电子模组的周围。
2.如权利要求1所述的电子封装件，其特征在于，该散热结构具有延伸至该承载结构上的座部。
3.如权利要求1所述的电子封装件，其特征在于，该调整结构为金属材质或半导体材质。
4.如权利要求1所述的电子封装件，其特征在于，该调整结构为环体。
5.如权利要求1所述的电子封装件，其特征在于，该承载结构上形成有包覆该电子模组的第一封装层、及包覆该调整结构与该第一封装层的第二封装层。
6.如权利要求5所述的电子封装件，其特征在于，该第一封装层的硬度大于该第二封装层的硬度。
7.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括包覆该电子模组与该调整结构的封装层。
8.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括包覆该电子模组的封装层，其未包覆该调整结构。
9.一种电子封装件的制法，其特征在于，包括：
于一承载结构上设置电子模组，且令该电子模组电性连接该承载结构；
将散热结构结合于该电子模组上；以及
将调整结构结合于该散热结构上，并使该调整结构位于该电子模组的周围。
10.如权利要求9所述的电子封装件的制法，其特征在于，该散热结构具有延伸至该承载结构上的座部。
11.如权利要求9所述的电子封装件的制法，其特征在于，该调整结构为金属材质或半导体材质。
12.如权利要求9所述的电子封装件的制法，其特征在于，该调整结构为环体。
13.如权利要求9所述的电子封装件的制法，其特征在于，该制法还包括于该承载结构上形成包覆该电子模组的第一封装层、及包覆该调整结构与该第一封装层的第二封装层。
14.如权利要求13所述的电子封装件的制法，其特征在于，该第一封装层的硬度大于该第二封装层的硬度。
15.如权利要求9所述的电子封装件的制法，其特征在于，该制法还包括以封装层包覆该电子模组与该调整结构。
16.如权利要求9所述的电子封装件的制法，其特征在于，该制法还包括以封装层包覆该电子模组，且该封装层未包覆该调整结构。
CN202111371645.2A 2021-11-15 2021-11-18 电子封装件及其制法 Pending CN116130425A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110142399A TWI828003B (zh) 2021-11-15 2021-11-15 電子封裝件及其製法
TW110142399 2021-11-15

Publications (1)

Publication Number Publication Date
CN116130425A true CN116130425A (zh) 2023-05-16

Family

ID=86310610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111371645.2A Pending CN116130425A (zh) 2021-11-15 2021-11-18 电子封装件及其制法

Country Status (3)

Country Link
US (1) US20230154865A1 (zh)
CN (1) CN116130425A (zh)
TW (1) TWI828003B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
CN105514080B (zh) * 2014-10-11 2018-12-04 意法半导体有限公司 具有再分布层和加强件的电子器件及相关方法
US10098220B2 (en) * 2015-12-24 2018-10-09 Intel Corporation Electronic device heat transfer system and related methods
TWI658549B (zh) * 2017-01-25 2019-05-01 矽品精密工業股份有限公司 散熱型封裝結構
CN111771276B (zh) * 2018-02-28 2023-12-26 株式会社村田制作所 高频模块
TWI733056B (zh) * 2018-09-19 2021-07-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11502017B2 (en) * 2018-12-10 2022-11-15 Intel Corporation Effective heat conduction from hotspot to heat spreader through package substrate
TWI706523B (zh) * 2019-09-02 2020-10-01 矽品精密工業股份有限公司 電子封裝件

Also Published As

Publication number Publication date
TWI828003B (zh) 2024-01-01
TW202322310A (zh) 2023-06-01
US20230154865A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US10410993B2 (en) Manufacturing method of semiconductor device and semiconductor device thereof
US11289346B2 (en) Method for fabricating electronic package
US20240087903A1 (en) Package structure
CN111952274B (zh) 电子封装件及其制法
CN112117248B (zh) 电子封装件及其制法
CN114121869A (zh) 电子封装件及其制法
CN111883506B (zh) 电子封装件及其承载基板与制法
US11764188B2 (en) Electronic package and manufacturing method thereof
CN111987048A (zh) 电子封装件及其制法
US20230411364A1 (en) Electronic package and manufacturing method thereof
CN114628340A (zh) 电子封装件及其制法
TWI802726B (zh) 電子封裝件及其承載基板與製法
US20230253331A1 (en) Electronic package and manufacturing method thereof
TWI767770B (zh) 電子封裝件及其製法
CN117558689A (zh) 电子封装件及其制法与电子结构及其制法
CN116153873A (zh) 电子封装件及其制法
CN116130425A (zh) 电子封装件及其制法
TWI776747B (zh) 電子封裝件及其製法
US12125828B2 (en) Carrying substrate, electronic package having the carrying substrate, and methods for manufacturing the same
CN118280958A (zh) 电子封装件及其制法
CN118412327A (zh) 电子封装件及其电子结构与制法
CN111463176A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination