CN111463176A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN111463176A
CN111463176A CN201910057214.5A CN201910057214A CN111463176A CN 111463176 A CN111463176 A CN 111463176A CN 201910057214 A CN201910057214 A CN 201910057214A CN 111463176 A CN111463176 A CN 111463176A
Authority
CN
China
Prior art keywords
electronic
package
layer
encapsulation layer
electronic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910057214.5A
Other languages
English (en)
Inventor
邱志贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN201910057214.5A priority Critical patent/CN111463176A/zh
Publication of CN111463176A publication Critical patent/CN111463176A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种电子封装件及其制法，于一配置有电子元件的承载结构上形成包覆该承载结构上、下表面及侧面的封装层，以避免水分从该承载结构的侧面进入该电子封装件中。

Description

电子封装件及其制法
技术领域
本发明有关一种电子封装件，尤指一种具防潮特性的电子封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势，其中应用于芯片封装领域的技术包含有：芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi－Chip Module，简称MCM)等覆晶型态的封装模组，或将芯片立体堆叠化整合为三维积体电路(3D IC)芯片堆叠技术等。
图1为悉知半导体封装件1的剖面示意图。如图1所示，该半导体封装件1于一封装基板10下侧10b形成多个导电柱12，且以第一封装胶体13a包覆该些导电柱12，并使该些导电柱12外露于该第一封装胶体13a，再于该封装基板10上侧10a设置半导体元件11，再以第二封装胶体13b包覆该些半导体元件11，之后形成多个焊球14于该些导电柱12的外露表面上，以供后续将该半导体封装件1透过该些焊球14接置一如电路板或另一线路板的电子装置(图略)。
然而，悉知半导体封装件1中，因该封装基板10的侧面10c容易吸收水分，故于进行吸湿敏感性、湿度敏感性或相关湿度测试等制程作业(即MSL test)时，该半导体封装件1常含过多水分，导致于回焊该焊球14时，该封装基板10与该半导体元件11容易分离，甚至造成该半导体元件11碎裂，且于该第一封装胶体13a与第二封装胶体13b中容易产生爆米花效应，致使该半导体封装件1损坏或其使用寿命变短。
因此，如何克服上述悉知技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述悉知技术的种种缺失，本发明提供一种电子封装件及其制法，以避免水分从承载结构的侧面进入电子封装件中。
本发明的电子封装件，包括：一承载结构，其具有相对的第一表面、第二表面及多个邻接该第一表面与第二表面的侧面；至少一电子元件，其设于该承载结构的第一表面及/或第二表面上且电性连接该承载结构；以及一封装层，其形成于该承载结构的第一表面、第二表面及至少一该侧面上，以包覆该电子元件。
本发明还提供一种电子封装件的制法，包括：提供一承载结构，其具有相对的第一表面、第二表面及多个邻接该第一表面与第二表面的侧面；设置至少一电子元件于该承载结构的第一表面及/或第二表面上；以及形成一封装层于该承载结构的第一表面、第二表面及至少一该侧面上，以包覆该电子元件。。
前述的电子封装件及其制法中，该电子元件为主动元件、被动元件或其组合。
前述的电子封装件及其制法中，该电子元件的部分表面外露于该封装层的表面。
前述的电子封装件及其制法中，该封装层定义有对应该第一表面的第一区块及对应该第二表面的第二区块，且该第一区块的厚度相同或不同于该第二区块的厚度。
前述的电子封装件及其制法中，该封装层于该承载结构的该多个侧面上的周部的宽度为相同。
前述的电子封装件及其制法中，该封装层于该承载结构的其中一该侧面上的第一周部的宽度不同于该封装层于该承载结构的另一该侧面上的第二周部的宽度。
前述的电子封装件及其制法中，该封装层延伸至该承载结构的侧面的周部的宽度至少为5微米。
前述的电子封装件及其制法中，还包括形成导电体于该承载结构中，且该导电体电性连接该承载结构。
前述的电子封装件及其制法中，还包括形成导电元件于该导电体上。
由上可知，本发明的电子封装件及其制法，主要借由该封装层一体成形于该承载结构的第一表面、第二表面及侧面上，因而该封装层内不会产生连接介面，以避免水分从该承载结构的侧面进入电子封装件中，故相较于悉知技术，在进行相关湿度测试作业时，本发明的电子封装件不会含有过多水分，以达到较佳的MSL测试结果，因而不仅能防止脱层的情况，且于该封装层中不会产生爆米花效应，进而避免该电子封装件损坏或其使用寿命变短的问题。
附图说明
图1为悉知半导体封装件的剖面示意图。
图2A至图2C为本发明的电子封装件的制法的剖面示意图。
图3A及图3B为图2C的其它不同实施例的剖面示意图。
符号说明
1 半导体封装件
10 封装基板
10a 上侧
10b 下侧
10c 侧面
11 半导体元件
12 导电柱
13a 第一封装胶体
13b 第二封装胶体
14 焊球
2,3a,3b 电子封装件
20 承载结构
20a 第一表面
20b 第二表面
20c 侧面
200 线路层
201 绝缘材
21,31,31a,31b 电子元件
21a 作用面
21b 非作用面
210 导电凸块
22,32 导电体
22a 端面
23,33 封装层
230 周部
231 第一区块
232 第二区块
23b,33a 表面
24 导电元件
310 焊线
331 第一周部
332 第二周部
h1,h2 厚度
L 切割道
t,t1,t2 宽度。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2C为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，设置至少一电子元件21及形成多个导电体22于一承载结构20上。
所述的承载结构20为整版面基板形式，即该整版面基板包含多个承载结构20，该承载结构20例如为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，其具有相对的第一表面20a(如上表面)与第二表面20b(如下表面)，且该线路结构包含绝缘材201及至少一形成于该绝缘材201上的线路层200，如至少一扇出(fan out)型重布线路层(redistribution layer，简称RDL)。
在本实施例中，该承载结构20可包括但不限于以晶圆制程完成。例如，由于晶圆制程的线路层200用的绝缘材201需以化学气相沉积(Chemical vapor deposition，简称CVD)形成氮化硅或氧化硅，其成本较高，故可采用一般非晶圆制程方式形成线路层200，即采用成本较低的高分子介电层作为绝缘材201，如聚酰亚胺(Polyimide，简称PI)、聚对二唑苯(Polybenzoxazole，简称PBO)以涂布方式形成于线路层200之间进行绝缘。
所述的电子元件21设于该承载结构20的第一表面20a上。
在本实施例中，该电子元件21为主动元件、被动元件或其组合者，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。例如，该电子元件21为半导体芯片，其具有相对的作用面21a与非作用面21b，该作用面21a借由多个如焊锡材料、金属柱(pillar)或其它的导电凸块210以覆晶方式设于该线路层200上并电性连接该线路层200；或者，该电子元件21可借由多个焊线310(如图3B所示)以打线方式电性连接该线路层200；亦或，该电子元件21可直接接触该线路层200。然而，有关该电子元件21电性连接该承载结构20的方式不限于上述。
所述的导电体22为如铜柱的金属柱，其形成于该承载结构20的第二表面20b上。
在本实施例中，该导电体22以图案化方式，如电镀金属、沉积金属或蚀刻金属等制程形成于该承载结构20的第二表面20b上。
在另一实施例中，也可以金属框架(图略)方式制作该导电体22。例如，该金属框架包含多个相分离的导电体22，以结合该线路层200。或者，可选择性地，先将包含多个相分离的导电体22的金属框架设于一胶带(图略)上，再将该金属框架以其导电体22结合该线路层200。
如图2B所示，借由切割(die saw)制程以于该承载结构20的第一表面20a或第二表面20b上形成多个切割道L，再形成一封装层23于该承载结构20的第一表面20a与第二表面20b上，且令该封装层23填入该些切割道L中，以包覆该些电子元件21与导电体22。
在本实施例中，由于该些切割道L位在该整版面基板对应各该承载结构20的四周，故于切割时顺便移除该承载结构20边缘，使该封装层23包覆该承载结构20的侧面20c。具体地，该封装层23为一体成形，故该封装层23内不会产生连接介面，以避免外界水气侵入封装层23。
此外，可依需求，移除部分该封装层23，以外露该导电体22的部分表面。例如，于该封装层23上进行整平制程，如研磨方式，使该导电体22的端面22a齐平该封装层23的表面23b。于其它实施例中，也可于该封装层23上进行开孔制程，使该导电体22的端面22a外露于该封装层23的开孔。或者，也可移除该金属框架的多余部分或移除其上的胶带。应可理解地，如图3A所示，也可于封装层33上进行整平制程或开孔制程，使该电子元件21的部分表面(非作用面21b)外露于该封装层33的表面33a。
此外，形成该封装层23,33的材质为聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、环氧树脂(expoxy)或封装材(molding compound)。因此，于其它实施例中，可利用TMV(through molding via)的技术制作该导电体22，即先形成该封装层23,33，再形成穿孔于该封装层23,33中，之后形成该导电体22于该穿孔中
另外，该封装层23定义有对应该承载结构20的第一表面20a的第一区块231(如上区块)及对应该承载结构20的第二表面20b的第二区块232(如下区块)，且该第一区块231的厚度h1可相同或不同于该第二区块232的厚度h2，如h1＝h2或h1≠h2。例如，于利用TMV制程制作该导电体22时，该第二区块232的厚度h2可尽量薄化，以减少该导电体22的制作时间，故该第一区块231的厚度h1可大于该第二区块232的厚度h2，即h1＞h2。
如图2C所示，沿各该切割道L进行切单制程，以得到多个电子封装件2，且形成多个导电元件24于该多个导电体22上。
在本实施例中，该导电元件24为焊球、锡膏、金属凸块或金属针等，其结合于各该导电体22上以电性连接该线路层200。例如，若该导电元件24为锡膏，则可节省整体制程的成本。
此外，该封装层23可延伸至该承载结构20的所有侧面20c，使该封装层23完整地包覆该承载结构20。或者，如图3B所示，可利用切割宽度，使该承载结构20的部分方向的侧面20c没有封装层23。
又，该封装层23于该承载结构20的所有侧面20c上的周部230的宽度t为相同。在另一实施例中，如图3A所示，该封装层33于该承载结构20的其中一侧面20c上的第一周部331的宽度t1不同于(如大于)该封装层33于该承载结构20的另一侧面20c上的第二周部332的宽度t2(如t1＞t2)。
另外，该承载结构20的第二表面20b上也可依需求设置电子元件31a,31b，如图3A及图3B所示的电子封装件3a,3b，其中，电子元件31a,31b为主动元件(如图3A及图3B所示)、被动元件(如图3B所示)或其组合者，且该承载结构20的第一表面20a上也可设置如被动元件的电子元件31(如图3B所示)。因此，该电子封装件2,3a,3b可于承载结构20的第一表面20a与第二表面20b皆可接置所需种类及数量的电子元件21,31,31a,31b，以提升其电性功能。
另一方面，导电体32也可依需求形成于该承载结构20的第一表面20a上，如图3B所示，以提供电子封装件3b更多电性功能。
本发明的制法中，主要借由该封装层23,33一体成形于该承载结构20的第一表面20a、第二表面20b及侧面20c上，因而该封装层23,33内不会产生连接介面，以避免水分从该承载结构20的侧面20c进入该承载结构20中，故相较于悉知技术，于进行吸湿敏感性、湿度敏感性或相关湿度测试等制程作业(即MSL test)时，本发明的电子封装件2,3a,3b不会含有过多水分，以达到较佳的MSL测试结果，因而不仅能防止脱层的情况(例如，于回焊该导电元件24时，该承载结构20与该电子元件21,31,31a,31b不会分离，且该电子元件21,31,31a,31b不会碎裂)，同时于该封装层23,33中不会产生爆米花效应，进而避免该电子封装件2,3a,3b损坏或其使用寿命变短的问题。
此外，该封装层23的周部230(第一周部331及第二周部332)的宽度t,t1,t2至少为5微米(um)，以有效防止水气进入该承载结构20中。
又，本发明的电子封装件2,3a,3b因具有极佳防潮特性，而适用于车用电子产品或5G电子产品。
本发明还提供一种电子封装件2,3a,3b，包括：一承载结构20、至少一电子元件21,31,31a,31b、以及一封装层23,33。
所述的承载结构20具有相对的第一表面20a与第二表面20b、及多个邻接该第一表面20a与第二表面20b的侧面20c。
所述的电子元件21,31,31a,31b设于该承载结构20的第一表面20a及/或第二表面20b上且电性连接该承载结构20的线路层200。
所述的封装层23,33形成于该承载结构20的第一表面20a、第二表面20b及至少一该侧面20c上，以包覆该电子元件21,31,31a,31b。
在一实施例中，该电子元件21,31,31a,31b为主动元件、被动元件或其组合。
在一实施例中，该电子元件21,31a的部分表面外露于该封装层33的表面33a,33b。
在一实施例中，该封装层23定义有对应该第一表面20a的第一区块231及对应该第二表面20b的第二区块232，且该第一区块231的厚度h1相同于或不同于该第二区块232的厚度h2。
在一实施例中，该封装层23于该承载结构20的该多个侧面20c上的周部230的宽度t为相同。
在一实施例中，该封装层33于该承载结构20的其中一该侧面20c上的第一周部331的宽度t1不同于该封装层33于该承载结构20的另一该侧面20c上的第二周部332的宽度t2。
在一实施例中，该封装层23,33延伸至该承载结构20的侧面20c的周部230(第一周部331及第二周部332)的宽度t,t1,t2至少为5微米。
在一实施例中，所述的电子封装件2,3a,3b还包括导电体22,32，其埋设于该封装层23,33中且电性连接该承载结构20的线路层200。进一步，又包括形成于该导电体22上的导电元件24。
综上所述，本发明的电子封装件及其制法，借由该封装层一体成形于该承载结构的第一表面、第二表面及侧面，因而该封装层内不会产生连接介面，以避免水分从该承载结构的侧面进入该承载结构中，故本发明的电子封装件不会含有过多水分，因而不仅能防止脱层的情况，且于该封装层中不会产生爆米花效应，进而避免该电子封装件损坏或其使用寿命变短的问题。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种电子封装件，其特征在于，包括：
一承载结构，其具有相对的第一表面、第二表面及多个邻接该第一表面与第二表面的侧面；
至少一电子元件，其设于该承载结构的第一表面及/或第二表面上且电性连接该承载结构；以及
一封装层，其形成于该承载结构的第一表面、第二表面及至少一该侧面上，以包覆该电子元件。
2.根据权利要求1所述的电子封装件，其特征在于，该电子元件为主动元件、被动元件或其组合。
3.根据权利要求1所述的电子封装件，其特征在于，该电子元件的部分表面外露于该封装层的表面。
4.根据权利要求1所述的电子封装件，其特征在于，该封装层定义有对应该第一表面的第一区块及对应该第二表面的第二区块，且该第一区块的厚度相同于该第二区块的厚度。
5.根据权利要求1所述的电子封装件，其特征在于，该封装层定义有对应该第一表面的第一区块及对应该第二表面的第二区块，且该第一区块的厚度不同于该第二区块的厚度。
6.根据权利要求1所述的电子封装件，其特征在于，该封装层于该承载结构的该多个侧面上的周部的宽度为相同。
7.根据权利要求1所述的电子封装件，其特征在于，该封装层于该承载结构的其中一该侧面上的第一周部的宽度不同于该封装层于该承载结构的另一该侧面上的第二周部的宽度。
8.根据权利要求1所述的电子封装件，其特征在于，该封装层延伸至该承载结构的侧面的周部的宽度至少为5微米。
9.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括埋设于该封装层中且电性连接该承载结构的导电体。
10.根据权利要求9所述的电子封装件，其特征在于，该电子封装件还包括形成于该导电体上的导电元件。
11.一种电子封装件的制法，其特征在于，包括：
提供一承载结构，其具有相对的第一表面、第二表面及多个邻接该第一表面与第二表面的侧面；
设置至少一电子元件于该承载结构的第一表面及/或第二表面上；以及
形成一封装层于该承载结构的第一表面、第二表面及至少一该侧面上，以包覆该电子元件。
12.根据权利要求11所述的电子封装件的制法，其特征在于，该电子元件为主动元件、被动元件或其组合。
13.根据权利要求11所述的电子封装件的制法，其特征在于，该电子元件的部分表面外露于该封装层的表面。
14.根据权利要求11所述的电子封装件的制法，其特征在于，该封装层定义有对应该第一表面的第一区块及对应该第二表面的第二区块，且该第一区块的厚度相同于该第二区块的厚度。
15.根据权利要求11所述的电子封装件的制法，其特征在于，该封装层定义有对应该第一表面的第一区块及对应该第二表面的第二区块，且该第一区块的厚度不同于该第二区块的厚度。
16.根据权利要求11所述的电子封装件的制法，其特征在于，该封装层于该承载结构的该多个侧面上的周部的宽度为相同。
17.根据权利要求11所述的电子封装件的制法，其特征在于，该封装层于该承载结构的其中一该侧面上的第一周部的宽度不同于该封装层于该承载结构的另一该侧面上的第二周部的宽度。
18.根据权利要求11所述的电子封装件的制法，其特征在于，该封装层延伸至该承载结构的侧面的周部的宽度至少为5微米。
19.根据权利要求11所述的电子封装件的制法，其特征在于，该制法还包括形成导电体于该封装层中，且该导电体电性连接该承载结构。
20.根据权利要求19所述的电子封装件的制法，其特征在于，该制法还包括形成导电元件于该导电体上。
CN201910057214.5A 2019-01-22 2019-01-22 电子封装件及其制法 Pending CN111463176A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910057214.5A CN111463176A (zh) 2019-01-22 2019-01-22 电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910057214.5A CN111463176A (zh) 2019-01-22 2019-01-22 电子封装件及其制法

Publications (1)

Publication Number Publication Date
CN111463176A true CN111463176A (zh) 2020-07-28

Family

ID=71682174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910057214.5A Pending CN111463176A (zh) 2019-01-22 2019-01-22 电子封装件及其制法

Country Status (1)

Country Link
CN (1) CN111463176A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140108A1 (en) * 2001-03-30 2002-10-03 International Business Machines Corporation Molded body for pbga and chip-scale packages
US20030098514A1 (en) * 1999-11-23 2003-05-29 Bolken Todd O. Packages for semiconductor die
CN102082128A (zh) * 2009-11-04 2011-06-01 新科金朋有限公司 半导体封装和半导体管芯安装到tsv衬底相对侧的方法
CN107359141A (zh) * 2016-05-10 2017-11-17 矽品精密工业股份有限公司 电子封装件及其制法
CN108305866A (zh) * 2017-01-11 2018-07-20 矽品精密工业股份有限公司 电子封装件的制法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098514A1 (en) * 1999-11-23 2003-05-29 Bolken Todd O. Packages for semiconductor die
US20020140108A1 (en) * 2001-03-30 2002-10-03 International Business Machines Corporation Molded body for pbga and chip-scale packages
CN102082128A (zh) * 2009-11-04 2011-06-01 新科金朋有限公司 半导体封装和半导体管芯安装到tsv衬底相对侧的方法
CN107359141A (zh) * 2016-05-10 2017-11-17 矽品精密工业股份有限公司 电子封装件及其制法
CN108305866A (zh) * 2017-01-11 2018-07-20 矽品精密工业股份有限公司 电子封装件的制法

Similar Documents

Publication Publication Date Title
US11289346B2 (en) Method for fabricating electronic package
US9865482B2 (en) Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
CN107424973B (zh) 封装基板及其制法
CN108962840B (zh) 电子封装件及其制法
CN109755202B (zh) 电子封装件及其制法
CN110797293A (zh) 封装堆叠结构及其制法暨封装结构
CN115312487A (zh) 电子封装件及其制法
US20230395571A1 (en) Electronic package and manufacturing method thereof
US20190164861A1 (en) Electronic package and method for fabricating the same
CN111987048A (zh) 电子封装件及其制法
US11923337B2 (en) Carrying substrate, electronic package having the carrying substrate, and methods for manufacturing the same
CN107895717B (zh) 电子封装件及其制法
CN112054005B (zh) 电子封装件及其制法
TWI832571B (zh) 電子封裝件及其製法
CN112397483A (zh) 电子封装件及其制法
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
CN118039572A (zh) 电子封装件及其制法
TWI766192B (zh) 電子封裝件及其製法
CN116153873A (zh) 电子封装件及其制法
TWI710032B (zh) 封裝堆疊結構及其製法暨封裝結構
CN115312490A (zh) 电子模块及其制法与电子封装件
CN106469706B (zh) 电子封装件及其制法
CN111463176A (zh) 电子封装件及其制法
CN112928032A (zh) 电子封装件的制法
CN111490025A (zh) 电子封装件及其封装基板与制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200728