CN115312487A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN115312487A
CN115312487A CN202110540441.0A CN202110540441A CN115312487A CN 115312487 A CN115312487 A CN 115312487A CN 202110540441 A CN202110540441 A CN 202110540441A CN 115312487 A CN115312487 A CN 115312487A
Authority
CN
China
Prior art keywords
conductive
electronic
layer
electrically connected
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110540441.0A
Other languages
English (en)
Inventor
林河全
庄明翰
赖佳助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN115312487A publication Critical patent/CN115312487A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/28105—Layer connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. layer connectors on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种电子封装件及其制法，包括将外表面配置有导电层的电子元件嵌埋于包覆层中，该电子元件的作用面具有至少一电极垫，且该电子元件的内部配置有至少一电性连接该电极垫的导线，以令该导电层电性连接该导线，使该电极垫、导线与导电层作为电力传输结构，以经由该电力传输结构作为电流路径，以降低直流电阻，并改善电流供应所产生的阻抗问题。

Description

电子封装件及其制法
技术领域
本发明有关一种半导体封装制程，尤指一种可供应电源的电子封装件及其制法。
背景技术
为了确保电子产品和通信设备的持续小型化和多功能性，半导体封装需朝尺寸微小化发展，以利于多引脚的连接，且高速操作并具有高功能性。例如，于先进制程封装中，常用的封装型式如2.5D封装制程、扇出(Fan-Out)布线配合嵌埋桥接(Embedded Bridge)元件的制程(简称FO-EB)等，且FO-EB相对于2.5D封装制程具有低成本及材料供应商多等优势。
图1为现有FO-EB的半导体封装件1的剖面示意图。该半导体封装件1于一具有线路层101的基板结构10上设置第一半导体芯片11与多个导电柱13，再以一包覆层15包覆该半导体芯片11与该些导电柱13，之后于该包覆层15上形成一电性连接该第一半导体芯片11与该些导电柱13的布线结构16，以于该布线结构16上设置多个电性连接该布线结构16的第二半导体芯片14，并以一封装层18包覆该些第二半导体芯片14，其中，该线路层101与该布线结构16采用扇出型重布线路层(redistribution layer，简称RDL)的规格，且该第一半导体芯片11作为嵌埋于该包覆层15中的桥接元件，以电性桥接两相邻的第二半导体芯片14。
现有半导体封装件1中，以该基板结构10经由多个焊球12接置于一电路板1a上，且该些导电柱13电性连接该线路层101，以令其中一部分的导电柱13配合该线路层101与该布线结构16作为电力传输结构，使该电路板1a经由该线路层101与导电柱13提供远离该电路板1a的第二半导体芯片14所需的电力。
然而，现有半导体封装件1中，对于该布线结构16上方的电子元件而言，越靠近该第一半导体芯片11的中央处，所产生的直流电阻越大，致使电源供应能力较差，即电力传输路径过长，导致阻抗增加(如图2F所示的阻抗曲线L2)，故该布线结构16上方的部分电子元件往往会发生电力不足的问题，甚至于断电的情况。例如，该布线结构16上方的右侧第二半导体芯片14，其电源接点17位于该第一半导体芯片11的中央处的接点110的上方，且该电路板1a的电源供应端将电力通过该线路层101与图1中的右侧导电柱13经由该布线结构16传输至该电源接点17，故此电力传输路径极长，导致阻抗过大，致使该布线结构16上方的右侧第二半导体芯片14容易发生断电的情况。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件及其制法，可降低直流电阻，并改善电流供应所产生的阻抗问题。
本发明的电子封装件包括：包覆层；第一电子元件，其嵌埋于该包覆层中，其中，该第一电子元件具有相对的作用面与非作用面及邻接该作用面与非作用面的侧面，该作用面具有至少一电极垫，且该第一电子元件的内部配置有至少一电性连接该电极垫的导线；以及导电层，其形成于该第一电子元件的表面上并嵌埋于该包覆层中且电性连接该导线，其中，该导电层未形成于该电极垫上。
本发明还提供一种电子封装件的制法，包括：提供表面具有导电层的第一电子元件，其中，该第一电子元件具有相对的作用面与非作用面及邻接该作用面与非作用面的侧面，该作用面具有至少一电极垫，且该第一电子元件的内部配置有至少一电性连接该电极垫的导线，以令该导电层电性连接该导线，且该导电层未形成于该电极垫上；以及将该第一电子元件连同该导电层一并嵌埋于包覆层中。
前述的电子封装件及其制法中，该电极垫位于该作用面的中间处。
前述的电子封装件及其制法中，该导线外露于该第一电子元件的侧面及/或该非作用面，以接触该导电层。
前述的电子封装件及其制法中，该导电层形成于该第一电子元件的非作用面及/或该侧面上。
前述的电子封装件及其制法中，还包括形成布线结构于该包覆层上，且该布线结构电性连接该电极垫。例如，该布线结构具有相对的第一表面与第二表面，以令该包覆层与该第一电子元件配置于该第一表面上，且于该第二表面上配置至少一电性连接该布线结构的第二电子元件。进一步，该布线结构的第二表面上配置多个该第二电子元件，以令该第一电子元件电性桥接多个该第二电子元件的其中二者。
前述的电子封装件及其制法中，还包括于该包覆层中嵌埋导电柱。例如，还包括形成多个导电元件于该包覆层上，且该多个导电元件电性连接该导电层与该导电柱。
前述的电子封装件及其制法中，还包括形成多个导电元件于该包覆层上，且该多个导电元件电性连接该导电层。
前述的电子封装件及其制法中，该第一电子元件的内部配置有多个相互分开而不相连的该导线，且于该第一电子元件上形成有多个相互分开而不相连的该导电层，以令该多个导线分别电性连接不同的该导电层。
由上可知，本发明的电子封装件及其制法中，主要经由该导电层形成于该第一电子元件上且电性连接该导线的设计，以令该电极垫、导线与导电层作为电力传输结构，故相比于现有技术，本发明的电子封装件除了导电柱作为电流路径外，更有其它条由该电极垫、导线与导电层所组成的电流路径，以降低该电子封装件的直流电阻，因而能改善电流供应所产生的阻抗问题。
附图说明
图1为现有半导体封装件的剖面示意图。
图1-1为图1的第一半导体芯片的局部上视示意图。
图2A至图2E为本发明的电子封装件的第一实施例的制法的剖视示意图。
图2E-1为图2E的另一态样的剖视示意图。
图2F为本发明的电子封装件与现有半导体封装件的阻抗分布的曲线示意图。
图2F-1为图2E的第一电子元件的局部上视示意图。
图3A至图3D为本发明的电子封装件的电子模块的制法的剖视示意图。
图4A及图4B为本发明的电子封装件的第二实施例的剖视示意图。
附图标记说明
1:半导体封装件
1a:电路板
10:基板结构
101:线路层
11:第一半导体芯片
110,210a,300a:接点
12:焊球
13,23:导电柱
14:第二半导体芯片
15,25:包覆层
16,26布线结构
17:电源接点
18,28:封装层
2,4:电子封装件
20:承载结构
20a:第一侧
20b:第二侧
200:第一介电层
201:第一线路层
21,30:第一电子元件
21a,30a:作用面
21b,30b:非作用面
21c,30c:侧面
210,300:电极垫
211,301,410,411,412:导线
212:导电体
213:绝缘保护膜
22,32,42:导电层
22a,42a:第一导电层
22b,42b:第二导电层
24,44:第二电子元件
26a:第一表面
26b:第二表面
260:第二介电层
261:第二线路层
27:导电凸块
29:导电元件
3:电子模块
40a:第一连接部
40b:第二连接部
5:晶圆
7:电子装置
70,71:电源供应端
8,9:承载件
90:板体
91:结合层
L,S:切割路径。
具体实施方式
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2E为本发明的电子封装件2的第一实施例的制法的剖面示意图。于本实施例中，该电子封装件2的制法采用FO-EB方式。
如图2A所示，提供一个表面具有导电层22的第一电子元件21，再将该第一电子元件21设于一结合于承载件9上的承载结构20上，且该承载结构20具有相对的第一侧20a与第二侧20b，以令该第一电子元件21设于该承载结构20的第一侧20a上，且该承载结构20的第一侧20a上设置有多个导电柱23(如以铜的金属材或焊锡材制作)。另外，于一实施例中，也可先将具有导电层22的第一电子元件21设于该承载结构20的第一侧20a上，再结合至承载件9上。
于本实施例中，该承载结构20例如为具有核心层与线路结构的封装基板、无核心层(coreless)形式线路结构的封装基板、具导电硅穿孔(Through-silicon via，简称TSV)的硅中介板(Through Silicon interposer，简称TSI)或其它板型，其包含至少一第一介电层200及至少一结合该第一介电层200的第一线路层201，如至少一扇出(fan out)型重布线路层(redistribution layer，简称RDL)。例如，形成该第一线路层201的材料为铜，且形成该第一介电层200的材料为如聚对二唑苯(PBO)、聚酰亚胺(PI)、预浸材(PP)的介电材。应可理解地，该承载结构20也可为其它承载芯片的基材，如导线架(lead frame)、晶圆(wafer)、或其它具有金属布线(routing)的板体等，并不限于上述。
再者，该承载结构20的第二侧20a经由多个如焊球或其它金属凸块(如铜柱)的导电元件29接置于该承载件9上。例如，该承载件9包含如半导体材、介电材、陶瓷材、玻璃或金属材的板体90，但不限于此，且该承载件9的尺寸可依需求选择晶圆型基板(Wafer formsubstrate)或一般整版面型基板(Panel form substrate)，并可经由如离型膜或胶材的结合层91，其以涂布或贴合方式形成于该板体90上，使该承载结构20压合于该结合层91上，且令该些导电元件29嵌埋于该结合层91中。
又，该第一电子元件21为主动元件、被动元件或其组合者，其中，该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。于本实施例中，该第一电子元件21为半导体芯片，其具有相对的作用面21a与非作用面21b及邻接该作用面21a与非作用面21b的侧面21c，该第一电子元件21以其非作用面21b设于该承载结构20的第一侧20a上，而该作用面21a具有至少一电极垫210(其作为电源接脚端口，且可配置于该作用面21a的中间处)及多个接点210a(其作为信号接脚端口，且可配置于该作用面21a的任意处，如外围处或中间处)，其中，该第一电子元件21的内部配置有至少一电性连接该电极垫210的导线211及多个电性连接该接点210a的积体电路(图未示)，且该导线211外露于该第一电子元件21的侧面21c(如图2A所示)或非作用面21b(如图2E-1所示的导线411)。例如，于该电极垫210及该些接点210a上形成有如柱状、针状或其它凸块状的导电体212，并于该作用面21a上形成有一绝缘保护膜213，以令该导电体212外露于该绝缘保护膜213。
另外，该导电层22形成于该第一电子元件21的非作用面21b与侧面21c上，以令该第一电子元件21经由该导电层22设于该承载结构20的第一侧20a上，且该导电层22电性连接该第一线路层201，以令该导电层22与该导线211作为一电力传输结构。例如，形成该导电层22的材料为铜，其镀覆厚度约5微米(um)。应可理解地，若该导线411外露于该第一电子元件21的非作用面21b，则该导电层42可仅形成于该第一电子元件21的非作用面21b上(如图2E-1所示)。
如图2B所示，形成一包覆层25于该承载结构20的第一侧20a上，以令该包覆层25包覆该第一电子元件21、该导电层22与该些导电柱23。接着，形成一布线结构26于该包覆层25上，以令该布线结构26电性连接该些导电柱23与该些导电体212。
于本实施例中，形成该包覆层25的材料为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(epoxy)或封装材(molding compound)等绝缘材，但并不限于上述。例如，可采用压合(lamination)或模压(molding)等方式将该包覆层25形成于该承载结构20的第一侧20a上。
再者，可依需求进行整平制程，以令该包覆层25的上表面齐平该导电柱23的端面、该绝缘保护膜213的表面与该导电体212的顶面，使该导电柱23的端面、该绝缘保护膜213的表面与该导电体212的顶面外露出该包覆层25。例如，可经由研磨方式进行该整平制程，以移除该导电柱23的部分材料、该绝缘保护膜213的部分材料、该导电体212的部分材料与该包覆层25的部分材料。
又，该布线结构26具有相对的第一表面26a与第二表面26b，以令该布线结构26以其第一表面26a结合该包覆层25，使该第一电子元件21与该些导电柱23配置于该第一表面26a上。
另外，该布线结构26具有至少一第二介电层260及设于该第二介电层260上的多个第二线路层261(如RDL)，以令该布线结构26的第二线路层261电性连接该些导电柱23，且经由该些导电体212电性连接该电极垫210与该些接点210a。例如，形成该第二线路层261的材料为铜，且形成该第二介电层260的材料为如聚对二唑苯(PBO)、聚酰亚胺(PI)、预浸材(PP)的介电材。
如图2C所示，设置多个第二电子元件24于该布线结构26的第二表面26b上，再以一封装层28包覆该第二电子元件24。
于本实施例中，该第二电子元件24为主动元件、被动元件或其二者组合，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。例如，该第二电子元件24以覆晶方式经由多个如焊锡凸块、铜凸块或其它等的导电凸块27电性连接该布线结构26的第二线路层261，使该第一电子元件21成为嵌埋于该包覆层25中的桥接元件，以经由该些电极垫210电性桥接两相邻的第二电子元件24；然而，有关该第二电子元件24连接该布线结构26的方式繁多，如打线封装方式，并不限于上述。
再者，该封装层28可同时包覆该第二电子元件24与该些导电凸块27。或者，也可先形成底胶(图略)于该第二电子元件24与该布线结构26的第二表面26b的间以包覆该些导电凸块27，再形成该封装层28以包覆该底胶与该第二电子元件24。
又，该封装层28为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该布线结构26上。应可理解地，形成该封装层28的材料可相同或不相同该包覆层25的材料。
另外，该封装层28可依需求包覆该第二电子元件24的晶背(图未示)或外露该第二电子元件24的晶背(如图2C所示)。
如图2D所示，移除该承载件9及其上的结合层91，以外露出该多个导电元件29。
如图2E所示，沿如图2D所示的切割路径S进行切单制程，以获取多个电子封装件2，以于后续制程中，各该电子封装件2可经由其导电元件29接置于一如电路板的电子装置7上。
于本实施例中，该电子封装件2的其中一部分的导电元件29(如图2E所示的左侧导电元件29)对应连接该电子装置7的电源供应端70,71。例如，其中一部分电源供应端70电性连接该导电层22，而另一部分电源供应端71电性连接该导电柱23。应可理解地，该电子封装件2的其它导电元件29(如图2E所示的右侧导电元件29)对应连接该电子装置7的信号接点(图略)。
因此，本发明的电子封装件2主要经由该第一电子元件21具有电极垫210、导线211,411与导电层22,42的设计，以令该电极垫210、导线211,411与导电层22,42作为电力传输结构，故相比于现有技术，本发明的电子封装件2除了导电柱23作为电流路径外，更有另一条由该电极垫210、导线211,411与导电层22,42所组成的电流路径，以降低该电子封装件2的直流电阻，因而能改善电流供应所产生的阻抗问题。
例如，现有第一半导体芯片11的接点110的分布中，如图1-1所示，靠近中间处的接点110(如图2F所示的横坐标编号第24号)，其所产生的直流电阻极大(如图2F阻抗曲线L2所示的阻抗值38.62毫欧姆)。相对地，本发明的第一电子元件21的接脚端口的分布中，如图2F-1所示，靠近中间处的电极垫210(如图2F所示的横坐标编号第24号)，其所产生的直流电阻变小(如图2F阻抗曲线L1所示的阻抗值17.73毫欧姆)，其中，图2F所示的纵轴代表器件内部的工作电压(VDD)所产生的电感内阻抗(DCR)，横轴代表芯片作用面的接脚端口的分布(编号第1号为外围的接脚端口，如接点110,210a，而编号第24号为中间处的接脚端口，如接点110或电极垫210)。
因此，由图2F可知，本发明的电子封装件2经由新增一条电源供应回路，即由该电极垫210、导线211,411与导电层22,42所组成的电流路径，因而能大幅降低FO-EB型式封装件的直流电阻(如图2F所示的电子封装件2的阻抗曲线L1远低于现有半导体封装件1的阻抗曲线L2，即该第一电子元件21的表面镀覆约5微米厚的导电层22,42，即可改善54％DCR)，以有效解决FO-EB的电子封装件2的电源供应问题。
再者，因该电极垫210、导线211,411与导电层22,42可作为电流路径，故可依电力需求省略该导电柱23的制作(或仅制作其它功能而非电源功能的导电柱)。
另外，有关FO-EB的流程繁多，并不限于上述。例如，可先将导电柱23与具有导电层22,42的第一电子元件21设置于承载件9上，待完成图2B至图2D的制程后，移除该承载件9，再形成该承载结构20及该导电元件29，也可省略制作该承载结构20而直接形成电性连接该导电柱23与该导电层22,42的导电元件29。因此，本发明的电子封装件2可依需求配置或省略该承载结构20。
图3A至图3D为本发明的电子封装件2的电子模块3(即配置有该导电层22的第一电子元件21)的制法的剖面示意图。
如图3A至图3B所示，将一晶圆5进行切单制程，以获取多个第一电子元件30。接着，将多个第一电子元件30间隔排设于一整版面承载件8上。
于本实施例中，该第一电子元件30具有相对的作用面30a与非作用面30b，该作用面30a具有多个电极垫300及多个接点300a，且该第一电子元件30的内部配置有多个电性连接该电极垫300的导线301，并以该作用面30a结合至该承载件8上。例如，于该电极垫300与该接点300a上形成导电体212，并于该晶圆5的作用面30a上形成一绝缘保护膜213以包覆该些导电体212，以令该晶圆5以该绝缘保护膜213结合于该承载件8上。
再者，于切单该晶圆5后，该导线301将外露于该第一电子元件30的侧面30c。应可理解地，该导线301也可外露于该第一电子元件30的非作用面30b。
如图3C所示，于该第一电子元件30的非作用面30b与侧面30c上形成一导电层32，使该导电层32包覆该第一电子元件30。
于本实施例中，该导电层32采用电镀、沉积或其它方式涂布于该第一电子元件30的全部或部分的非作用面30b及/或全部或部分的侧面30c上。
再者，该导电层32接触该导线301，以经由该导线301电性连接该电极垫300，且该导电层32未电性连接该些接点300a。例如，该导电层32与该导线301作为电力传输结构。
如图3D所示，沿如图3C所示的切割路径L进行切单制程，再移除该承载件8，以获取多个电子模块3，其中，该导电层32未形成于该第一电子元件30的作用面30a上。
于本实施例中，将该电子模块3应用于图2E所示的电子封装件2中，部分该导电柱23将作为其中一条电力传输路径，而该第一电子元件30具有另一条电力传输路径(即该导电层32、该导线301与该些电极垫300)，故该第一电子元件30能作为至少两个第二电子元件24之间的桥接芯片，以提供该些第二电子元件24所需的电力。
图4A及图4B为本发明的电子封装件4的第二实施例的剖面示意图。本实施例与第一实施例的差异在于该电子封装件4配置有多组电力传输结构，故以下不再赘述相同处。
如图4A所示，该电子元件21具有两组电力传输结构，其包含两相互分开而不相连的导线211,410，以令该两导线211,410分别电性连接不同的第二电子元件24，且该两导线211,410分别电性连接第一导电层22a与第二导电层22b，其中，该第一导电层22a与第二导电层22b形成于该第一电子元件21的侧面21c与非作用面21b上且相互分开而不相连。
于本实施例中，该第一线路层201具有第一连接部40a与第二连接部40b，以分别电性连接该第一导电层22a与第二导电层22b。例如，该第一与第二连接部40a,40b可为垫状、柱状或其它适当形式，并无特别限制。
再者，于两组电力传输结构中，如图4B所示，其中一导线411(其电性连接该第一导电层42a)可电性连接不同的第二电子元件24,44，而另一导线412(其电性连接该第二导电层42b)电性连接单一第二电子元件44，使同一第二电子元件44可由两组电力传输结构(即该两导线411,412)提供所需的电力，其中，该第一导电层42a与第二导电层42b形成于该第一电子元件21的非作用面21b上，且该第一连接部40a电性连接该第一导电层42a，而该第二连接部40b电性连接该第二导电层42b。
本发明还提供一种电子封装件2，包括：一包覆层25、一嵌埋于该包覆层25中的第一电子元件21以及至少一形成于该第一电子元件21上的导电层22,42。
所述的第一电子元件21具有相对的作用面21a与非作用面21b及邻接该作用面21a与非作用面21b的侧面21c，该作用面21a具有至少一电极垫210，且该第一电子元件21的内部配置有至少一电性连接该电极垫210的导线211,411。
所述的导电层22,42嵌埋于该包覆层25中且电性连接该导线211,411，其中，该导电层22,42未形成于该电极垫210上。
于一实施例中，该电极垫210位于该作用面21a的中间处。
于一实施例中，该导线211,411外露于该第一电子元件21的侧面21c及/或该非作用面21b，以接触该导电层22,42。
于一实施例中，该导电层22,42形成于该第一电子元件21的非作用面21b及/或该侧面21c上。
于一实施例中，所述的电子封装件2还包括一形成于该包覆层25上且电性连接该电极垫210的布线结构26。例如，该布线结构26具有相对的第一表面26a与第二表面26b，以令该包覆层25与该第一电子元件21配置于该第一表面26a上，且于该第二表面26b上配置至少一电性连接该布线结构26的第二电子元件24,44。进一步，该布线结构26的第二表面26b上配置多个该第二电子元件24,44，以令该第一电子元件21电性桥接多个该第二电子元件24,44的其中二者。
于一实施例中，所述的电子封装件2还包括嵌埋于该包覆层25中的导电柱23。进一步包括形成于该包覆层25上且电性连接该导电层22与该导电柱25的导电元件29。
于一实施例中，所述的电子封装件2还包括形成于该包覆层25上且电性连接该导电层22的导电元件29。
于一实施例中，该第一电子元件21的内部配置有多个相互分开而不相连的该导线211,410,411,412，且于该第一电子元件21上形成有多个相互分开而不相连的第一导电层22a,42a与第二导电层22b,42b，以令该多个导线211,410,411,412分别电性连接该第一导电层22a,42a与第二导电层22b,42b。
综上所述，本发明的电子封装件及其制法，经由该第一电子元件上形成有电极垫、导线与导电层，以令该电极垫、导线与导电层作为电力传输结构，使本发明的电子封装件除了导电柱作为电流路径外，更有另一条由该电极垫、导线与导电层所组成的电流路径，以降低该电子封装件的直流电阻，因而能改善电流供应所产生的阻抗问题。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (22)

1.一种电子封装件，其特征在于，包括：
包覆层；
第一电子元件，其嵌埋于该包覆层中，其中，该第一电子元件具有相对的作用面与非作用面及邻接该作用面与非作用面的侧面，该作用面具有至少一电极垫，且该第一电子元件的内部配置有至少一电性连接该电极垫的导线；以及
至少一导电层，其形成于该第一电子元件上并嵌埋于该包覆层中且电性连接该导线，其中，该导电层未形成于该电极垫上。
2.如权利要求1所述的电子封装件，其特征在于，该电极垫位于该作用面的中间处。
3.如权利要求1所述的电子封装件，其特征在于，该导线外露于该第一电子元件的侧面及/或该非作用面，以接触该导电层。
4.如权利要求1所述的电子封装件，其特征在于，该导电层形成于该第一电子元件的非作用面及/或该侧面上。
5.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该包覆层上且电性连接该电极垫的布线结构。
6.如权利要求5所述的电子封装件，其特征在于，该布线结构具有相对的第一表面与第二表面，以令该包覆层与该第一电子元件配置于该第一表面上，且于该第二表面上配置至少一电性连接该布线结构的第二电子元件。
7.如权利要求6所述的电子封装件，其特征在于，该布线结构的第二表面上配置多个该第二电子元件，以令该第一电子元件电性桥接多个该第二电子元件中的两个。
8.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括嵌埋于该包覆层中的导电柱。
9.如权利要求8所述的电子封装件，其特征在于，该电子封装件还包括形成于该包覆层上且电性连接该导电层与该导电柱的多个导电元件。
10.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该包覆层上且电性连接该导电层的多个导电元件。
11.如权利要求1所述的电子封装件，其特征在于，该第一电子元件的内部配置有多个相互分开而不相连的该导线，且于该第一电子元件上形成有多个相互分开而不相连的该导电层，以令该多个导线分别电性连接不同的该导电层。
12.一种电子封装件的制法，其特征在于，包括：
提供表面具有至少一导电层的第一电子元件，其中，该第一电子元件具有相对的作用面与非作用面及邻接该作用面与非作用面的侧面，该作用面具有至少一电极垫，且该第一电子元件的内部配置有至少一电性连接该电极垫的导线，以令该导电层电性连接该导线，且该导电层未形成于该电极垫上；以及
将该第一电子元件连同该导电层一并嵌埋于包覆层中。
13.如权利要求12所述的电子封装件的制法，其特征在于，该电极垫位于该作用面的中间处。
14.如权利要求12所述的电子封装件的制法，其特征在于，该导线外露于该第一电子元件的侧面及/或该非作用面，以接触该导电层。
15.如权利要求12所述的电子封装件的制法，其特征在于，该导电层形成于该第一电子元件的非作用面及/或该侧面上。
16.如权利要求12所述的电子封装件的制法，其特征在于，该制法还包括形成布线结构于该包覆层上，且该布线结构电性连接该电极垫。
17.如权利要求16所述的电子封装件的制法，其特征在于，该布线结构具有相对的第一表面与第二表面，以令该包覆层与该第一电子元件配置于该第一表面上，且于该第二表面上配置至少一电性连接该布线结构的第二电子元件。
18.如权利要求17所述的电子封装件的制法，其特征在于，该布线结构的第二表面上配置多个该第二电子元件，以令该第一电子元件电性桥接多个该第二电子元件的其中二者。
19.如权利要求12所述的电子封装件的制法，其特征在于，该制法还包括于该包覆层中嵌埋导电柱。
20.如权利要求19所述的电子封装件的制法，其特征在于，该制法还包括形成多个导电元件于该包覆层上，且该多个导电元件电性连接该导电层与该导电柱。
21.如权利要求12所述的电子封装件的制法，其特征在于，该制法还包括形成多个导电元件于该包覆层上，且该多个导电元件电性连接该导电层。
22.如权利要求12所述的电子封装件的制法，其特征在于，该第一电子元件的内部配置有多个相互分开而不相连的该导线，且于该第一电子元件上形成有多个相互分开而不相连的该导电层，以令该多个导线分别电性连接不同的该导电层。
CN202110540441.0A 2021-05-04 2021-05-18 电子封装件及其制法 Pending CN115312487A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110116024A TWI754586B (zh) 2021-05-04 2021-05-04 電子封裝件及其製法
TW110116024 2021-05-04

Publications (1)

Publication Number Publication Date
CN115312487A true CN115312487A (zh) 2022-11-08

Family

ID=81329444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110540441.0A Pending CN115312487A (zh) 2021-05-04 2021-05-18 电子封装件及其制法

Country Status (3)

Country Link
US (4) US11728234B2 (zh)
CN (1) CN115312487A (zh)
TW (1) TWI754586B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI754586B (zh) * 2021-05-04 2022-02-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI781049B (zh) * 2022-01-24 2022-10-11 欣興電子股份有限公司 電路板結構及其製作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683385B2 (en) * 2002-04-23 2004-01-27 Ultratera Corporation Low profile stack semiconductor package
US7842948B2 (en) * 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
TWI341576B (en) * 2007-01-24 2011-05-01 Chipmos Technologies Inc Chip package reducing wiring layers on substrate and its carrier
SG149726A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
US8063492B2 (en) * 2009-04-27 2011-11-22 Powertech Technology, Inc. Multi-chip stacked package
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
TWI517341B (zh) * 2013-05-10 2016-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9627311B2 (en) * 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof
US10008439B2 (en) * 2015-07-09 2018-06-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Thin recon interposer package without TSV for fine input/output pitch fan-out
US10872879B2 (en) * 2015-11-12 2020-12-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
US10037961B2 (en) * 2016-05-17 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US11355438B2 (en) * 2018-06-29 2022-06-07 Intel Corporation Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
US11063019B2 (en) * 2019-07-17 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, chip structure and method of fabricating the same
TWI754586B (zh) * 2021-05-04 2022-02-01 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
US20230343664A1 (en) 2023-10-26
TW202245185A (zh) 2022-11-16
US20230343665A1 (en) 2023-10-26
US20230343663A1 (en) 2023-10-26
US11728234B2 (en) 2023-08-15
US20220359324A1 (en) 2022-11-10
TWI754586B (zh) 2022-02-01
US12014967B2 (en) 2024-06-18

Similar Documents

Publication Publication Date Title
US8877567B2 (en) Semiconductor device and method of forming uniform height insulating layer over interposer frame as standoff for semiconductor die
CN107424973B (zh) 封装基板及其制法
CN112117248B (zh) 电子封装件及其制法
CN108962871B (zh) 半导体装置封装
US20110227204A1 (en) Semiconductor device and method for manufacturing a semiconductor device
US12014967B2 (en) Manufacturing method of electronic package comprising a wire within an electronic component
CN107403785B (zh) 电子封装件及其制法
US20220293482A1 (en) Semiconductor device and manufacturing method thereof
CN111987048A (zh) 电子封装件及其制法
TWI728936B (zh) 電子封裝件及其製法
TWI766192B (zh) 電子封裝件及其製法
CN115700906A (zh) 电子封装件及其制法
CN115312490A (zh) 电子模块及其制法与电子封装件
CN114628340A (zh) 电子封装件及其制法
TWI767770B (zh) 電子封裝件及其製法
CN217641291U (zh) 封装模组
US20230411364A1 (en) Electronic package and manufacturing method thereof
CN114121833A (zh) 电子封装件及其制法与电子结构
CN117673031A (zh) 电子封装件及其制法
CN111463176A (zh) 电子封装件及其制法
CN117116895A (zh) 电子封装件及其制法
CN115377047A (zh) 电子封装件及其制法
CN117672984A (zh) 电子封装件及其制法
CN116682802A (zh) 电子封装件及其制法
CN116130425A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination