CN115377047A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN115377047A
CN115377047A CN202110631035.5A CN202110631035A CN115377047A CN 115377047 A CN115377047 A CN 115377047A CN 202110631035 A CN202110631035 A CN 202110631035A CN 115377047 A CN115377047 A CN 115377047A
Authority
CN
China
Prior art keywords
conductive
layer
electronic
circuit structure
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110631035.5A
Other languages
English (en)
Inventor
张世平
陈亮斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN115377047A publication Critical patent/CN115377047A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

一种电子封装件及其制法，包括堆叠第一封装模块及第二封装模块，以经由该第一封装模块配置有第二导电柱及该第二封装模块配置有多个第三导电柱的设计接合，以令该第三导电柱接合该第二导电柱，使该电子封装件配置芯片的空间增加，故该电子封装件的第一线路结构上侧可配置第二电子元件与第三电子元件，以扩增功能及效能，因而能满足终端电子产品的多功能及高效能的需求。

Description

电子封装件及其制法
技术领域
本发明有关一种半导体封装技术，尤指一种堆叠多封装模块的电子封装件及其制法。
背景技术
随着近年来可携式电子产品的蓬勃发展，各类相关产品逐渐朝向高密度、高性能以及轻、薄、短、小的趋势发展，其中，应用于该可携式电子产品的各态样的半导体封装结构也因而配合推陈出新，以期能符合轻薄短小与高密度的要求。
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂开发出不同的立体封装技术，例如，扇出式封装堆叠(Fan Out Package on package，简称FO PoP)等，以配合各种芯片上大幅增加的输入/出端口数量，进而将不同功能的集成电路整合于单一封装结构，可将不同功用的电子元件，例如：存储器、中央处理器、绘图处理器、影像应用处理器等，经由堆叠设计达到系统的整合，适合应用于轻薄型电子产品。
图1为现有采用晶圆级封装技术的半导体封装件1的剖面示意图。如图1所示，该半导体封装件1包括：一第一封装胶体15、一嵌埋于该第一封装胶体15中的第一半导体芯片11、多个嵌埋于该第一封装胶体15中的导电柱13、一设于该第一封装胶体15上的线路结构10、一设于该线路结构10上的第二半导体芯片16以及一包覆该第二半导体芯片16的第二封装胶体18，且该线路结构10电性连接该第一半导体芯片11、导电柱13与第二半导体芯片16，并于该导电柱13下侧形成多个焊球19，以供接合一电路板(图略)。
然而，现有半导体封装件1，因该第一与第二半导体芯片11,16运转时所产生的热，需先通过第一与第二封胶胶体15,18，才能将热传导至电路板上或传导至外部，因而散热效果不佳。
此外，该半导体封装件1仅于该线路结构10的两侧设置有半导体芯片，使该半导体封装件1的功能及效能受限，因而限制终端电子产品的功能及效能。
因此，如何克服现有技术的种种缺点，实为目前各界亟欲解决的技术问题。
发明内容
鉴于上述现有技术的缺陷，本发明提供一种电子封装件及其制法，能满足终端电子产品的多功能及高效能的需求。
本发明的电子封装件包括：第一封装层，其具有相对的第一表面与第二表面；第一电子元件，其嵌埋于该第一封装层中；多个第一导电柱，其嵌埋于该第一封装层中；第一线路结构，其形成于该第一封装层的第一表面上且电性连接该第一导电柱与该第一电子元件；第二电子元件，其设于该第一线路结构上且电性连接该第一线路结构；多个第二导电柱，其设于该第一线路结构上且电性连接该第一线路结构；第二封装层，其形成于该第一线路结构上以包覆该第二电子元件与该多个第二导电柱；第三电子元件，其配置于该第二封装层上；多个第三导电柱，其设于该多个第二导电柱上；第三封装层，其包覆该第三电子元件与该多个第三导电柱；以及第二线路结构，其形成于该第三封装层上且电性连接该第三导电柱与该第三电子元件。
本发明还提供一种电子封装件的制法，包括：形成多个第一导电柱于一承载板上，且设置第一电子元件于该承载板上；形成第一封装层于该承载板上，以令该第一封装层包覆该第一电子元件与该第一导电柱，其中，该第一封装层具有相对的第一表面与第二表面，该第一导电柱的端面外露于该第一封装层的第一表面，且该第一封装层以其第二表面结合至该承载板上；形成第一线路结构于该第一封装层的第一表面上，且令该第一线路结构电性连接该多个第一导电柱与该第一电子元件；设置第二电子元件于该第二线路结构上，且形成多个第二导电柱于该第二线路结构上，以令该第二电子元件与该多个第二导电柱电性连接该第二线路结构；移除该承载板，以形成第一封装模块；以及将第二封装模块接合于该第一封装模块上，其中，该第二封装模块包含第二线路结构、设于该第二线路结构上的第三电子元件、设于该第二线路结构上的多个第三导电柱及包覆该第三电子元件与该多个第三导电柱的第三封装层，以令该第二线路结构电性连接该第三导电柱与该第三电子元件，且该多个第三导电柱对应设于该多个第二导电柱上。
前述的电子封装件及其制法中，该多个第一导电柱的端面外露于该第一封装层的第二表面。
前述的电子封装件及其制法中，复包括于该第一封装层的第二表面上形成多个电性连接该多个第一导电柱的导电元件。
前述的电子封装件及其制法中，该第三电子元件的位置对应该第二电子元件的位置。
前述的电子封装件及其制法中，该第三电子元件与该第二电子元件之间形成有一接合层。例如，该接合层接触结合该第三电子元件与该第二电子元件。
前述的电子封装件及其制法中，复包括于该第二线路结构上形成电性连接该第二线路结构的连接柱。例如，复包括于该第二线路结构上形成包覆该连接柱的包覆层。进一步，复包括于该第一封装层、第二封装层、第三封装层、第一线路结构、第二线路结构与包覆层的外表面上形成接触接合该连接柱的散热层。
前述的电子封装件及其制法中，该第二导电柱经由导电结构结合该第三导电柱。例如，该导电结构的制程包括：于该第二导电柱上形成导电迹线，且于该第三导电柱上依序形成布线层、金属凸块及焊锡材料；以及将该第二导电柱上的导电迹线结合该第三导电柱上的焊锡材料，使该第三导电柱电性连接该第二导电柱，其中，该布线层、金属凸块、焊锡材料与导电迹线作为该导电结构。或者，以绝缘体包覆该导电结构。
由上可知，本发明的电子封装件及其制法，主要经由该第二与第三导电柱的设计，以配置该第三电子元件，故相比于现有技术，本发明的电子封装件在第一线路结构的其中一侧可配置第二电子元件与第三电子元件，以扩增功能及效能，因而可满足终端电子产品的多功能及高效能的需求。
此外，本发明的制法经由连接柱的设计，以将该第一至第三电子元件运转时所产生的热传导至外部，因而可提升散热效果。
附图说明
图1为现有半导体封装件的剖面示意图。
图2A至图2F为本发明的电子封装件的第一封装模块的制法的剖面示意图。
图3A至图3E为本发明的电子封装件的第二封装模块的制法的剖面示意图。
图4A至图4C为本发明的电子封装件的制法的剖面示意图。
附图标记说明
1:半导体封装件
10:线路结构
11:第一半导体芯片
13:导电柱
15:第一封装胶体
16:第二半导体芯片
18:第二封装胶体
19:焊球
2:第一封装模块
20:第一线路结构
200:绝缘层
201,321:线路重布层
202,322:电性接触垫
21:第一电子元件
21a,26a,33a:作用面
21b,26b,33b:非作用面
210:电极垫
211:保护膜
212:结合层
22:导电体
22a,23a,23b,27a,34a:端面
23:第一导电柱
25:第一封装层
25a:第一表面
25b:第二表面
26:第二电子元件
260:底胶
261,331:导电凸块
27:第二导电柱
28:第二封装层
28a,35a:上表面
29:导电迹线
3:第二封装模块
30:连接柱
30a,30b:垫部
31:包覆层
32:第二线路结构
320:绝缘体
33:第三电子元件
34:第三导电柱
35:第三封装层
36:布线层
37:金属凸块
38:焊锡材料
39:绝缘体
4:电子封装件
4a:导电结构
40:接合层
41:导电元件
42:散热层
8:支撑板
8b,9b:粘着层
80,90:离型层
81,82,91:绝缘保护层
9:承载板
S:切割路径。
具体实施方式
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“第三”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2F为本发明的电子封装件的第一封装模块2的制法的剖面示意图。
如图2A所示，提供一承载板9，其上形成多个第一导电柱23，且设置至少一第一电子元件21于该承载板9上，其中，该第一电子元件21上结合并电性连接多个导电体22，且该导电体22为如导电线路、焊球的圆球状、或如铜柱、焊锡凸块等金属材的柱状、或焊线机制作的钉状(stud)导电件，但不限于此。
于本实施例中，该承载板9例如为半导体材料(如硅或玻璃)的板体，其上以例如涂布方式依序形成有一离型层90、一粘着层9b与一如介电材或防焊材的绝缘保护层91，以令该第一导电柱23延伸至该绝缘保护层91中而设于该粘着层9b上。
此外，形成该第一导电柱23的材料为如铜的金属材或焊锡材。
另外，该第一电子元件21为主动元件、被动元件或其二者组合，且该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。于本实施例中，该第一电子元件21为半导体芯片，其具有相对的作用面21a与非作用面21b，该第一电子元件21以其非作用面21b经由一结合层212粘固于该绝缘保护层91上，而该作用面21a具有多个电极垫210与一如钝化材的保护膜211，且该导电体22形成于该保护膜211中。
如图2B所示，形成一第一封装层25于该承载板9的绝缘保护层91上，以令该第一封装层25包覆该第一电子元件21、该些导电体22与该些第一导电柱23，其中，该第一封装层25具有相对的第一表面25a与第二表面25b，且令该保护膜211、该导电体22的端面22a与该第一导电柱23的端面23a外露于该第一封装层25的第一表面25a，以及令该第一封装层25以其第二表面25b结合至该承载板9的绝缘保护层91上。
于本实施例中，该第一封装层25为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)。例如，该第一封装层25的制程可选择液态封胶(liquid compound)、喷涂(injection)、压合(lamination)或模压(compression molding)等方式形成于该绝缘保护层91上。
此外，可经由整平制程，使该第一封装层25的第一表面25a齐平该保护膜211、该第一导电柱23的端面23a与该导电体22的端面22a，以令该第一导电柱23的端面23a与该导电体22的端面22a外露于该第一封装层25的第一表面25a。例如，该整平制程经由研磨方式，移除该保护膜211的部分材料、该第一导电柱23的部分材料、该导电体22的部分材料与该第一封装层25的部分材料。
另外，该些第一导电柱23的另一端面23b也可大致齐平该绝缘保护层91。
如图2C所示，形成一第一线路结构20于该第一封装层25的第一表面25a上，且令该第一线路结构20电性连接该第一导电柱23与该导电体22。
于本实施例中，该第一线路结构20包括多个绝缘层200及设于该绝缘层200上的多个线路重布层(redistribution layer，简称RDL)201，且最外层的绝缘层200可作为防焊层，且令最外层的线路重布层201外露于该防焊层，以供作为电性接触垫202，如微垫(micropad，俗称μ-pad)。或者，该第一线路结构20也可仅包括单一绝缘层200及单一线路重布层201。
此外，形成该线路重布层201的材料为铜，且形成该绝缘层200的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材、或如绿漆、油墨等的防焊材。
如图2D所示，设置至少一第二电子元件26于该第一线路结构20上，且形成多个第二导电柱27于该第一线路结构20上。
于本实施例中，该第二电子元件26为主动元件、被动元件或其二者组合，且该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。于一实施例中，该第二电子元件26例如为图形处理器(graphics processing unit，简称GPU)、高频宽存储器(HighBandwidth Memory，简称HBM)等半导体芯片，并无特别限制。
此外，该第二电子元件26具有相对的作用面26a与非作用面26b，并以其作用面26a经由多个如焊锡凸块、铜凸块或其它等的导电凸块261电性连接该电性接触垫202，且可依需求成底胶260于该第二电子元件26与该第一线路结构20之间以包覆该些导电凸块261。
另外，该第二导电柱27电性连接该第一线路结构20的电性接触垫202，且形成该第二导电柱27的材料为如铜的金属材或焊锡材。
如图2E所示，以一第二封装层28包覆该第二电子元件26与该第二导电柱27。
于本实施例中，该第二封装层28为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该第一线路结构20上。应可理解地，形成该第二封装层28的材料可相同或不相同该第一封装层25的材料。
此外，可经由整平制程，使该第二封装层28齐平该第二导电柱27的端面27a与该第二电子元件26的非作用面26b，以令该第二导电柱27的端面27a与该第二电子元件26的非作用面26b外露于该第二封装层28的上表面28a。例如，该整平制程经由研磨方式，移除该第二导电柱27的部分材料、该第二电子元件26的非作用面26b的部分材料与该第二封装层28的部分材料。
另外，可于该第二封装层28的上表面28a上形成多个铜材所制的导电迹线(trace)29，且该些导电迹线29电性连接该第二导电柱27的端面27a。
另外，于其它实施例中，也可省略制作该底胶260，而依需求以该第二封装层28包覆该导电凸块261与该第二电子元件26。
如图2F所示，移除该承载板9及其上的离型层90与粘着层9b，并保留该绝缘保护层91，且外露出该第一导电柱23的端面23b，以完成该第一封装模块2的制作。
于本实施例中，于剥离该离型层90时，经由该粘着层9b作为阻障之用，以避免破坏该绝缘保护层91，且待移除该承载板9及其上的离型层90后，再以蚀刻方式移除该粘着层9b。
图3A至图3E为本发明的电子封装件的第二封装模块3的制法的剖面示意图。
如图3A所示，提供一用以承载该第二封装模块3的支撑板8，其上形成有多个连接柱30，并以一包覆层31包覆该些连接柱30。
于本实施例中，该支撑板8例如为半导体材料(如硅或玻璃)的板体，其上以例如涂布方式依序形成有一离型层80、一粘着层8b与一如介电材或防焊材的绝缘保护层81，以令该连接柱30的垫部30a延伸至该绝缘保护层81中而设于该粘着层8b上。
此外，形成该连接柱30的材料为如铜的金属材或焊锡材，且该包覆层31为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)。例如，该包覆层31的制程可选择液态封胶(liquid compound)、喷涂(injection)、压合(lamination)或模压(compression molding)等方式形成于该绝缘保护层81上。
另外，可依需求于该包覆层31上形成另一如介电材或防焊材的绝缘保护层82，使该连接柱30的垫部30b延伸至该绝缘保护层82中。
如图3B所示，形成一第二线路结构32于该包覆层31(或该绝缘保护层82)上，且令该第二线路结构32电性连接该连接柱30。
于本实施例中，该第二线路结构32包括由多个绝缘层所组成的绝缘体320及设于该绝缘层上的多个线路重布层(redistribution layer，简称RDL)321，且最外层的绝缘层可作为防焊层，且令最外层的线路重布层321外露于该防焊层，以供作为电性接触垫322。或者，该第二线路结构32也可仅包括单一绝缘层320及单一线路重布层321。
此外，形成该线路重布层321的材料为铜，且形成该绝缘层的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材、或如绿漆、油墨等的防焊材。
如图3C所示，设置至少一第三电子元件33于该第二线路结构32上，且形成多个第三导电柱34于该第二线路结构32上。
于本实施例中，该第三电子元件33为主动元件、被动元件或其二者组合，且该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。于一实施例中，该第三电子元件33例如为图形处理器(graphics processing unit，简称GPU)、高频宽存储器(HighBandwidth Memory，简称HBM)等半导体芯片，并无特别限制。
此外，该第三电子元件33具有相对的作用面33a与非作用面33b，并以其作用面33a经由多个如焊锡凸块、铜凸块或其它等的导电凸块331电性连接该电性接触垫322。
另外，该第三导电柱34电性连接该第二线路结构32的电性接触垫322，且形成该第三导电柱34的材料为如铜的金属材或焊锡材。
如图3D所示，以一第三封装层35包覆该第三电子元件33、导电凸块331与该第三导电柱34。
于本实施例中，该第三封装层35为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该第二线路结构32上。应可理解地，形成该第三封装层35的材料可相同或不相同该包覆层31的材料。
此外，可经由整平制程，使该第三封装层35齐平该第三导电柱34的端面34a与该第三电子元件33的非作用面33b，以令该第三导电柱34的端面34a与该第三电子元件33的非作用面33b外露于该第三封装层35的上表面35a。例如，该整平制程经由研磨方式，移除该第三导电柱34的部分材料、该第三电子元件33的非作用面33b的部分材料与该第三封装层35的部分材料。
另外，于其它实施例中，也可先形成底胶(图略)于该第三电子元件33与该第二线路结构32之间以包覆该些导电凸块331，再形成该第三封装层35以包覆该底胶与该第三电子元件33。
如图3E所示，可于该第三封装层35的上表面35a上形成一布线层36，其电性连接该第三导电柱34，以于该支撑板8上完成该第二封装模块3的制作。
于本实施例中，该布线层36可采用RDL制程制作微垫(micro pad，俗称μ-pad)，且形成该布线层36的材料为铜。
此外，该布线层36上可依序形成如铜柱状凸块(Cu pillar bump)的金属凸块37与焊锡材料(solder cap)38，并以绝缘体39包覆该布线层36、金属凸块37与焊锡材料38。例如，该绝缘体39为非导电膜(non-conductive film，简称NCF)。
图4A至图4C为本发明的电子封装件4的制法的剖面示意图。
如图4A所示，以该第一封装模块2作为承载基底，将该第二封装模块3的第三导电柱34以其布线层36接合该第一封装模块2的第二导电柱27。
于本实施例中，该第二导电柱27上的导电迹线29埋入该绝缘体39，以结合该第三导电柱34上的焊锡材料38，使该导电迹线29经由该焊锡材料38电性连接该金属凸块37，借此，该第三导电柱34经由该布线层36、金属凸块37、焊锡材料38与导电迹线29的组合(可视为导电结构4a)，以电性连接该第二导电柱27。
此外，该第三电子元件33的位置对应该第二电子元件26的位置。例如，该第二电子元件26的非作用面26b与该第三电子元件33的非作用面33b之间形成有一接合层40，如芯片粘结薄膜(Die Attach Film，简称DAF)，以令该接合层40接触结合该第三电子元件33与该第二电子元件26。
如图4B所示，移除该支撑板8及其上的离型层80与粘着层8b，并保留该绝缘保护层81，且外露出该连接柱30的垫部30a。
于本实施例中，可沿如图4A所示的切割路径S进行切单制程，并于该第一封装模块2的绝缘保护层91上形成多个如焊球的导电元件41，其电性连接该第一导电柱23，供于后续制程中，该电子封装件4可以其导电元件41设于一电路板(图略)上。
如图4C所示，可依需求于该第一封装模块2与该第二封装模块3的外表面上形成一散热层42，其接触结合该连接柱30的垫部30a。
于本实施例中，该散热层42为金属材，其可采用涂布或溅镀等方式形成于该第一封装模块2与该第二封装模块3的外表面上。
因此，本发明的电子封装件4的制法中，主要经由该第二导电柱27与该第三导电柱34的配置，以结合该第一封装模块2与第二封装模块3，使该电子封装件4配置芯片的空间增加，故相比于现有技术，该电子封装件4的第一线路结构20上侧可配置第二电子元件26与第三电子元件33，以扩增功能及效能，因而能满足终端电子产品的多功能及高效能的需求。
此外，本发明的制法经由连接柱30的设计，以将该第一至第三电子元件21,26,33运转时所产生的热传导至外部，因而能提升散热效果。
本发明还提供一种电子封装件4，其包括：相互叠接的第一封装模块2以及第二封装模块3，该第一封装模块2包含第一封装层25、第一电子元件21、多个第一导电柱23、第一线路结构20、第二电子元件26、多个第二导电柱27及第二封装层28，且该第二封装模块3包含第三电子元件33、多个第三导电柱34、第三封装层35及第二线路结构32。
所述的第一封装层25具有相对的第一表面25a与第二表面25b。
所述的第一电子元件21嵌埋于该第一封装层25中。
所述的第一导电柱23嵌埋于该第一封装层25中。
所述的第一线路结构20形成于该第一封装层25的第一表面25a上且电性连接该第一导电柱23与该第一电子元件21。
所述的第二电子元件26设于该第一线路结构20上且电性连接该第一线路结构20。
所述的第二导电柱27设于该第一线路结构20上且电性连接该第一线路结构20。
所述的第二封装层28形成于该第一线路结构20上以包覆该第二电子元件26与该多个第二导电柱27。
所述的第三电子元件33配置于该第二封装层28上。
所述的第三导电柱34设于该多个第二导电柱27上。
所述的第三封装层35包覆该第三电子元件33与该多个第三导电柱34。
所述的第二线路结构32形成于该第三封装层35上且电性连接该第三导电柱34与该第三电子元件33。
于一实施例中，该多个第一导电柱23的端面23b外露于该第一封装层25的第二表面25b。
于一实施例中，所述的电子封装件4复包括形成于该第一封装层25的第二表面25b上的多个导电元件41，其电性连接该多个第一导电柱23。
于一实施例中，该第三电子元件33的位置对应该第二电子元件26的位置。
于一实施例中，该第三电子元件33与该第二电子元件26之间形成有一接合层40。例如，该接合层40接触结合该第三电子元件33与该第二电子元件26。
于一实施例中，所述的电子封装件4复包括形成于该第二线路结构32上的连接柱30，其电性连接该第二线路结构32。例如，可包括形成于该第二线路结构32上的包覆层31，其包覆该连接柱30。进一步，又包括一形成于该第一封装层25、第二封装层28、第三封装层35、第一线路结构20、第二线路结构32与包覆层31的外表面上的散热层42，其接触接合该连接柱30。
于一实施例中，该第二导电柱27与该第三导电柱34之间形成有导电结构4a。例如，该导电结构4a包含有一形成于该第二导电柱27上的导电迹线29、一依序形成于该第三导电柱34上的布线层36、金属凸块37及焊锡材料38，以令该第二导电柱27上的导电迹线29结合该第三导电柱34上的焊锡材料38，使该第三导电柱34电性连接该第二导电柱27。进一步，可经由绝缘体39包覆该导电结构4a。
综上所述，本发明的电子封装件及其制法，经由该第二与第三导电柱的设计，以配置该第三电子元件，故本发明的电子封装件在第一线路结构的其中一侧可配置第二电子元件与第三电子元件，以扩增功能及效能，因而可满足终端电子产品的多功能及高效能的需求。
此外，本发明的制法经由连接柱的设计，以将该第一至第三电子元件运转时所产生的热传导至外部，因而可提升散热效果。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (24)

1.一种电子封装件，其特征在于，包括：
第一封装层，其具有相对的第一表面与第二表面；
第一电子元件，其嵌埋于该第一封装层中；
多个第一导电柱，其嵌埋于该第一封装层中；
第一线路结构，其形成于该第一封装层的第一表面上且电性连接该第一导电柱与该第一电子元件；
第二电子元件，其设于该第一线路结构上且电性连接该第一线路结构；
多个第二导电柱，其设于该第一线路结构上且电性连接该第一线路结构；
第二封装层，其形成于该第一线路结构上以包覆该第二电子元件与该多个第二导电柱；
第三电子元件，其配置于该第二封装层上；
多个第三导电柱，其设于该多个第二导电柱上；
第三封装层，其包覆该第三电子元件与该多个第三导电柱；以及
第二线路结构，其形成于该第三封装层上且电性连接该第三导电柱与该第三电子元件。
2.如权利要求1所述的电子封装件，其特征在于，该多个第一导电柱的端面外露于该第一封装层的第二表面。
3.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该第一封装层的第二表面上的多个导电元件，其电性连接该多个第一导电柱。
4.如权利要求1所述的电子封装件，其特征在于，该第三电子元件的位置对应该第二电子元件的位置。
5.如权利要求1所述的电子封装件，其特征在于，该第三电子元件与该第二电子元件之间形成有一接合层。
6.如权利要求5所述的电子封装件，其特征在于，该接合层接触结合该第三电子元件与该第二电子元件。
7.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该第二线路结构上的连接柱，其电性连接该第二线路结构。
8.如权利要求7所述的电子封装件，其特征在于，该电子封装件还包括形成于该第二线路结构上的包覆层，其包覆该连接柱。
9.如权利要求8所述的电子封装件，其特征在于，该电子封装件还包括形成于该第一封装层、第二封装层、第三封装层、第一线路结构、第二线路结构与包覆层的外表面上的散热层，其接触接合该连接柱。
10.如权利要求1所述的电子封装件，其特征在于，该第二导电柱与该第三导电柱之间形成有导电结构。
11.如权利要求10所述的电子封装件，其特征在于，该导电结构包含有一形成于该第二导电柱上的导电迹线、一形成于该第三导电柱上的布线层、一形成于该布线层上的金属凸块及一形成于该金属凸块上的焊锡材料，以令该第二导电柱上的导电迹线结合该第三导电柱上的焊锡材料，使该第三导电柱电性连接该第二导电柱。
12.如权利要求10所述的电子封装件，其特征在于，该电子封装件还包括包覆该导电结构的绝缘体。
13.一种电子封装件的制法，其特征在于，包括：
形成多个第一导电柱于一承载板上，且设置第一电子元件于该承载板上；
形成第一封装层于该承载板上，以令该第一封装层包覆该第一电子元件与该第一导电柱，其中，该第一封装层具有相对的第一表面与第二表面，该第一导电柱的端面外露于该第一封装层的第一表面，且该第一封装层以其第二表面结合至该承载板上；
形成第一线路结构于该第一封装层的第一表面上，且令该第一线路结构电性连接该多个第一导电柱与该第一电子元件；
设置第二电子元件于该第二线路结构上，且形成多个第二导电柱于该第二线路结构上，以令该第二电子元件与该多个第二导电柱电性连接该第二线路结构；
移除该承载板，以形成第一封装模块；以及
将第二封装模块接合于该第一封装模块上，其中，该第二封装模块包含第二线路结构、设于该第二线路结构上的第三电子元件、设于该第二线路结构上的多个第三导电柱及包覆该第三电子元件与该多个第三导电柱的第三封装层，以令该第二线路结构电性连接该第三导电柱与该第三电子元件，且该多个第三导电柱对应设于该多个第二导电柱上。
14.如权利要求13所述的电子封装件的制法，其特征在于，该多个第一导电柱的端面外露于该第一封装层的第二表面。
15.如权利要求13所述的电子封装件的制法，其特征在于，该制法还包括于该第一封装层的第二表面上形成多个电性连接该多个第一导电柱的导电元件。
16.如权利要求13所述的电子封装件的制法，其特征在于，该第三电子元件的位置对应该第二电子元件的位置。
17.如权利要求13所述的电子封装件的制法，其特征在于，该第三电子元件与该第二电子元件之间形成有一接合层。
18.如权利要求17所述的电子封装件的制法，其特征在于，该接合层接触结合该第三电子元件与该第二电子元件。
19.如权利要求13所述的电子封装件的制法，其特征在于，该制法还包括于该第二线路结构上形成电性连接该第二线路结构的连接柱。
20.如权利要求19所述的电子封装件的制法，其特征在于，该制法还包括于该第二线路结构上形成包覆该连接柱的包覆层。
21.如权利要求20所述的电子封装件的制法，其特征在于，该制法还包括于该第一封装层、第二封装层、第三封装层、第一线路结构、第二线路结构与包覆层的外表面上形成接触接合该连接柱的散热层。
22.如权利要求13所述的电子封装件的制法，其特征在于，该第二导电柱经由导电结构结合该第三导电柱。
23.如权利要求22所述的电子封装件的制法，其特征在于，该导电结构的制程包括：
于该第二导电柱上形成导电迹线，且于该第三导电柱上依序形成布线层、金属凸块及焊锡材料；以及
将该第二导电柱上的导电迹线结合该第三导电柱上的焊锡材料，使该第三导电柱电性连接该第二导电柱，其中，该布线层、金属凸块、焊锡材料与导电迹线作为该导电结构。
24.如权利要求22所述的电子封装件的制法，其特征在于，该制法还包括以绝缘体包覆该导电结构。
CN202110631035.5A 2021-05-19 2021-06-07 电子封装件及其制法 Pending CN115377047A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110118090A TWI760227B (zh) 2021-05-19 2021-05-19 電子封裝件及其製法
TW110118090 2021-05-19

Publications (1)

Publication Number Publication Date
CN115377047A true CN115377047A (zh) 2022-11-22

Family

ID=82198763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110631035.5A Pending CN115377047A (zh) 2021-05-19 2021-06-07 电子封装件及其制法

Country Status (2)

Country Link
CN (1) CN115377047A (zh)
TW (1) TWI760227B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601471B2 (en) * 2015-04-23 2017-03-21 Apple Inc. Three layer stack structure
US10304805B2 (en) * 2017-08-24 2019-05-28 Micron Technology, Inc. Dual sided fan-out package having low warpage across all temperatures
TWI717896B (zh) * 2019-11-12 2021-02-01 力成科技股份有限公司 高散熱之堆疊式半導體封裝結構及其封裝方法

Also Published As

Publication number Publication date
TWI760227B (zh) 2022-04-01
TW202247362A (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
US10784178B2 (en) Wafer-level stack chip package and method of manufacturing the same
US9831219B2 (en) Manufacturing method of package structure
CN112117248B (zh) 电子封装件及其制法
CN105990270B (zh) 电子封装件及其制法
CN111952274B (zh) 电子封装件及其制法
CN108962840B (zh) 电子封装件及其制法
CN109755202B (zh) 电子封装件及其制法
US20230361091A1 (en) Electronic package and manufacturing method thereof
CN114497012A (zh) 电子封装件及其制法
CN110797293A (zh) 封装堆叠结构及其制法暨封装结构
CN115312487A (zh) 电子封装件及其制法
CN111883506B (zh) 电子封装件及其承载基板与制法
CN112054005B (zh) 电子封装件及其制法
CN112397483A (zh) 电子封装件及其制法
CN115700906A (zh) 电子封装件及其制法
CN114628340A (zh) 电子封装件及其制法
CN115377047A (zh) 电子封装件及其制法
CN112701101A (zh) 电子封装件及其制法
CN112530901A (zh) 电子封装件及其制法
CN106469706B (zh) 电子封装件及其制法
CN111883505A (zh) 电子封装件及其承载基板与制法
TWI753561B (zh) 電子封裝件及其製法
US20240072019A1 (en) Electronic package and manufacturing method thereof
TWI778406B (zh) 電子封裝件及其製法
CN115527951A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination