CN112530901A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN112530901A
CN112530901A CN201910922486.7A CN201910922486A CN112530901A CN 112530901 A CN112530901 A CN 112530901A CN 201910922486 A CN201910922486 A CN 201910922486A CN 112530901 A CN112530901 A CN 112530901A
Authority
CN
China
Prior art keywords
electronic
circuit structure
layer
electronic element
accommodating space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910922486.7A
Other languages
English (en)
Inventor
许有毅
杨志仁
江政嘉
林均翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN112530901A publication Critical patent/CN112530901A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种电子封装件及其制法，包括：具有导电柱的第一线路结构、设于该第一线路结构上且具有容置空间的第一电子元件、设于该容置空间中的第二电子元件、包覆该第一电子元件与该导电柱的包覆层、以及形成于该包覆层上的第二线路结构，借以整合多个电子元件于单一封装件中。

Description

电子封装件及其制法
技术领域
本发明有关一种封装技术，尤指一种半导体封装件及其制法。
背景技术
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂开发出不同的立体封装技术，例如，扇出式封装堆叠(Fan Out Package on package，简称FO PoP)等，以配合各种芯片上大幅增加的输入/出端数量，进而将不同功能的集成电路整合于单一封装结构，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子元件，例如：存储器、中央处理器、绘图处理器、影像应用处理器等，经由堆叠设计达到系统的整合，适合应用于各种轻薄型电子产品。
图1为现有用于PoP的半导体封装件1的剖面示意图。如图1所示，该半导体封装件1包括一具有至少一线路层101的封装基板10、以及经由覆晶方式结合于该线路层101上的一半导体元件11。
具体地，该半导体元件11具有相对的作用面11a与非作用面11b，该作用面11a具有多个电极垫110，以经由多个如焊锡凸块12电性连接该电极垫110与该线路层101，并形成底胶13于该半导体元件11与该线路层101之间，以包覆所述焊锡凸块12。
此外，该封装基板10上形成有一封装胶体15，以包覆该底胶13及该半导体元件11，且于该封装胶体15中形成多个导电通孔14，且令该导电通孔14的端面外露于该封装胶体15，从而供后续经由焊球(图略)结合一如半导体芯片、硅中介板或封装结构等的电子装置(图略)。
然而，现有半导体封装件1中，若需要更多功能时，于该封装基板10上需设置更多种类的半导体元件11，此时将增加该封装基板10的设置面积或增加整体封装高度(如该封装胶体15的高度)，因而导致该半导体封装件1的尺寸增大。
因此，如何克服现有技术的种种缺点，实为目前各界亟欲解决的技术问题。
发明内容
鉴于上述现有技术的缺陷，本发明提供一种电子封装件及其制法，能避免各该导电元件之间发生桥接。
本发明的电子封装件，包括：第一线路结构，其具有相对的第一侧与第二侧，且该第一侧上形成有至少一电性连接该第一线路结构的导电柱；第一电子元件，其结合并电性连接至该第一线路结构的第一侧上，其中，该第一电子元件形成有容置空间；第二电子元件，其设于该第一电子元件的容置空间中且未电性连接该第一电子元件；以及包覆层，其形成于该第一线路结构的第一侧上，以包覆该第一电子元件与该导电柱，且令该导电柱的端面与该第二电子元件外露于该包覆层。
本发明还提供一种电子封装件的制法，包括：提供一具有相对的第一侧与第二侧的第一线路结构，其中，该第一侧上设有电性连接该第一线路结构的导电柱与第一电子元件；于该第一电子元件上形成容置空间；设置第二电子元件于该第一电子元件的容置空间中，且该第二电子元件未电性连接该第一电子元件；以及形成包覆层于该第一线路结构的第一侧上，并令该包覆层包覆该第一电子元件与该导电柱，且使该导电柱的端面与该第二电子元件外露于该包覆层。
前述的电子封装件及其制法中，该第一电子元件以覆晶方式设于该第一线路结构的第一侧上。
前述的电子封装件及其制法中，该容置空间为形成于该第一电子元件上的凹部。
前述的电子封装件及其制法中，该容置空间中设有屏蔽层，以令该第二电子元件结合于该屏蔽层上。例如，该容置空间中设有隔离层，以令该屏蔽层结合于该隔离层上。
前述的电子封装件及其制法中，还包括形成多个导电元件于该第一线路结构的第二侧上。
前述的电子封装件及其制法中，还包括形成第二线路结构于该包覆层上，以令该第二线路结构电性连接该导电柱与该第二电子元件。例如，还包括形成多个导电元件于该第二线路结构上。
由上可知，本发明的电子封装件及其制法，主要经由该第二电子元件设于该第一电子元件的容置空间中，以利于整合多种芯片于单一封装件中，且能缩小该电子封装件的尺寸。
此外，经由该屏蔽层设于该容置空间中，使该第二电子元件不会受外界影响，进而提升该电子封装件的可靠度。
另外，经由在该包覆层的上、下方形成第一与第二线路结构，而无需使用传统的封装基板，故可减少该电子封装件的厚度，并降低生产成本。
另外，经由该第一与第二线路结构的接触垫(即该第一与第二线路重布层的外露表面)作为外接点，可利于控制各该接触垫之间的距离，以符合细间距的需求，且能避免各该导电元件之间发生桥接。
附图说明
图1为现有半导体封装件的剖面示意图；以及
图2A至图2H为本发明的电子封装件的制法的剖面示意图，其中，图2E’为图2E的另一实施例示意图，图2H’为图2H的另一实施例示意图。
附图标记说明
1 半导体封装件
10 封装基板
101 线路层
11 半导体元件
11a,21a,22a 作用面
11b,21b,22b 非作用面
110,210,220 电极垫
12 焊锡凸块
13 底胶
14 导电通孔
15 封装胶体
2 电子封装件
20 第一线路结构
20a 第一侧
20b 第二侧
200 第一绝缘层
201 第一线路重布层
202 开孔
21 第一电子元件
211,221 导电凸块
22 第二电子元件
23 导电柱
23a 端面
24 屏蔽层
25 包覆层
25a 第一表面
25b 第二表面
26 第二线路结构
260,260’ 第二绝缘层
261 第二线路重布层
27,27’ 导电元件
270 凸块底下金属层
28 隔离层
8 支撑板
9 承载板
H,h 高度
L 切割路径
S 容置空间。
具体实施方式
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2H为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，提供一设于承载板9上的第一线路结构20，该第一线路结构20具有相对的第一侧20a与第二侧20b，该第一侧20a上设有至少一第一电子元件21及多个导电柱23，且该第二侧20b结合至该承载板9上。
于本实施例中，该承载板9为如玻璃的半导体材料的圆形或方形板体，且该第一线路结构20包括至少一第一绝缘层200与设于该第一绝缘层200上的第一线路重布层(redistribution layer，简称RDL)201。例如，形成该第一线路重布层201的材料为铜，且形成该第一绝缘层200的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)的介电材。
另外，该第一电子元件21为半导体元件为主动元件、被动元件或其二者组合，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。例如，该第一电子元件21为半导体芯片，其具有相对的作用面21a与非作用面21b，该作用面21a具有多个电极垫210，且该第一电子元件21以其电极垫210经由多个导电凸块211以覆晶方式电性连接该第一线路重布层201。
另外，该导电柱23设于该第一线路重布层201上以电性连接该第一线路重布层201，且形成该导电柱23的材料为如铜的金属材或焊锡材。
如图2B所示，形成一包覆层25于该第一线路结构20的第一侧20a上，以令该包覆层25包覆该第一电子元件21与所述导电柱23，其中，该包覆层25具有相对的第一表面25a与第二表面25b，且该第一表面25a结合于该第一线路结构20的第一侧20a上。
于本实施例中，该包覆层25为绝缘材，如聚酰亚胺(Polyimide，简称PI)、环氧树脂(epoxy)的封装胶体或封装材(molding compound)，其可用模压(molding)、压合(lamination)或涂布(coating)的方式形成于该第一线路结构20的第一侧20a上。
此外，经由整平制程，如研磨方式，移除该导电柱23的部分材料与该包覆层25的第二表面25b的部分材料，以令该导电柱23的端面23a与该第一电子元件21的非作用面21b外露(如齐平)于该包覆层25的第二表面25b。
如图2C所示，形成至少一容置空间S于该第一电子元件21的非作用面21b上。
于本实施例中，该第一电子元件21的部分区域(如非作用面21b的部分区域)并无电路配置，故可以蚀刻、激光、研磨或其它方式移除该第一电子元件21的部分材料，以形成凹部，以供作为该容置空间S。
如图2D所示，形成一隔离层28于该容置空间S中，再形成至少一屏蔽层24于该隔离层28上。
于本实施例中，该隔离层28为绝缘材，且该屏蔽层24为金属层或其它适当构造。
此外，该隔离层28与该屏蔽层24沿该容置空间S的壁面及底部延伸布设，而未填满该容置空间S。
如图2E所示，置放至少一第二电子元件22于该容置空间S中，以令该第二电子元件22结合于该屏蔽层24上。
于本实施例中，该第二电子元件22为主动元件、被动元件或其二者组合，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。例如，该第二电子元件22为半导体芯片，其具有相对的作用面22a与非作用面22b，该作用面22a设有多个电极垫220，并于该电极垫220上形成如铜柱或锡球的导电凸块221，且该第二电子元件22以其非作用面22b结合于该屏蔽层24上，以令该第二电子元件22的作用面22a外露于该包覆层25的第二表面25b。
此外，该第二电子元件22未凸出该容置空间S，例如，该导电凸块221的表面与该第二电子元件22的非作用面22b之间的高度H等于该容置空间S中具有该屏蔽层24的壁面的长度；或者，如图2E’所示，该第二电子元件22的作用面22a与该第二电子元件22的非作用面22b之间的高度h等于该容置空间S中具有该屏蔽层24的壁面的长度，使该导电凸块221凸出该容置空间S。
另外，该第二电子元件22与该第一电子元件21之间间隔有该屏蔽层24与该隔离层28。
如图2F所示，接续图2E所示的制程，形成一第二线路结构26于该包覆层25的第二表面25b上，且该第二线路结构26电性连接所述导电柱23与该第二电子元件22的导电凸块221，而该第二线路结构26未电性连接该屏蔽层24。
于本实施例中，该第二线路结构26包括多个第二绝缘层260、及设于该第二绝缘层260上的多个第二线路重布层261，且最外层的第二绝缘层260’可作为防焊层，以令最外层的第二线路重布层261外露于该防焊层。或者，该第二线路结构26也可仅包括单一第二绝缘层260及单一第二线路重布层261。
此外，形成该第二线路重布层261的材料为铜，且形成该第二绝缘层260,260’的材料为如聚对二唑苯(PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)的介电材或如绿漆的防焊材。
另外，该第二绝缘层260填入该容置空间S中以包覆该第二电子元件22。
如图2G所示，形成多个如焊球的导电元件27于最外层的第二线路重布层261上，以供后续接置如封装结构或其它结构(如另一封装件或芯片)的电子装置(图略)。
于本实施例中，可形成一凸块底下金属层(Under Bump Metallurgy，简称UBM，图略)于最外层的第二线路重布层261上，以利于结合该导电元件27。例如，先于最外层的第二绝缘层260’上形成多个开孔，再于该开孔中形成UBM，以结合该导电元件27。
如图2H所示，移除该承载板9，再形成多个开孔202于该第一线路结构20的第二侧20b上的第一绝缘层200上，以令部分该第一线路层201外露于所述开孔202中。之后，沿如图2G所示的切割路径L进行切单制程，以完成本发明的电子封装件2。
于本实施例中，可形成多个如焊球的导电元件27’于该第一线路结构20的第二侧20b的开孔202中，如图2H’所示，以供后续接置如封装结构或其它结构(如另一封装件或芯片)的电子装置(图略)。例如，可形成一凸块底下金属层(UBM)270于最外层的第二线路重布层261上，以利于结合该导电元件27’。具体地，如图2H’所示，可于图2F所示的制程后，先设置一支撑板8于该第二线路结构26上，再移除该承载板9，以形成所述导电元件27’于该开孔中202的第一线路层201上，之后才移除该支撑板8，以进行图2G至图2H所示的相关制程。
因此，本发明的电子封装件2的制法经由将该第二电子元件22设于该第一电子元件21的容置空间S中，使该电子封装件2内具有多种功能的芯片，故相比于现有技术，本发明的电子封装件2不仅可提供更多功能，且可缩小该电子封装件2的尺寸。
此外，经由该屏蔽层24位于该第二电子元件22的周围，使该第二电子元件22不会受外界影响，进而能提升该电子封装件2的可靠度。另一方面，经由该屏蔽层24位于该第一电子元件21与第二电子元件22之间，使该第一与第二电子元件21,22不会相互影响，提升该电子封装件2的可靠度。
另外，该包覆层25的第一与第二表面25a,25b上均形成有线路结构(即该第一与第二线路结构20,26)，因而无需使用现有封装基板，故可减少该电子封装件2的厚度，并降低生产成本(即免用现有封装基板)。
另外，经由该第一与第二线路结构20,26的接触垫(即该第一与第二线路重布层201,261结合导电元件27’,27之处)作为外接点，可利于控制各该接触垫之间的距离，以符合细间距的需求，且能避免各该导电元件27,27’之间发生桥接。
本发明还提供一种电子封装件2，其包括：一第一线路结构20、一第一电子元件21、一第二电子元件22、一包覆层25以及一第二线路结构26。
所述的第一线路结构20具有相对的第一侧20a与第二侧20b，该第一侧20a上形成有多个导电柱23，且该导电柱23电性连接该第一线路结构20。
所述的第一电子元件21结合并电性连接至该第一线路结构20，其中，该第一电子元件21形成有一容置空间S。
所述的第二电子元件22设于该第一电子元件21的容置空间S中且未电性连接该第一电子元件21。
所述的包覆层25形成于该第一线路结构20的第一侧20a上，以令该包覆层25包覆该第一电子元件21与所述导电柱23，且令该导电柱23的端面23a与该第二电子元件22的作用面22a外露于该包覆层25。
所述的第二线路结构26形成于该包覆层25上，且该第二线路结构26电性连接该导电柱23与该第二电子元件22。
于一实施例中，该第一电子元件21以覆晶方式设于该第一线路结构20的第一侧20a上。
于一实施例中，该容置空间S为形成于该第一电子元件21上的凹部。
于一实施例中，该容置空间S中设有一屏蔽层24，以令该第二电子元件22结合于该屏蔽层24上。进一步，该容置空间S中设有一隔离层28，以令该屏蔽层24结合于该隔离层28上。
于一实施例中，该电子封装件2还包括多个导电元件27’，其形成于该第一线路结构20的第二侧20b上。
于一实施例中，该电子封装件2还包括多个导电元件27，其形成于该第二线路结构26上。
综上所述，本发明的电子封装件及其制法，其经由该第一电子元件的容置空间的设计，以将第二电子元件置放于该容置空间中，因而整合多种芯片于单一封装件中，故不仅使该电子封装件的尺寸较小，且能增加外接点的数量。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (16)

1.一种电子封装件，其特征在于，包括：
第一线路结构，其具有相对的第一侧与第二侧，且该第一侧上形成有至少一电性连接该第一线路结构的导电柱；
第一电子元件，其结合并电性连接至该第一线路结构的第一侧上，其中，该第一电子元件形成有容置空间；
第二电子元件，其设于该第一电子元件的容置空间中且未电性连接该第一电子元件；以及
包覆层，其形成于该第一线路结构的第一侧上，以包覆该第一电子元件与该导电柱，且令该导电柱的端面与该第二电子元件外露于该包覆层。
2.根据权利要求1所述的电子封装件，其特征在于，该第一电子元件以覆晶方式设于该第一线路结构的第一侧上。
3.根据权利要求1所述的电子封装件，其特征在于，该容置空间为形成于该第一电子元件上的凹部。
4.根据权利要求1所述的电子封装件，其特征在于，该容置空间中设有屏蔽层，以令该第二电子元件结合于该屏蔽层上。
5.根据权利要求4所述的电子封装件，其特征在于，该容置空间中还设有隔离层，以令该屏蔽层结合于该隔离层上。
6.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该第一线路结构的第二侧上的多个导电元件。
7.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该包覆层上的第二线路结构，且令该第二线路结构电性连接该导电柱与该第二电子元件。
8.根据权利要求7所述的电子封装件，其特征在于，电子封装件还包括形成于该第二线路结构上的多个导电元件。
9.一种电子封装件的制法，其特征在于，包括：
提供一具有相对的第一侧与第二侧的第一线路结构，其中，该第一侧上设有电性连接该第一线路结构的导电柱与第一电子元件；
于该第一电子元件上形成容置空间；
设置第二电子元件于该第一电子元件的容置空间中，且该第二电子元件未电性连接该第一电子元件；以及
形成包覆层于该第一线路结构的第一侧上，以令该包覆层包覆该第一电子元件与该导电柱，且使该导电柱的端面与该第二电子元件外露于该包覆层。
10.根据权利要求9所述的电子封装件的制法，其特征在于，该第一电子元件以覆晶方式设于该第一线路结构的第一侧上。
11.根据权利要求9所述的电子封装件的制法，其特征在于，该容置空间为形成于该第一电子元件上的凹部。
12.根据权利要求9所述的电子封装件的制法，其特征在于，该容置空间中设有屏蔽层，以令该第二电子元件结合于该屏蔽层上。
13.根据权利要求12所述的电子封装件的制法，其特征在于，该容置空间中还设有隔离层，且令该屏蔽层结合于该隔离层上。
14.根据权利要求9所述的电子封装件的制法，其特征在于，该制法还包括形成多个导电元件于该第一线路结构的第二侧上。
15.根据权利要求9所述的电子封装件的制法，其特征在于，该制法还包括形成第二线路结构于该包覆层上，且令该第二线路结构电性连接该导电柱与该第二电子元件。
16.根据权利要求15所述的电子封装件的制法，其特征在于，该制法还包括形成多个导电元件于该第二线路结构上。
CN201910922486.7A 2019-09-19 2019-09-27 电子封装件及其制法 Pending CN112530901A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108133836A TWI714269B (zh) 2019-09-19 2019-09-19 電子封裝件及其製法
TW108133836 2019-09-19

Publications (1)

Publication Number Publication Date
CN112530901A true CN112530901A (zh) 2021-03-19

Family

ID=74670050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910922486.7A Pending CN112530901A (zh) 2019-09-19 2019-09-27 电子封装件及其制法

Country Status (2)

Country Link
CN (1) CN112530901A (zh)
TW (1) TWI714269B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774597B (zh) * 2021-10-29 2022-08-11 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI571983B (zh) * 2014-11-25 2017-02-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI553792B (zh) * 2014-12-02 2016-10-11 旭德科技股份有限公司 封裝結構及其製作方法
TWI579984B (zh) * 2016-02-05 2017-04-21 Siliconware Precision Industries Co Ltd 電子封裝件及其製法
TWI645518B (zh) * 2017-02-16 2018-12-21 矽品精密工業股份有限公司 封裝結構及其製法
DE102017129611B4 (de) * 2017-12-12 2021-04-22 RF360 Europe GmbH Elektrische Vorrichtung mit zwei oder mehr Chipkomponenten

Also Published As

Publication number Publication date
TWI714269B (zh) 2020-12-21
TW202114110A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
US11289346B2 (en) Method for fabricating electronic package
CN112117248B (zh) 电子封装件及其制法
CN111952274B (zh) 电子封装件及其制法
CN105990270B (zh) 电子封装件及其制法
TWI569390B (zh) 電子封裝件及其製法
CN114497012A (zh) 电子封装件及其制法
CN112992837A (zh) 电子封装件及其制法
CN111987048A (zh) 电子封装件及其制法
US20220148975A1 (en) Electronic package and manufacturing method thereof
CN112054005B (zh) 电子封装件及其制法
CN112397483A (zh) 电子封装件及其制法
CN112530901A (zh) 电子封装件及其制法
TWI753561B (zh) 電子封裝件及其製法
CN115312490A (zh) 电子模块及其制法与电子封装件
CN114628340A (zh) 电子封装件及其制法
CN112928032A (zh) 电子封装件的制法
TW201719841A (zh) 電子封裝件及其製法
CN112701101A (zh) 电子封装件及其制法
TWI847245B (zh) 電子封裝件及其製法
TWI760227B (zh) 電子封裝件及其製法
TWI826091B (zh) 電子封裝件及其製法
US20240072019A1 (en) Electronic package and manufacturing method thereof
TWI818458B (zh) 電子封裝件及其製法
CN117672984A (zh) 电子封装件及其制法
CN114121833A (zh) 电子封装件及其制法与电子结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination