TWI553792B - 封裝結構及其製作方法 - Google Patents

封裝結構及其製作方法 Download PDF

Info

Publication number
TWI553792B
TWI553792B TW103141782A TW103141782A TWI553792B TW I553792 B TWI553792 B TW I553792B TW 103141782 A TW103141782 A TW 103141782A TW 103141782 A TW103141782 A TW 103141782A TW I553792 B TWI553792 B TW I553792B
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
patterned metal
package structure
trench
Prior art date
Application number
TW103141782A
Other languages
English (en)
Other versions
TW201622073A (zh
Inventor
陳建銘
Original Assignee
旭德科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭德科技股份有限公司 filed Critical 旭德科技股份有限公司
Priority to TW103141782A priority Critical patent/TWI553792B/zh
Priority to CN201510059415.0A priority patent/CN105990159A/zh
Priority to US14/675,761 priority patent/US9418931B2/en
Priority to JP2015191397A priority patent/JP2016111332A/ja
Publication of TW201622073A publication Critical patent/TW201622073A/zh
Application granted granted Critical
Publication of TWI553792B publication Critical patent/TWI553792B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Description

封裝結構及其製作方法
本發明是有關於一種半導體結構及其製作方法，且特別是有關於一種半導體封裝結構及其製作方法。
一般而言，線路基板主要是由多層圖案化線路層以及介電層交替堆疊所構成。其中，圖案化線路層可例如是由銅箔層(copper foil)經過微影與蝕刻等製程所定義形成，而介電層則配置於圖案化線路層之間，用以隔離各層的圖案化線路層。此外，相疊之圖案化線路層之間是透過貫穿介電層的鍍通孔(Plating Through Hole,PTH)或導電孔道(conductive via)而彼此電性連接。最後，在線路基板的表面配置各種電子元件(例如主動元件、被動元件等)，並藉由內部線路之電路設計而達到電子訊號傳遞(electrical signal propagation)之目的。
然而，隨著市場對於電子產品需具有輕薄短小且攜帶方便的需求，因此在目前的電子產品中，係將原先焊接於線路基板 的電子元件設計為可埋設於線路基板之內部的一內埋元件，如此可以增加基板表面之佈局面積，以達到電子產品薄型化之目的。然而，在習知使用內埋式晶片的技術中，需先在基板上形成一容置槽，以將晶片配置於基板的容置槽內。之後，再進行填充絕緣膠體的步驟，以使晶片內埋於基板中。然而，絕緣膠體經過高溫固化處理之後，多為不易產生形變的固化態，因此容易造成內埋元件與絕緣膠體之間仍有許多未填滿的空隙，這些空隙不但容易影響壓合時基板與內埋元件之結合性，也會影響壓合時內埋元件與接點的對位。
本發明提供一種封裝結構，其生產的良率較高。
本發明提供一種封裝結構的製作方法，其可製作出上述的封裝結構。
本發明的封裝結構的製作方法包括下列步驟。首先，提供一基材。基材包括一核心層、一第一圖案化金屬層以及一第二圖案化金屬層。第一圖案化金屬層以及第二圖案化金屬層分別設置於核心層的相對兩表面上。接著，形成一貫穿槽以貫穿基材。接著，設置基材於一膠帶載具上。接著，設置一半導體元件於貫穿槽內並位於膠帶載具上。貫穿槽的一內壁與半導體元件的一側表面共同定義出一溝槽。塗佈一填充膠體於溝槽的上方。進行一加熱製程，以使填充膠體往靠近膠帶載具的方向流動而全面性填 充溝槽。往靠近第一圖案化金屬層的方向壓合一第一疊構層於基材上。第一疊構層覆蓋至少部份半導體元件。移除膠帶載具。往靠近第二圖案化金屬層的方向壓合一第二疊構層於基材上。第二疊構層覆蓋至少部份半導體元件。
本發明的封裝結構包括一基材、一半導體元件、一填充膠體、一第一疊構層以及一第二疊構層。基材包括一貫穿槽、一核心層、一第一圖案化金屬層以及一第二圖案化金屬層。第一圖案化金屬層以及第二圖案化金屬層分別設置於核心層的相對兩表面上。貫穿槽貫穿核心層、第一圖案化金屬層以及第二圖案化金屬層。半導體元件設置於貫穿槽內。貫穿槽的一內壁與半導體元件的一側表面共同定義出一溝槽，其中溝槽的寬度實質上介於50微米(μm)至100微米之間。填充膠體全面性地填充於溝槽內。第一疊構層設置於第一圖案化金屬層上並覆蓋至少部份核心層以及半導體元件。第二疊構層設置於第二圖案化金屬層上並覆蓋至少部份核心層以及半導體元件。
基於上述，本發明利用填充膠體經過加熱之後流動性會增加的特性，將填充膠體塗佈於半導體元件與貫穿槽所定義出的溝槽的上方，並透過加熱製程使塗佈於溝槽上方的填充膠體往下流動而使填充膠體可均勻且全面性地填充於寬度狹窄的溝槽內，因而可避免習知中填充膠體不易填滿半導體元件與貫穿槽之間的溝槽的問題，因此，本發明確實可提升基材與半導體元件之間的結合性，更可提升產品的良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧封裝結構
110‧‧‧基材
112‧‧‧核心層
114‧‧‧第一圖案化金屬層
114a‧‧‧第一金屬層
116‧‧‧第二圖案化金屬層
116a‧‧‧第二金屬層
118‧‧‧導電柱
118a‧‧‧貫孔
118b‧‧‧導電層
120‧‧‧膠帶載具
130‧‧‧半導體元件
140‧‧‧填充膠體
150‧‧‧第一疊構層
152‧‧‧第一介電層
154‧‧‧第一線路層
160‧‧‧第二疊構層
162‧‧‧第二介電層
164‧‧‧第二線路層
170‧‧‧第一導通孔
180‧‧‧第二導通孔
192‧‧‧圖案化防焊層
194‧‧‧表面處理層
C1‧‧‧貫穿槽
d1‧‧‧深度
g1‧‧‧溝槽
w1‧‧‧寬度
圖1A至圖1O是依照本發明的一實施例的一種封裝結構的製作方法的流程剖面示意圖。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之各實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明，而並非用來限制本發明。並且，在下列各實施例中，相同或相似的元件將採用相同或相似的標號。
圖1A至圖1N是依照本發明的一實施例的一種封裝結構的製作方法的流程剖面示意圖。本實施例的封裝結構的製作方法包括下列步驟：首先，提供一基材。具體而言，上述基材的製作方法可例如先提供如圖1A所示的一核心層112，並分別壓合一第一金屬層114a以及一第二金屬層116a於核心層112的相對兩表面上。在本實施例中，第一金屬層114a以及一第二金屬層116a可為銅箔，當然，本發明並不以此為限。接著，再形成如圖1B所示的 多個貫孔118a，其中，貫孔118a貫穿核心層112、第一金屬層114a以及第二金屬層116a。接著，填充一導電層118b於貫孔118a內以形成用以電性導通的多個導電柱118，其中，導電層118b電性連接第一金屬層114a以及第二金屬層116a。之後，再對第一金屬層114a以及第二金屬層116a進行一圖案化製程，以形成如圖1D所示的第一圖案化金屬層114以及第二圖案化金屬層116。如此，即大致形成如圖1D所示的基材110。
請接續參照圖1E，形成一貫穿槽C1以貫穿基材110，也就是說貫穿槽C1貫穿核心層112、第一圖案化金屬層114以及第二圖案化金屬層116。接著，請參照圖1F，將上述的結構設置於一膠帶載具120上。接著，再如圖1G所示將一半導體元件130設置於貫穿槽C1內，且半導體元件130設置於膠帶載具120上，其中，貫穿槽C1的一內壁與半導體元件130的一側表面共同定義出一溝槽g1。
在本實施例中，溝槽g1的寬度w1約介於50微米(μm)至100微米之間，而溝槽g1的深度d1則約介於100微米至300微米之間。也就是說，位在貫穿槽C1的內壁與半導體元件130的側表面之間的距離極近，故兩者所共同定義出的溝槽g1為一寬度狹窄且深度較深的溝槽。當然，本實施例的數值僅用以作為舉例說明，本發明並不以此為限。進一步來說，溝槽g1的深度d1實際上可為基材的厚度，也就是第一圖案化金屬層114、核心層112以及第二圖案化金屬層116三者的厚度的總和。
請接續參照圖1H以及圖1I，塗佈一填充膠體140於溝槽g1的上方。接著，進行一加熱製程，以使填充膠體140沿著箭頭往靠近膠帶載具120的方向流動，進而使填充膠體140如圖1I所示全面性地填充於溝槽g1內。在本實施例中，填充膠體140的材料可包括環氧樹脂(Epoxy)以及填充材，填充材的材料可包括二氧化矽(SiO2)或其他適合的材料。如此，本實施例的填充膠體140可利用環氧樹脂經過加熱之後流動性會增加的特性，使塗佈於溝槽g1上方的填充膠體140往靠近膠帶載具120的方向流動而使填充膠體140可均勻且全面性地填充於寬度狹窄的溝槽g1內，因而可避免習知中填充膠體不易填滿半導體元件與貫穿槽之間的溝槽的問題，因而可提升基材與半導體元件之間的結合性，更可提升產品的良率。在本實施例中，加熱製程的一製程溫度約介於攝氏80度(℃)至100度之間。
接著，請同時參照圖1J以及圖1K所示，往靠近第一圖案化金屬層114的方向壓合一第一疊構層150於基材110上。第一疊構層150覆蓋至少部份半導體元件130。詳細而言，第一疊構層150包括一第一介電層152以及第一線路層154，而第一疊構層150是以其第一介電層152覆蓋至少部份半導體元件130。之後，移除如圖1J所示的膠帶載具120，以如圖1K所示暴露出半導體元件130以及基材110的下表面。之後，再如圖1L所示，往靠近第二圖案化金屬層116的方向壓合一第二疊構層160於基材110上。第二疊構層160覆蓋至少部份的半導體元件130。詳細而言， 第二疊構層160包括一第二介電層162以及第二線路層164，而第二疊構層160是以其第二介電層162覆蓋至少部份半導體元件130。
請參照圖1M，形成多個第一導通孔170。上述的第一導通孔170電性連接半導體元件130至第一線路層154或第二線路層164。半導體元件130可為主動元件或被動元件，本發明並不限定半導體元件的種類。在本實施例中，半導體元件130可為一主動元件，其一主動表面朝向第二線路層164，而第一導通孔170則電性連接半導體元件130以及第二線路層164。當然，本實施例僅用以舉例說明，本發明並不侷限於此。在本發明的其他實施例中，半導體元件130的主動表面亦可朝向第一線路層154，而第一導通孔170則電性連接半導體元件130以及第一線路層154。此外，本實施例更可形成多個第二導通孔180，以電性連接導電柱118至第一線路層154及第二線路層164。
接著，請參照圖1N，對第一線路層154及第二線路層164進行一圖案化製程。之後，再如圖1O所示，分別形成一圖案化防焊層192於第一疊構層150以及第二疊構層160上，其中，圖案化防焊層192暴露部份第一線路層154以及第二線路層164。此外，本實施例更可再分別形成一表面處理層194於圖案化防焊層192所暴露的部份第一線路層154以及第二線路層164上。此外，圖案化防焊層192更可暴露第一導通孔170以及第二導通孔180的表面，而表面處理層194則覆蓋圖案化防焊層192所暴露的第 一導通孔170以及第二導通孔180。在本實施例中，表面處理層194的材料包括鎳、鈀、金以及其組合之合金，當然，本發明並不侷限於此。如此，即大致完成封裝結構100的製作。
在結構上，依上述製作方法所形成的封裝結構100如圖1O所示可包括一基材110、一半導體元件130、一填充膠體140、一第一疊構層150以及一第二疊構層160。基材110包括一貫穿槽C1、一核心層110、一第一圖案化金屬層114以及一第二圖案化金屬層116。第一圖案化金屬層114以及第二圖案化金屬層116分別設置於核心層110的相對兩表面上。貫穿槽C1分別貫穿核心層112、第一圖案化金屬層114以及第二圖案化金屬層116。半導體元件130則設置於貫穿槽C1內，其中，貫穿槽C1的內壁與半導體元件130的側表面共同定義出一溝槽g1，其中，溝槽g1的寬度約介於50微米(μm)至100微米之間，而溝槽g1的深度約介於100微米至300微米之間。
承上述，填充膠體140全面性地填充於溝槽g1內。在本實施例中，填充膠體140的材料包括環氧樹脂。第一疊構層150設置於第一圖案化金屬層114上並覆蓋至少部份核心層112以及半導體元件130。第二疊構層160則設置於第二圖案化金屬層116上並覆蓋至少部份核心層112以及半導體元件130。在本實施例中，半導體元件130可為主動元件或被動元件，本發明並不限定半導體元件130的種類。
詳細來說，第一疊構層150包括一第一介電層152以及 第一線路層154，第一疊構層150是以其第一介電層152來覆蓋至少部份半導體元件130。第二疊構層160包括一第二介電層162以及第二線路層164，而第二疊構層160是以其第二介電層162來覆蓋另一部份的半導體元件130。此外，封裝結構100更包括多個第一導通孔170，其用以電性連接半導體元件130至第一線路層154或第二線路層164。在本實施例中，半導體元件130可為一晶片，其具有一主動表面以及多個配置於主動表面的焊墊，第一導通孔170即是用以電性連接半導體元件130的焊墊至第一線路層154或第二線路層164上。
在本實施例中，封裝結構100更可包括一圖案化防焊層192以及一表面處理層194，圖案化防焊層192設置於第一疊構層150以及第二疊構層160上並暴露部份第一線路層154以及第二線路層164。表面處理層194則覆蓋圖案化防焊層192所暴露的部份第一線路層154以及第二線路層164。此外，封裝結構100更可包括多個導電柱118以及多個第二導通孔180，導電柱118貫穿基材110並電性連接第一圖案化金屬層114以及第二圖案化金屬層116，而第二導通孔180則用以電性連接導電柱118至第一線路層154及第二線路層164。
綜上所述，本發明利用填充膠體中的環氧樹脂經過加熱之後流動性會增加的特性，將填充膠體塗佈於半導體元件與貫穿槽所定義出的溝槽的上方，並透過加熱製程使塗佈於溝槽上方的填充膠體往下流動而使填充膠體可均勻且全面性地填充於寬度狹 窄的溝槽內，因而可避免習知中填充膠體不易填滿半導體元件與貫穿槽之間的溝槽的問題，因此，本發明確實可提升基材與半導體元件之間的結合性，更可提升產品的良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧封裝結構
110‧‧‧基材
112‧‧‧核心層
114‧‧‧第一圖案化金屬層
116‧‧‧第二圖案化金屬層
130‧‧‧半導體元件
140‧‧‧填充膠體
150‧‧‧第一疊構層
152‧‧‧第一介電層
154‧‧‧第一線路層
160‧‧‧第二疊構層
162‧‧‧第二介電層
164‧‧‧第二線路層
170‧‧‧第一導通孔
180‧‧‧第二導通孔
192‧‧‧圖案化防焊層
194‧‧‧表面處理層
C1‧‧‧貫穿槽
g1‧‧‧溝槽

Claims (20)

  1. 一種封裝結構的製作方法，包括：提供一基材，該基材包括一核心層、一第一圖案化金屬層以及一第二圖案化金屬層，該第一圖案化金屬層以及該第二圖案化金屬層分別設置於該核心層的相對兩表面上；形成一貫穿槽以貫穿該基材；設置該基材於一膠帶載具上；設置一半導體元件於該貫穿槽內並位於該膠帶載具上，該貫穿槽的一內壁與該半導體元件的一側表面共同定義出一溝槽，其中該溝槽的寬度實質上介於50微米至100微米之間；塗佈一填充膠體於該溝槽的上方；進行一加熱製程，加熱該填充膠體，以使該填充膠體往靠近該膠帶載具的方向流動而全面性填充該溝槽，其中該加熱製程的一製程溫度實質上介於攝氏80度至100度之間；往靠近該第一圖案化金屬層的方向壓合一第一疊構層於該基材上，該第一疊構層覆蓋至少部份該半導體元件；移除該膠帶載具；以及往靠近該第二圖案化金屬層的方向壓合一第二疊構層於該基材上，該第二疊構層覆蓋至少部份該半導體元件。
  2. 如申請專利範圍第1項所述的封裝結構的製作方法，其中該第一疊構層包括一第一介電層以及一第一線路層，該第一介電層覆蓋至少部份該半導體元件，該第二疊構層包括一第二介電層 以及一第二線路層，該第二介電層覆蓋至少部份該半導體元件。
  3. 如申請專利範圍第2項所述的封裝結構的製作方法，更包括：形成多個第一導通孔，該些第一導通孔電性連接該半導體元件至該第一線路層或該第二線路層。
  4. 如申請專利範圍第2項所述的封裝結構的製作方法，更包括：分別形成一圖案化防焊層於該第一疊構層以及該第二疊構層上，該圖案化防焊層暴露部份該第一線路層以及該第二線路層。
  5. 如申請專利範圍第4項所述的封裝結構的製作方法，更包括：分別形成一表面處理層於該圖案化防焊層所暴露的部份該第一線路層以及該第二線路層上。
  6. 如申請專利範圍第1項所述的封裝結構的製作方法，其中該填充膠體的材料包括環氧樹脂。
  7. 如申請專利範圍第1項所述的封裝結構的製作方法，其中該溝槽的深度實質上介於100微米至300微米之間。
  8. 如申請專利範圍第1項所述的封裝結構的製作方法，其中提供該基材的步驟包括：分別形成一第一金屬層以及一第二金屬層於該核心層的相對兩表面；以及對該第一金屬層以及該第二金屬層進行一圖案化製程，以形 成該第一圖案化金屬層以及該第二圖案化金屬層。
  9. 如申請專利範圍第8項所述的封裝結構的製作方法，其中提供該基材的步驟更包括：形成貫穿該核心層、該第一圖案化金屬層以及該第二圖案化金屬層的多個貫孔；以及填充一導電層於該些貫孔內以形成多個導電柱，該導電層電性連接該第一圖案化金屬層以及該第二圖案化金屬層。
  10. 如申請專利範圍第9項所述的封裝結構的製作方法，更包括：形成多個第二導通孔，以電性連接該些導電柱至該第一圖案化金屬層以及該第二圖案化金屬層。
  11. 一種封裝結構，包括：一基材，包括一貫穿槽、一核心層、一第一圖案化金屬層以及一第二圖案化金屬層，該第一圖案化金屬層以及該第二圖案化金屬層分別設置於該核心層的相對兩表面上，該貫穿槽貫穿該核心層、該第一圖案化金屬層以及該第二圖案化金屬層；一半導體元件，設置於該貫穿槽內，該貫穿槽的一內壁與該半導體元件的一側表面共同定義出一溝槽，其中該溝槽的寬度實質上介於50微米(μm)至100微米之間；一填充膠體，全面性地填充於該溝槽內；一第一疊構層，設置於該第一圖案化金屬層上並覆蓋至少部份該核心層以及該半導體元件；以及 一第二疊構層，設置於該第二圖案化金屬層上並覆蓋至少部份該核心層以及該半導體元件。
  12. 如申請專利範圍第11項所述的封裝結構，其中該第一疊構層包括一第一介電層以及一第一線路層，該第一介電層覆蓋至少部份該半導體元件，該第二疊構層包括一第二介電層以及一第二線路層，該第二介電層覆蓋至少部份該半導體元件。
  13. 如申請專利範圍第12項所述的封裝結構，更包括：多個第一導通孔，電性連接該半導體元件至該第一線路層或該第二線路層。
  14. 如申請專利範圍第12項所述的封裝結構，更包括：一圖案化防焊層，設置於該第一疊構層以及該第二疊構層上並暴露部份該第一線路層以及該第二線路層。
  15. 如申請專利範圍第14項所述的封裝結構，更包括：一表面處理層，覆蓋該圖案化防焊層所暴露的部份該第一線路層以及該第二線路層。
  16. 如申請專利範圍第11項所述的封裝結構，其中該填充膠體的材料包括環氧樹脂。
  17. 如申請專利範圍第11項所述的封裝結構，其中該溝槽的深度實質上介於100微米至300微米之間。
  18. 如申請專利範圍第11項所述的封裝結構，更包括：多個導電柱，貫穿該基材並電性連接該第一圖案化金屬層以及該第二圖案化金屬層。
  19. 如申請專利範圍第18項所述的封裝結構，更包括：多個第二導通孔，電性連接該些導電柱至該第一圖案化金屬層以及該第二圖案化金屬層。
  20. 如申請專利範圍第11項所述的封裝結構，其中該半導體元件包括主動元件或被動元件。
TW103141782A 2014-12-02 2014-12-02 封裝結構及其製作方法 TWI553792B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW103141782A TWI553792B (zh) 2014-12-02 2014-12-02 封裝結構及其製作方法
CN201510059415.0A CN105990159A (zh) 2014-12-02 2015-02-05 封装结构及其制作方法
US14/675,761 US9418931B2 (en) 2014-12-02 2015-04-01 Package structure and manufacturing method thereof
JP2015191397A JP2016111332A (ja) 2014-12-02 2015-09-29 パッケージ構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103141782A TWI553792B (zh) 2014-12-02 2014-12-02 封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201622073A TW201622073A (zh) 2016-06-16
TWI553792B true TWI553792B (zh) 2016-10-11

Family

ID=56079631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141782A TWI553792B (zh) 2014-12-02 2014-12-02 封裝結構及其製作方法

Country Status (4)

Country Link
US (1) US9418931B2 (zh)
JP (1) JP2016111332A (zh)
CN (1) CN105990159A (zh)
TW (1) TWI553792B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
CN107689358A (zh) * 2016-08-04 2018-02-13 胡迪群 金属垫结构
US9887148B1 (en) * 2017-02-21 2018-02-06 Powertech Technology Inc. Fan-out semiconductor package structure and fabricating method
KR101942742B1 (ko) * 2017-10-26 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
TWI672079B (zh) * 2018-03-20 2019-09-11 欣興電子股份有限公司 內埋式元件結構及其製造方法
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
EP3621107A1 (en) 2018-09-10 2020-03-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component with dielectric layer for embedding in component carrier
CN109768026B (zh) * 2018-12-20 2021-06-15 西安华为技术有限公司 埋入式基板及其制作方法
CN112086547A (zh) * 2019-06-13 2020-12-15 光宝光电(常州)有限公司 发光二极管封装结构
TWI714269B (zh) * 2019-09-19 2020-12-21 矽品精密工業股份有限公司 電子封裝件及其製法
CN110957269A (zh) * 2019-11-08 2020-04-03 广东佛智芯微电子技术研究有限公司 一种改善埋入式扇出型封装结构电镀性能的制作方法
CN113966067A (zh) * 2020-07-20 2022-01-21 宏恒胜电子科技（淮安）有限公司 线路板及其制作方法
CN112151457A (zh) * 2020-09-22 2020-12-29 维沃移动通信有限公司 封装结构及其制作方法和电子设备
US11756848B1 (en) * 2023-01-17 2023-09-12 PseudolithIC, Inc. Chip integration into cavities of a host wafer using lateral dielectric material bonding

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW424308B (en) * 1999-07-05 2001-03-01 Subtron Technology Co Ltd Substrate structure for chip packaging and the processing method
TW200910558A (en) * 2007-08-22 2009-03-01 Phoenix Prec Technology Corp Method for manufacturing substrate embedded with chip
US20100072588A1 (en) * 2008-09-25 2010-03-25 Wen-Kun Yang Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
TW201227884A (en) * 2010-12-17 2012-07-01 Advanced Semiconductor Eng Embedded semiconductor package component and manufacturing methods thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2558082B2 (ja) * 1994-11-25 1996-11-27 インターナショナル・ビジネス・マシーンズ・コーポレイション 樹脂層の形成方法
JP2002204071A (ja) * 2000-01-31 2002-07-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2002158450A (ja) * 2000-09-06 2002-05-31 Ngk Spark Plug Co Ltd 配線基板
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
KR101463075B1 (ko) * 2008-02-04 2014-11-20 페어차일드코리아반도체 주식회사 히트 싱크 패키지
KR20110045098A (ko) * 2008-09-30 2011-05-03 이비덴 가부시키가이샤 전자 부품 내장 배선판 및 그의 제조 방법
JP2010258300A (ja) * 2009-04-27 2010-11-11 Murata Mfg Co Ltd 電子部品の配線構造および電子部品の製造方法
TWI418272B (zh) * 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
KR101522780B1 (ko) * 2013-10-07 2015-05-26 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW424308B (en) * 1999-07-05 2001-03-01 Subtron Technology Co Ltd Substrate structure for chip packaging and the processing method
TW200910558A (en) * 2007-08-22 2009-03-01 Phoenix Prec Technology Corp Method for manufacturing substrate embedded with chip
US20100072588A1 (en) * 2008-09-25 2010-03-25 Wen-Kun Yang Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
TW201227884A (en) * 2010-12-17 2012-07-01 Advanced Semiconductor Eng Embedded semiconductor package component and manufacturing methods thereof

Also Published As

Publication number Publication date
CN105990159A (zh) 2016-10-05
JP2016111332A (ja) 2016-06-20
US20160155702A1 (en) 2016-06-02
TW201622073A (zh) 2016-06-16
US9418931B2 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
TWI553792B (zh) 封裝結構及其製作方法
TWI624018B (zh) 封裝結構及其製法
TWI474450B (zh) 封裝載板及其製作方法
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
TW201712766A (zh) 封裝載板及其製作方法
TW201422082A (zh) 具有元件設置區之基板結構及其製程
US20180130727A1 (en) Fabrication method of electronic package
TW201407716A (zh) 半導體封裝件之製法
TWI570816B (zh) 封裝結構及其製法
TW201712816A (zh) 封裝載板及其製作方法
TWI506753B (zh) 無芯層封裝結構及其製造方法
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
TWI567888B (zh) 封裝結構及其製法
TWI575672B (zh) 晶片封裝體及其製造方法
TWI566348B (zh) 封裝結構及其製法
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
TWI624020B (zh) 電子封裝件及其製法
TW201640976A (zh) 堆疊電子裝置及其製造方法
TWI566330B (zh) 電子封裝結構之製法
TW201624631A (zh) 封裝結構及其製法
TWI572258B (zh) 內埋式元件封裝結構的製作方法
TWI508197B (zh) 半導體封裝件及其製法
TWI612627B (zh) 電子封裝件及其製法
TWI591788B (zh) 電子封裝件之製法
TWI458026B (zh) 內嵌封裝體之封裝模組及其製造方法