TW201712816A - 封裝載板及其製作方法 - Google Patents

封裝載板及其製作方法 Download PDF

Info

Publication number
TW201712816A
TW201712816A TW104130526A TW104130526A TW201712816A TW 201712816 A TW201712816 A TW 201712816A TW 104130526 A TW104130526 A TW 104130526A TW 104130526 A TW104130526 A TW 104130526A TW 201712816 A TW201712816 A TW 201712816A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
insulating material
heat conducting
groove
Prior art date
Application number
TW104130526A
Other languages
English (en)
Other versions
TWI584420B (zh
Inventor
王金勝
孫世豪
Original Assignee
旭德科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭德科技股份有限公司 filed Critical 旭德科技股份有限公司
Priority to TW104130526A priority Critical patent/TWI584420B/zh
Priority to US15/000,034 priority patent/US9870931B2/en
Priority to CN201610081018.8A priority patent/CN106548985A/zh
Priority to JP2016103197A priority patent/JP6286477B2/ja
Publication of TW201712816A publication Critical patent/TW201712816A/zh
Application granted granted Critical
Publication of TWI584420B publication Critical patent/TWI584420B/zh
Priority to US15/828,334 priority patent/US10319610B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Surface Heating Bodies (AREA)

Abstract

一種封裝載板，包括一基板、至少一導熱元件、一絕緣材料、一第一圖案化線路層以及一第二圖案化線路層。基板具有一上表面、一下表面以及一通孔。導熱元件配置於通孔內且具有一第一表面與一第二表面。絕緣材料具有一頂表面、一底表面以及由頂表面延伸至導熱元件的至少一凹槽。導熱元件透過絕緣材料而固定於通孔內，且凹槽暴露出導熱元件的部分第一表面。第一圖案化線路層配置於上表面與頂表面上，而第二圖案化線路層配置於下表面與底表面上。

Description

封裝載板及其製作方法
本發明是有關於一種載板結構及其製作方法，且特別是有關於一種封裝載板及其製作方法。
一般來說，封裝載板主要是由多層圖案化導電層與至少一絕緣層所構成，其中絕緣層配置於相鄰之二圖案化導電層之間用以達到絕緣的效果。為了增加封裝載板的散熱效果，通常會將散熱塊透過黏著層而固定於封裝載板的下表面上，以使配置於封裝載板上之電子元件所產生的熱可經由圖案化導電層、絕緣層而傳遞至散熱塊以進行導熱。由於黏著層與絕緣層的導熱率較差，所以電子元件所產生的熱經由絕緣層、黏著層而傳遞至散熱塊時，會造成熱阻（thermal resistance）增加，進而導致導熱不易。此外，將散熱塊透過黏著層固定於封裝載板上的方式，也會增加封裝載板的厚度，無法達到現今對產品所需之輕薄化的要求。
本發明提供一種封裝載板，適於承載至少一發熱元件。
本發明還提供一種封裝載板的製作方法，用以製作上述的封裝載板。
本發明的封裝載板，其包括一基板、至少一導熱元件、一絕緣材料、一第一圖案化線路層以及一第二圖案化線路層。基板具有彼此相對的一上表面與一下表面以及連通上表面與下表面的一通孔。導熱元件配置於通孔內，且具有彼此相對的一第一表面與一第二表面。導熱元件的厚度小於基板的厚度。絕緣材料位於導熱元件與通孔的內壁之間，且導熱元件透過絕緣材料而固定於通孔內。絕於材料具有彼此相對的一頂表面與一底表面。絕緣材料的頂表面與基板的上表面約略齊平。絕緣材料的底表面、基板的下表面及導熱元件的第二表面約略齊平。絕緣材料與導熱元件定義出由絕緣材料的頂表面延伸至導熱元件的至少一，且凹槽暴露出導熱元件的部分第一表面。第一圖案化線路層配置於基板的上表面與絕緣材料的頂表面上，且暴露出部分基板與頂表面。第二圖案化線路層配置於基板的下表面與絕緣材料的底表面上，且暴露出部分基板與底表面。
在本發明的一實施例中，上述的導熱元件的材質包括陶瓷、矽、碳化矽、鑽石、金屬或上述任一組合所構成的疊層。
在本發明的一實施例中，上述的導熱元件包括一第一金屬層、一第二金屬層以及一導熱材料層。導熱材料層配置於第一金屬層與第二金屬層之間，且第一金屬層與第二金屬層分別具有第一表面與第二表面。
在本發明的一實施例中，上述的封裝載板更包括：一第一防焊層以及一第二防焊層。第一防焊層至少配置於部分第一圖案化線路層以及第一圖案化線路層所暴露出的基板上。第二防焊層至少配置於第二圖案化線路層所暴露出的基板上。
在本發明的一實施例中，上述的封裝載板更包括：一第一表面處理層以及一第二表面處理層。第一表面處理層至少配置於第一圖案化線路層上。第二表面處理層配置於第二圖案化線路層上。
在本發明的一實施例中，上述的第一圖案化線路層更延伸配置於凹槽的內壁與凹槽所暴露出的導熱元件的第一表面上。
在本發明的一實施例中，上述的第一表面處理層更配置於凹槽所暴露出的導熱元件的第一表面上。
在本發明的一實施例中，上述的至少一導熱元件包括一第一導熱元件與一第二導熱元件。至少一凹槽包括一第一凹槽與一第二凹槽。第一凹槽暴露出部分第一導熱元件，而第二凹槽暴露出部分第二導熱元件。第一導熱元件的厚度小於第二導熱元件的厚度，且第一凹槽的深度大於第二凹槽的深度。
本發明的封裝載板的製作方法，其包括以下步驟。提供一基板，基板具有彼此相對的一上表面與一下表面以及連通上表面與下表面的一通孔。配置至少一導熱元件於基板的通孔內，導熱元件的厚度大於基板的厚度。導熱元件透過一絕緣材料而固定於通孔內，且絕緣材料位於導熱元件與通孔的內壁之間。絕緣材料具有彼此相對的一頂表面與一底表面，導熱元件具有彼此相對的一第一表面與一第二表面，絕緣材料的頂表面與基板的上表面約略齊平，而絕緣材料的底表面、基板的下表面及導熱元件的第二表面約略齊平。形成一第一圖案化線路層與一第二圖案化線路層。第一圖案化線路層至少形成於基板的上表面與絕緣材料的頂表面上，且暴露出部分基板與頂表面。第二圖案化線路層形成於基板的下表面與絕緣材料的底表面上，且暴露出部分基板與底表面。形成由絕緣材料的頂表面延伸至導熱元件的至少一凹槽，其中凹槽暴露出導熱元件的部分第一表面。
在本發明的一實施例中，上述的配置導熱元件於基板的通孔內的步驟，包括：提供一黏著層於基板的下表面上，其中黏著層與基板的通孔定義出一容置空間；將導熱元件配置於黏著層上且位於容置空間中；將絕緣材料填充於容置空間中，以包覆導熱元件並將導熱元件固定於通孔內；以及移除黏著層，而暴露出基板的下表面與絕緣材料的底表面。
在本發明的一實施例中，上述的形成第一圖案化線路層與第二圖案化線路層的步驟，包括：形成一第一線路層與一第二線路層，第一線路層形成於基板的上表面與絕緣材料的頂表面上，而第二線路層形成於基板的下表面與絕緣材料的底表面上；以及圖案化第一線路層與第二圖案化線路層，而形成第一圖案化線路層與第二圖案化線路層。
在本發明的一實施例中，上述的形成由絕緣材料的頂表面延伸至導熱元件的凹槽之後，更包括：形成一第一防焊層，至少配置於部分第一圖案化線路層以及第一圖案化線路層所暴露出的基板上；以及形成一第二防焊層，至少配置於第二圖案化線路層所暴露出的基板上。
在本發明的一實施例中，上述的形成由絕緣材料的頂表面延伸至導熱元件的凹槽之後，更包括：形成一第一表面處理層，至少配置於第一圖案化線路層上；以及形成一第二表面處理層，配置於第二圖案化線路層上。
在本發明的一實施例中，上述的第一圖案化線路層更延伸配置於凹槽的內壁與凹槽所暴露出的導熱元件的第一表面上。
在本發明的一實施例中，上述的第一表面處理層更配置於凹槽所暴露出的導熱元件的第一表面上。
在本發明的一實施例中，上述的導熱元件的材質包括陶瓷、矽、碳化矽、鑽石、金屬或上述任一組合所構成的疊層。
在本發明的一實施例中，上述的導熱元件包括一第一金屬層、一第二金屬層以及一導熱材料層。導熱材料層配置於第一金屬層與第二金屬層之間，且第一金屬層與第二金屬層分別具有第一表面與第二表面。
在本發明的一實施例中，上述的至少一導熱元件包括一第一導熱元件與一第二導熱元件。至少一凹槽包括一第一凹槽與一第二凹槽。第一凹槽暴露出部分第一導熱元件，而第二凹槽暴露出部分第二導熱元件。第一導熱元件的厚度小於第二導熱元件的厚度，且第一凹槽的深度大於第二凹槽的深度。
基於上述，由於本發明的封裝載板的導熱元件是透過絕緣材料而固定於基板的通孔內，且絕緣材料的凹槽暴露出導熱元件的部分第一表面。因此，後續封裝載板承載一發熱元件時，發熱元件可配置於絕緣材料的凹槽內且接觸導熱元件，並藉由打線與第一圖案化線路層電性連接。如此一來，本發明的封裝載板除了可有效將發熱元件所產生的熱傳遞至外界之外，亦可有效縮短打線路徑並降低封裝厚度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1G繪示為本發明的一實施例的一種封裝載板的製作方法的剖面示意圖。依照本實施例的封裝載板的製作方法，首先，請參考圖1 A，提供一基板110，其中基板110具有彼此相對的一上表面111與一下表面113。本實施例的基板110可例如是單層線路基板（single layer circuit board）、雙層線路基板（double layer circuit board）或多層線路基板（multi-layer circuit board）。此處，如圖1A所示，基板110是由一介電層112以及位於介電層112相對兩側的線路層114、116所組成的雙層線路基板，但並不以此為限。
接著，請參考圖1B，透過沖切、開槽（routing）、機械鑽孔、雷射鑽孔或其他適當方法於基板110形成連通上表面111與下表面113的一通孔H。
接著，請參考圖1C，提供一黏著層115於基板110的下表面113上，其中黏著層115與基板110的通孔H定義出一容置空間S。需說明的是，此處的黏著層115僅暫時黏著於基板110的下表面113上，用以做為後續一導熱元件120的支撐元件。接著，將一導熱元件120配置於黏著層115上且位於容置空間S中，其中導熱元件120的厚度小於基板110的厚度，導熱元件120的厚度例如是基板110的厚度的十分之一至十分之九，但是並不限於此。而導熱元件120具有彼此相對的一第一表面122與一第二表面124，且第二表面124直接接觸黏著層115。此處，導熱元件120的材質例如是陶瓷、矽、碳化矽、鑽石、金屬或上述任一組合所構成的疊層。
接著，請再參考圖1C，將一絕緣材料130填充於容置空間S中，以包覆導熱元件120並將導熱元件120固定於基板110的通孔H內，其中絕緣材料130具有彼此相對的一頂表面132與一底表面134。此時，如圖1C所示，導熱元件120透過絕緣材料130而固定於基板110的通孔H內，且絕緣材料130位於導熱元件120與通孔H的內壁之間。也就是說，絕緣材料130是用來固定導熱元件120與基板110的相對位置。
接著，請同時參考圖1C與圖1D，移除黏著層115，而暴露出基板110的下表面113與絕緣材料130的底表面134。此時，絕緣材料130的頂表面132與基板110的上表面111約略齊平，而絕緣材料130的底表面134、基板110的下表面113及導熱元件120的第二表面124約略齊平，意即後續所形成的封裝載板100a（請參考圖1G）可具有較佳的表面平整度。至此，已完成配置導熱元件120於基板110的通孔H內的步驟。
接著，請再參考圖1D，形成一第一線路層140’與一第二線路層150’，其中第一線路層140’形成於基板110的上表111面與絕緣材料130的頂表面132上，而第二線路層150’形成於基板110的下表面113與絕緣材料130的底表面134上。此處，形成第一線路層140’與第二線路層150’的方法例如是電鍍法。
接著，請參考圖1E，圖案化第一線路層140’與第二圖案化線路層150’，而形成一第一圖案化線路層140與一第二圖案化線路層150。此時，第一圖案化線路層140形成於基板110的上表面111與絕緣材料130的頂表面132上，且暴露出基板110的部分介電層112與絕緣材料130的部分頂表面132。第二圖案化線路層150形成於基板110的下表面113與絕緣材料130的底表面134上，且暴露出基板110的部分介電層112與絕緣材料130的部分底表面134。
之後，請參考圖1F，以第一圖案化線路層140為一罩幕，形成由絕緣材料130的頂表面132延伸至導熱元件120的至少一凹槽C，其中凹槽C暴露出導熱元件120的部分第一表面122。此處，可以以第一圖案化線路層140罩幕，透過雷射燒蝕或開槽的方式來形成凹槽C。此外，亦可於形成凹槽C之後，選擇性地形成一第一防焊層160與一第二防焊層170，其中第一防焊層160至少配置於部分第一圖案化線路層140以及第一圖案化線路層140所暴露出的基板110的介電層112上，而第二防焊層170至少配置於第二圖案化線路層150所暴露出的基板110的介電層112上。
最後，請參考圖1G，為了維持被曝露出的第一圖案化線路層140與第二圖案化線路層150的結構特性，亦可形成一第一表面處理180以及一第二表面處理層190，其中第一表面處理層180至少配置於第一防焊層160所暴露出的第一圖案化線路層140上，而第二表面處理層190配置於第二圖案化線路層150上。此處，第一表面處理層180更配置於凹槽C所暴露出的導熱元件120的第一表面122上。此外，本實施例的第一表面處理層180與第二表面處理層190的材質例如是鎳、鈀、金或上述組合之合金，可以避免第一圖案化線路層140與第二圖案化線路層150產生氧化或受到外界污染。至此，已完成封裝載板100a的製作。
在結構上，請再參考圖1G，封裝載板100a包括基板110、導熱元件120、絕緣材料130、第一圖案化線路層140以及第二圖案化線路層150。基板110具有彼此相對的上表面111與下表面113以及連通上表面111與下表面113的通孔H。導熱元件120配置於通孔H內，且具有彼此相對的第一表面122與第二表面124。導熱元件120的厚度小於基板110的厚度。絕緣材料130位於導熱元件120與通孔H的內壁之間，且導熱元件120透過絕緣材料130而固定於通孔H內。絕緣材料130具有彼此相對的頂表面132與底表面134。絕緣材料130的頂表面132與基板110的上表面111約略齊平。絕緣材料130的底表面134、基板110的下表面113及導熱元件120的第二表面124約略齊平。絕緣材料130與導熱元件120定義出由絕緣材料130的頂表面132延伸至導熱元件120的至少一凹槽C，且凹槽C暴露出導熱元件120的部分第一表面122。第一圖案化線路層140配置於基板110的上表面111與絕緣材料130的頂表面132上，且暴露出基板110的部分介電層112與絕緣材料130的部分頂表面132。第二圖案化線路層150配置於基板110的下表面113與絕緣材料130的底表面134上，且暴露出基板110的部分介電層112與絕緣材料130的部分底表面134。
此外，本實施例的封裝載板100a可更包括第一防焊層160以及第二防焊層170，其中第一防焊層160至少配置於部分第一圖案化線路層140以及第一圖案化線路層140所暴露出的基板110的介電層112上，而第二防焊層170至少配置於第二圖案化線路層150所暴露出的基板110的介電層112上。另外，為了維持被曝露出的第一圖案化線路層140與第二圖案化線路層150的結構特性，本實施例的封裝載板100a可更包括一第一表面處理層180以及一第二表面處理層190，其中第一表面處理層180配置於第一防焊層160所暴露出的第一圖案化線路層140上，而第二表面處理層190配置於第二圖案化線路層150上。
由於本實施例的封裝載板100a的導熱元件120是透過絕緣材料130而固定於基板110的通孔H內，且絕緣材料130的凹槽C暴露出導熱元件120的部分第一表面122。因此，請參考圖4，後續封裝載板100a承載一發熱元件210時，發熱元件210可配置於絕緣材料130的凹槽C內且直接接觸位於導熱元件120的第一表面122上的第一表面處理層180，並且可藉由多條打線220與位於第一圖案化線路層140上的第一表面處理層180電性連接。此外，並透過一封裝膠體230包覆發熱元件210、打線220以及封裝載板100a的第一防焊層160與第一表面處理層180而形成一封裝結構10。如此一來，本實例的封裝載板100a除了可有效將發熱元件210所產生的熱，依序透過第一表面處理層180、導熱元件120、第二圖案化線路層150以及第二表面處理層190而快速地傳遞至外界之外，亦可因為發熱元件210所配置的位置而有效縮短打線220的打線路徑，且可有效降低所形成之封裝結構10的封裝厚度。
需說明的是，本實例並不限定絕緣材料130的凹槽C與第一圖案化線路層140及第二圖案化線路層150的形成順序。雖然於上述實施例中，絕緣材料130的凹槽C是形成於第一圖案化線路層140及第二圖案化線路層150之後，但於另一實施例中，請參考圖2，封裝載板100b的絕緣材料130的凹槽C亦可是形成於第一圖案化線路層140a及第二圖案化線路層150a之前，因此第一圖案化線路層140a更延伸配置於凹槽C的內壁與凹槽C所暴露出的導熱元件120的第一表面122上。而，後續所形成的第一表面處理層180a則可延伸配置於位於凹槽C所暴露出的導熱元件120的第一表面122上的第一圖案化線路層140a上。換言之，絕緣材料130的凹槽C上至少配置有第一圖案線路層140a與位於第一圖案化線路層140a上的第一表面處理層180a。
請參考圖5，後續封裝載板100b承載發熱元件210時，發熱元件210可配置於絕緣材料130的凹槽C內且直接接觸第一表面處理層180a，並且可藉由打線220與位於第一圖案化線路層140a上的第一表面處理層180a電性連接。此外，並透過封裝膠體230包覆發熱元件210、打線220以及封裝載板100b的第一防焊層160與第一表面處理層180a而形成一封裝結構20。如此一來，本實例的封裝載板100b除了可有效將發熱元件210所產生的熱，依序透過第一表面處理層180a、第一圖案化線路層140a、導熱元件120、第二圖案化線路層150以及第二表面處理層190而快速地傳遞至外界之外，亦可因為發熱元件210所配置的位置而有效縮短打線220的打線路徑，且可有效降低所形成之封裝結構20的封裝厚度。
此外，本實例亦不限定導熱元件120的結構形態。雖然上述實施例中，導熱元件120具體化為一角落皆為弧形的塊狀結構，可有效增加與絕緣材料130之間的接合力，但於另一實施例中，請參考圖3，本實施亦的封裝載板100c的導熱元件120a亦可由一第一金屬層121、一第二金屬層123以及一導熱材料層125所組成，其中導熱材料層125配置於第一金屬層121與第二金屬層123之間，且第一金屬層121與第二金屬層123分別具有第一表面122與第二表面124。此處，導熱材料層125的材質包括陶瓷、矽、碳化矽、鑽石等，陶瓷例如是氧化鋁、氮化鋁等，但是不限於此。
另外，值得一提的是，本發明並不限定絕緣材料130的凹槽C的數量以及封裝載板100a、100b、100c所配置之導熱元件120、120a的個數。雖然於上述實施例中，絕緣材料130的凹槽C的數量具體化為一個，而封裝載板100a、100b、100c所配置之導熱元件120、120a的個數也皆為一個。但於其他實施例中，請參考圖6，本實施例的封裝載板100d具有二導熱元件，即一第一導熱元件120b與一第二導熱元件120c，而絕緣材料130’具有一第一凹槽C1與一第二凹槽C2。第一凹槽C1暴露出部分第一導熱元件120b，而第二凹槽C2暴露出部分第二導熱元件120c。第一導熱元件120b的厚度T1小於第二導熱元件120c的厚度T2，且第一凹槽C1的深度D1大於第二凹槽C2的深度D2。由於本實施例的絕緣材料130’具有第一凹槽C1與第二凹槽C2，因此封裝載板100d適於承載二發熱元件210a、210b。
請再參考圖6，封裝載板100d承載發熱元件210a、210b時，發熱元件210a、210b可分別配置於絕緣材料130’的第一凹槽C1與第二凹槽C2內且直接接觸第一表面處理層180，並且可藉由打線220與位於基板110的上表面111上的第一圖案化線路層140上的第一表面處理層180電性連接。此外，並透過封裝膠體230包覆發熱元件210a、210b、打線220以及封裝載板100d的第一防焊層160與第一表面處理層180而形成一封裝結構30。如此一來，本實例的封裝載板100d除了可有效將發熱元件210a、210b所產生的熱，透過第一表面處理層180、第一導熱元件120b、第二導熱元件120b、第二圖案化線路層150以及第二表面處理層190而快速地傳遞至外界之外，亦可因為發熱元件210a、210b所配置的位置而有效縮短打線220的打線路徑，同時亦可以降低打線的成本，且可有效降低所形成之封裝結構30的封裝厚度。
綜上所述，由於本發明的封裝載板的導熱元件是透過絕緣材料而固定於基板的通孔內，且絕緣材料的凹槽暴露出導熱元件的部分第一表面。因此，後續封裝載板承載一發熱元件時，發熱元件可配置於絕緣材料的凹槽內且接觸導熱元件，並藉由打線與第一圖案化線路層電性連接。如此一來，本發明的封裝載板除了可有效將發熱元件所產生的熱傳遞至外界之外，亦可有效縮短打線路徑降低成本並降低封裝厚度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30‧‧‧封裝結構
100a、100b、100c、100d‧‧‧封裝載板
110‧‧‧基板
111‧‧‧上表面
112‧‧‧介電層
113‧‧‧下表面
114、116‧‧‧線路層
115‧‧‧黏著層
120、120a‧‧‧導熱元件
120b‧‧‧第一導熱元件
120c‧‧‧第二導熱元件
121‧‧‧第一金屬層
122‧‧‧第一表面
123‧‧‧第二金屬層
124‧‧‧第二表面
125‧‧‧絕緣材料層
130、130’‧‧‧絕緣材料
132‧‧‧頂表面
134‧‧‧底表面
140’‧‧‧第一線路層
140、140a‧‧‧第一圖案化線路層
150’‧‧‧第二線路層
150‧‧‧第二圖案化線路層
160‧‧‧第一防焊層
170‧‧‧第二防焊層
180、180a‧‧‧第一表面處理層
190‧‧‧第二表面處理層
210、210a、210b‧‧‧發熱元件
220‧‧‧打線
230‧‧‧封裝膠體
C‧‧‧凹槽
C1‧‧‧第一凹槽
C2‧‧‧第二凹槽
D1、D2‧‧‧深度
H‧‧‧通孔
S‧‧‧容置空間
T1、T2‧‧‧厚度
圖1A至圖1G繪示為本發明的一實施例的一種封裝載板的製作方法的剖面示意圖。 圖2繪示為本發明的一實施例的一種封裝載板的剖面示意圖。 圖3繪示為本發明的一實施例的一種封裝載板的剖面示意圖。 圖4繪示為圖1G的封裝載板承載一發熱元件的剖面示意圖。 圖5繪示為圖2的封裝載板承載一發熱元件的剖面示意圖。 圖6繪示為本發明的一實施例的一種封裝載板承載二發熱元件的剖面示意圖。
100a‧‧‧封裝載板
110‧‧‧基板
111‧‧‧上表面
112‧‧‧介電層
113‧‧‧下表面
114、116‧‧‧線路層
120‧‧‧導熱元件
122‧‧‧第一表面
124‧‧‧第二表面
130‧‧‧絕緣材料
132‧‧‧頂表面
134‧‧‧底表面
140‧‧‧第一圖案化線路層
150‧‧‧第二圖案化線路層
160‧‧‧第一防焊層
170‧‧‧第二防焊層
180‧‧‧第一表面處理層
190‧‧‧第二表面處理層
C‧‧‧凹槽
H‧‧‧通孔

Claims (18)

  1. 一種封裝載板，包括： 一基板，具有彼此相對的一上表面與一下表面以及連通該上表面與該下表面的一通孔； 至少一導熱元件，配置於該通孔內，且具有彼此相對的一第一表面與一第二表面，其中該導熱元件的厚度小於該基板的厚度； 一絕緣材料，位於該導熱元件與該通孔的內壁之間，該導熱元件透過該絕緣材料而固定於該通孔內，該絕緣材料具有彼此相對的一頂表面與一底表面，該絕緣材料的該頂表面與該基板的該上表面約略齊平，而該絕緣材料的該底表面、該基板的該下表面及該導熱元件的該第二表面約略齊平，且該絕緣材料與該導熱元件定義出由該絕緣材料的該頂表面延伸至該導熱元件的至少一凹槽，且該凹槽暴露出該導熱元件的部分該第一表面； 一第一圖案化線路層，配置於該基板的該上表面與該絕緣材料的該頂表面上，且暴露出部分該基板與該頂表面；以及 一第二圖案化線路層，配置於該基板的該下表面與該絕緣材料的該底表面上，且暴露出部分該基板與該底表面。
  2. 如申請專利範圍第1項所述的封裝載板，其中該導熱元件的材質包括陶瓷、矽、碳化矽、鑽石、金屬或上述任一組合所構成的疊層。
  3. 如申請專利範圍第1項所述的封裝載板，其中該導熱元件包括一第一金屬層、一第二金屬層以及一導熱材料層，該導熱材料層配置於該第一金屬層與該第二金屬層之間，且該第一金屬層與該第二金屬層分別具有該第一表面與該第二表面。
  4. 如申請專利範圍第1項所述的封裝載板，更包括：     一第一防焊層，至少配置於部分該第一圖案化線路層以及該第一圖案化線路層所暴露出的該基板上；以及     一第二防焊層，至少配置於該第二圖案化線路層所暴露出的該基板上。
  5. 如申請專利範圍第1項所述的封裝載板，更包括：     一第一表面處理層，至少配置於該第一圖案化線路層上；以及     一第二表面處理層，配置於該第二圖案化線路層上。
  6. 如申請專利範圍第5項所述的封裝載板，其中該第一圖案化線路層更延伸配置於該凹槽的內壁與該凹槽所暴露出的該導熱元件的該第一表面上。
  7. 如申請專利範圍第5項所述的封裝載板，其中該第一表面處理層更配置於該凹槽所暴露出的該導熱元件的該第一表面上。
  8. 如申請專利範圍第1項所述的封裝載板，其中該至少一導熱元件包括一第一導熱元件與一第二導熱元件，該至少一凹槽包括一第一凹槽與一第二凹槽，該第一凹槽暴露出部分該第一導熱元件，該第二凹槽暴露出部分該第二導熱元件，而該第一導熱元件的厚度小於該第二導熱元件的厚度，且該第一凹槽的深度大於該第二凹槽的深度。
  9. 一種封裝載板的製作方法，包括： 提供一基板，該基板具有彼此相對的一上表面與一下表面以及連通該上表面與該下表面的一通孔； 配置至少一導熱元件於該基板的該通孔內，該導熱元件的厚度小於該基板的厚度，該導熱元件透過一絕緣材料而固定於該通孔內，且該絕緣材料位於該導熱元件與該通孔的內壁之間，其中該絕緣材料具有彼此相對的一頂表面與一底表面，該導熱元件具有彼此相對的一第一表面與一第二表面，該絕緣材料的該頂表面與該基板的該上表面約略齊平，而該絕緣材料的該底表面、該基板的該下表面及該導熱元件的該第二表面約略齊平； 形成一第一圖案化線路層與一第二圖案化線路層，該第一圖案化線路層至少形成於該基板的該上表面與該絕緣材料的該頂表面上，且暴露出部分該基板與該頂表面，而該第二圖案化線路層形成於該基板的該下表面與該絕緣材料的該底表面上，且暴露出部分該基板與該底表面；以及 形成由該絕緣材料的該頂表面延伸至該導熱元件的至少一凹槽，其中該凹槽暴露出該導熱元件的部分該第一表面。
  10. 如申請專利範圍第9項所述的封裝載板的製作方法，其中配置該導熱元件於該基板的該通孔內的步驟，包括：     提供一黏著層於該基板的該下表面上，其中該黏著層與該基板的該通孔定義出一容置空間；     將該導熱元件配置於該黏著層上且位於該容置空間中；     將該絕緣材料填充於該容置空間中，以包覆該導熱元件並將該導熱元件固定於該通孔內；以及     移除該黏著層，而暴露出該基板的該下表面與該絕緣材料的該底表面。
  11. 如申請專利範圍第9項所述的封裝載板的製作方法，其中形成該第一圖案化線路層與該第二圖案化線路層的步驟，包括：     形成一第一線路層與一第二線路層，該第一線路層形成於該基板的上表面與該絕緣材料的該頂表面上，而該第二線路層形成於該基板的該下表面與該絕緣材料的該底表面上；以及     圖案化該第一線路層與該第二圖案化線路層，而形成該第一圖案化線路層與該第二圖案化線路層。
  12. 如申請專利範圍第9項所述的封裝載板的製作方法，其中形成由該絕緣材料的該頂表面延伸至該導熱元件的該凹槽之後，更包括：     形成一第一防焊層，至少配置於部分該第一圖案化線路層以及該第一圖案化線路層所暴露出的該基板上；以及     形成一第二防焊層，至少配置於該第二圖案化線路層所暴露出的該基板上。
  13. 如申請專利範圍第9項所述的封裝載板的製作方法，其中形成由該絕緣材料的該頂表面延伸至該導熱元件的該凹槽之後，更包括：     形成一第一表面處理層，至少配置於該第一圖案化線路層上；以及     形成一第二表面處理層，配置於該第二圖案化線路層上。
  14. 如申請專利範圍第13項所述的封裝載板的製作方法，其中該第一圖案化線路層更延伸配置於該凹槽的內壁與該凹槽所暴露出的該導熱元件的該第一表面上。
  15. 如申請專利範圍第13項所述的封裝載板的製作方法，其中該第一表面處理層更配置於該凹槽所暴露出的該導熱元件的該第一表面上。
  16. 如申請專利範圍第9項所述的封裝載板的製作方法，其中該導熱元件的材質包括陶瓷、矽、碳化矽、鑽石、金屬或上述任一組合所構成的疊層。
  17. 如申請專利範圍第9項所述的封裝載板的製作方法，其中該導熱元件包括一第一金屬層、一第二金屬層以及一導熱材料層，該導熱材料層配置於該第一金屬層與該第二金屬層之間，且該第一金屬層與該第二金屬層分別具有該第一表面與該第二表面。
  18. 如申請專利範圍第9項所述的封裝載板的製作方法，其中至少一導熱元件包括一第一導熱元件與一第二導熱元件，該至少一凹槽包括一第一凹槽與一第二凹槽，該第一凹槽暴露出部分該第一導熱元件，該第二凹槽暴露出部分該第二導熱元件，而該第一導熱元件的厚度小於該第二導熱元件的厚度，且該第一凹槽的深度大於該第二凹槽的深度。
TW104130526A 2015-09-16 2015-09-16 封裝載板及其製作方法 TWI584420B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW104130526A TWI584420B (zh) 2015-09-16 2015-09-16 封裝載板及其製作方法
US15/000,034 US9870931B2 (en) 2015-09-16 2016-01-19 Package carrier and manufacturing method thereof
CN201610081018.8A CN106548985A (zh) 2015-09-16 2016-02-05 封装载板及其制作方法
JP2016103197A JP6286477B2 (ja) 2015-09-16 2016-05-24 パッケージキャリアおよびその製造方法
US15/828,334 US10319610B2 (en) 2015-09-16 2017-11-30 Package carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104130526A TWI584420B (zh) 2015-09-16 2015-09-16 封裝載板及其製作方法

Publications (2)

Publication Number Publication Date
TW201712816A true TW201712816A (zh) 2017-04-01
TWI584420B TWI584420B (zh) 2017-05-21

Family

ID=58260106

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130526A TWI584420B (zh) 2015-09-16 2015-09-16 封裝載板及其製作方法

Country Status (4)

Country Link
US (2) US9870931B2 (zh)
JP (1) JP6286477B2 (zh)
CN (1) CN106548985A (zh)
TW (1) TWI584420B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI688062B (zh) * 2017-09-01 2020-03-11 美商美國亞德諾半導體公司 用於積體電路晶粒之鑽石基散熱基板、組裝積體電路晶粒之方法以及封裝積體電路裝置
TWI722533B (zh) * 2019-08-12 2021-03-21 旭德科技股份有限公司 散熱基板及其製作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206976318U (zh) * 2014-11-21 2018-02-06 株式会社村田制作所 模块
TWI611538B (zh) * 2016-10-25 2018-01-11 旭德科技股份有限公司 封裝載板及其製作方法
DE112018007457B4 (de) * 2018-04-12 2024-02-08 Mitsubishi Electric Corporation Halbleitervorrichtung
CN110621123A (zh) * 2019-09-19 2019-12-27 生益电子股份有限公司 一种导热pcb的制作方法及pcb
CN114203889A (zh) * 2020-09-18 2022-03-18 欣兴电子股份有限公司 电路板及其制作方法
CN114258184B (zh) * 2020-09-23 2023-11-10 鹏鼎控股(深圳)股份有限公司 电路板的制造方法及电路板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932191A (ja) * 1982-08-18 1984-02-21 イビデン株式会社 プリント配線基板とその製造方法
JPS59158580A (ja) * 1983-02-28 1984-09-08 イビデン株式会社 プリント配線基板の製造方法
JPS59217385A (ja) * 1983-05-25 1984-12-07 イビデン株式会社 プリント配線基板
JPH0316195A (ja) * 1989-01-25 1991-01-24 Matsushita Electric Works Ltd プリント配線板
JPH07106466A (ja) * 1993-09-30 1995-04-21 Toppan Printing Co Ltd マルチチップモジュール搭載用プリント配線基板
TWI235464B (en) * 2004-10-12 2005-07-01 Phoenix Prec Technology Corp Carried structure of integrated electronic element and method for fabricating the same
US7947908B2 (en) * 2007-10-19 2011-05-24 Advantest Corporation Electronic device
CN101853818B (zh) * 2009-04-02 2013-09-11 欣兴电子股份有限公司 具有凹穴的封装基板结构及其制作方法
US9398694B2 (en) * 2011-01-18 2016-07-19 Sony Corporation Method of manufacturing a package for embedding one or more electronic components
TWI435393B (zh) * 2011-01-19 2014-04-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI408837B (zh) * 2011-02-08 2013-09-11 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI437930B (zh) * 2011-05-03 2014-05-11 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI489918B (zh) * 2012-11-23 2015-06-21 Subtron Technology Co Ltd 封裝載板
SG10201400390YA (en) * 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
US9653381B2 (en) * 2014-06-17 2017-05-16 Micron Technology, Inc. Semiconductor structures and die assemblies including conductive vias and thermally conductive elements and methods of forming such structures
TWI542271B (zh) * 2015-02-11 2016-07-11 旭德科技股份有限公司 封裝基板及其製作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI688062B (zh) * 2017-09-01 2020-03-11 美商美國亞德諾半導體公司 用於積體電路晶粒之鑽石基散熱基板、組裝積體電路晶粒之方法以及封裝積體電路裝置
US10658264B2 (en) 2017-09-01 2020-05-19 Analog Devices, Inc. Diamond-based heat spreading substrates for integrated circuit dies
TWI722533B (zh) * 2019-08-12 2021-03-21 旭德科技股份有限公司 散熱基板及其製作方法
US11171072B2 (en) 2019-08-12 2021-11-09 Subtron Technology Co., Ltd. Heat dissipation substrate and manufacturing method thereof

Also Published As

Publication number Publication date
US20170079128A1 (en) 2017-03-16
US9870931B2 (en) 2018-01-16
JP2017059812A (ja) 2017-03-23
US20180090339A1 (en) 2018-03-29
JP6286477B2 (ja) 2018-02-28
US10319610B2 (en) 2019-06-11
CN106548985A (zh) 2017-03-29
TWI584420B (zh) 2017-05-21

Similar Documents

Publication Publication Date Title
TWI584420B (zh) 封裝載板及其製作方法
TWI505755B (zh) 封裝載板及其製作方法
TWI446464B (zh) 封裝結構及其製作方法
JP5296894B2 (ja) パッケージキャリアおよびその製造方法
TWI578416B (zh) 封裝載板及其製作方法
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US10403567B2 (en) Fabrication method of electronic package
JP5173758B2 (ja) 半導体パッケージの製造方法
JP5183045B2 (ja) 回路装置
TWI523587B (zh) 封裝基板與電子組裝體
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
TWI445100B (zh) 封裝結構及其製作方法
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
TWI479968B (zh) 線路板製作方法、線路板及晶片封裝結構
KR20120124319A (ko) 인쇄회로기판 및 그의 제조 방법
JP5197562B2 (ja) 発光素子パッケージ及びその製造方法
KR100963201B1 (ko) 칩 내장형 기판 및 그의 제조 방법
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法
TWI607530B (zh) 封裝裝置與其製作方法
US7642571B2 (en) Substrate core
JPH10242335A (ja) 半導体装置
TW201611695A (zh) 無核心層封裝基板與其製造方法
KR101814843B1 (ko) 인쇄회로기판 및 그의 제조 방법