TWI479968B - 線路板製作方法、線路板及晶片封裝結構 - Google Patents

線路板製作方法、線路板及晶片封裝結構 Download PDF

Info

Publication number
TWI479968B
TWI479968B TW098130410A TW98130410A TWI479968B TW I479968 B TWI479968 B TW I479968B TW 098130410 A TW098130410 A TW 098130410A TW 98130410 A TW98130410 A TW 98130410A TW I479968 B TWI479968 B TW I479968B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
patterned
metal layer
circuit board
Prior art date
Application number
TW098130410A
Other languages
English (en)
Other versions
TW201110841A (en
Inventor
Shih Fu Huang
Yuan Chang Su
Chia Hsiung Hsieh
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW098130410A priority Critical patent/TWI479968B/zh
Priority to US12/694,539 priority patent/US8357861B2/en
Publication of TW201110841A publication Critical patent/TW201110841A/zh
Application granted granted Critical
Publication of TWI479968B publication Critical patent/TWI479968B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

線路板製作方法、線路板及晶片封裝結構
本發明是有關於一種線路板及其製作方法，且特別是有關於一種高導電跡線密度的線路板及其製作方法。
在線路板技術中，導電通道(conductive channel)是線路板(circuit board)不可或缺的構件。導電通道可貫穿線路板的一層或多層絕緣層，用以連接線路板之二相鄰或不相鄰的線路層，因而使這二線路層能相互電性導通。
圖1A繪示習知一種雙層線路板的局部俯視圖，而圖1B繪示圖1A中的雙層線路板沿I-I線的剖面圖。請同時參照圖1A與圖1B，習知的雙層線路板100包括一絕緣層110、二線路層120及130和二導電通道140及150。這些線路層120及130分別配置於絕緣層110之一上表面112與一下表面114上。線路層120具有一第一導電跡線122與一第二導電跡線124，線路層130具有一第三導電跡線132與一第四導電跡線134。絕緣層110具有二貫孔116及118，且這些導電通道140及150分別配置於這些貫孔116及118中。導電通道140連接於第一導電跡線122與第三導電跡線132之間，而導電通道150連接於第二導電跡線124與第四導電跡線134之間。
在習知技術中，為電性連接位於兩個不同線路層的導電跡線，需要形成多個導電通道及多個用以容置這些導電 通道的貫孔。然而，這些貫孔116及118會減少線路板100的可佈線面積並降低線路板100的佈線彈性，且造成線路板100的佈線密度無法提升。
本發明提供一種線路板的製作方法，可於單一貫孔中形成多個導電通道。
本發明提供一種線路板，其具有多個位於單一貫孔中的導電通道。
本發明提供一種晶片封裝結構，其承載晶片用的線路板具有多個位於單一貫孔中的導電通道。
本發明提出一種線路板的製作方法如下所述。首先，提供一基板，基板具有一貫孔，基板包括一絕緣層、一第一金屬層以及一第二金屬層，絕緣層具有相對的一第一表面與一第二表面，第一金屬層與第二金屬層分別配置於第一表面與第二表面上，且貫孔貫穿絕緣層、第一金屬層以及第二金屬層。接著，於第一金屬層、第二金屬層與貫孔的一內壁上形成一第一導電層。然後，於第一導電層上形成一圖案化第二導電層。之後，圖案化第一導電層、第一金屬層與第二金屬層，以形成一圖案化第一導電層、一圖案化第一金屬層與一圖案化第二金屬層，其中圖案化第一金屬層、圖案化第二金屬層、圖案化第一導電層以及圖案化第二導電層形成多個第一導電跡線、多個第二導電跡線與多個導電通道，其中導電通道位於貫孔的內壁上且彼此 電性絕緣，第一導電跡線位於第一表面上，第二導電跡線位於第二表面上，且各導電通道連接於對應的第一導電跡線與對應的第二導電跡線之間。接著，形成一第一防銲層，第一防銲層覆蓋至少部分第一導電跡線。然後，形成一第二防銲層，第二防銲層覆蓋至少部分第二導電跡線。
本發明提出一種線路板包括一基板、一圖案化第一導電層、一圖案化第二導電層、一第一防銲層以及一第二防銲層。基板具有一貫孔，基板包括一絕緣層、一圖案化第一金屬層以及一圖案化第二金屬層，絕緣層具有相對的一第一表面與一第二表面，圖案化第一金屬層與圖案化第二金屬層分別配置於第一表面與第二表面上，且貫孔貫穿絕緣層、圖案化第一金屬層以及圖案化第二金屬層。圖案化第一導電層配置於圖案化第一金屬層、圖案化第二金屬層與貫孔的一內壁上。圖案化第二導電層配置於圖案化第一導電層上，其中圖案化第一金屬層、圖案化第二金屬層、圖案化第一導電層與圖案化第二導電層形成多個第一導電跡線、多個第二導電跡線與多個導電通道，其中導電通道位於貫孔的內壁上且彼此電性絕緣，第一導電跡線位於第一表面上，第二導電跡線位於第二表面上，且各導電通道連接於對應的第一導電跡線與對應的第二導電跡線之間。第一防銲層覆蓋至少部分第一導電跡線。第二防銲層覆蓋至少部分第二導電跡線。
本發明提出一種晶片封裝結構包括一線路板與一晶片，其中線路板包括一基板、一圖案化第一導電層、一圖 案化第二導電層、一第一防銲層以及一第二防銲層。基板具有一貫孔，基板包括一絕緣層、一圖案化第一金屬層以及一圖案化第二金屬層，絕緣層具有相對的一第一表面與一第二表面，圖案化第一金屬層與圖案化第二金屬層分別配置於第一表面與第二表面上，且貫孔貫穿絕緣層、圖案化第一金屬層以及圖案化第二金屬層。圖案化第一導電層配置於圖案化第一金屬層、圖案化第二金屬層與貫孔的一內壁上。圖案化第二導電層配置於圖案化第一導電層上，其中圖案化第一金屬層、圖案化第二金屬層、圖案化第一導電層與圖案化第二導電層形成多個第一導電跡線、多個第二導電跡線與多個導電通道，其中導電通道位於貫孔的內壁上且彼此電性絕緣，第一導電跡線位於第一表面上，第二導電跡線位於第二表面上，且各導電通道連接於對應的第一導電跡線與對應的第二導電跡線之間。第一防銲層覆蓋至少部分第一導電跡線。第二防銲層覆蓋至少部分第二導電跡線。晶片配置於線路板上，並與線路板電性連接。
基於上述，本發明可在單一貫孔內形成多個導電通道，而毋須如習知技術一般需將多個導電通道分別形成在多個貫孔中。因此，本發明有助於增加線路板的可佈線面積並提升佈線彈性，且有助於提升線路板的佈線密度。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖2A至圖2G繪示本發明一實施例之線路板的製程的俯視圖。圖3A至圖3G分別繪示圖2A至圖2G的沿I-I線的剖面圖。圖4A至圖4E分別繪示圖2C至圖2G的沿II-II線的剖面圖。圖5A至圖5D分別繪示圖2D至圖2G的製程的仰視圖。值得注意的是，圖2F僅繪示圖4D中之區域A的俯視圖，圖2G僅繪示圖4E中之區域A的俯視圖。
請參照圖2A與圖3A，首先，提供一基板210(例如銅箔基板)，基板210具有一貫孔T。詳細而言，基板210包括一絕緣層212、一第一金屬層214以及一第二金屬層216，其中絕緣層212具有相對的一第一表面212a與一第二表面212b。第一金屬層214與第二金屬層216分別配置於第一表面212a與第二表面212b上，第一金屬層214以及第二金屬層216可分別為二厚度3微米的銅箔層。貫孔T貫穿絕緣層212、第一金屬層214以及第二金屬層216，其中貫孔T的形成步驟包括機械鑽孔。
請參照圖2B與圖3B，在第一金屬層214、第二金屬層216與貫孔T的一內壁T1上形成一第一導電層220。在本實施例中，形成第一導電層220的方法包括電鍍。
請參照圖2C、圖3C與圖4A，例如以雷射燒蝕的方式於第一導電層220上形成多個凹槽R，凹槽R由第一表面212a經貫孔T向第二表面212b延伸並將第一導電層220之位於貫孔T中的部分分割成多個子部分，其中凹槽R可 局部地暴露出絕緣層212的第一表面212a、第二表面212b與貫孔T的內壁T1。在本實施例中，各凹槽R具有一第一子凹槽R1、一第二子凹槽R2與一第三子凹槽R3。第一子凹槽R1貫穿第一導電層220之位於第一表面212a上的部分與第一金屬層214。第二子凹槽R2貫穿第一導電層220之位於貫孔T中的部分。第三子凹槽R3貫穿第一導電層220之位於第二表面212b上的部分與第二金屬層216。
請參照圖2D、圖3D、圖4B與圖5A，於第一導電層220之位於第一金屬層214與第二金屬層216上的部分上分別形成一第一圖案化罩幕層232與一第二圖案化罩幕層234。然後，在第一導電層220之被第一圖案化罩幕層232與第二圖案化罩幕層234所暴露出的部分上電鍍一導電材料，以形成圖案化第二導電層240。
請參照圖2E、圖3E、圖4C與圖5B，圖案化第一導電層220、第一金屬層214與第二金屬層216，以形成一圖案化第一導電層220a、一圖案化第一金屬層214a與一圖案化第二金屬層216a。圖案化第一金屬層214a、圖案化第二金屬層216a、圖案化第一導電層220a以及圖案化第二導電層240形成多個第一導電跡線252、多個第二導電跡線254與多個導電通道256，其中導電通道256位於貫孔T的內壁T1上且彼此電性絕緣，第一導電跡線252位於第一表面212a上，第二導電跡線254位於第二表面212b上，且各導電通道256連接於對應的第一導電跡線252與對應的第二導電跡線254之間。在本實施例中，第一導電跡線 252的厚度D1以及第二導電跡線254的厚度D2大於10微米。由上述內容及圖式整體觀之，可知在本實施例中，導電通道256中的每兩個透過一個對應的凹槽R而分離。
詳細而言，在本實施例中，圖案化第一導電層220、第一金屬層214與第二金屬層216的步驟包括以圖案化第二導電層240為罩幕蝕刻第一導電層220、第一金屬層214與第二金屬層216。在其他實施例中，圖案化第二導電層240可於圖案化第一導電層220、第一金屬層214與第二金屬層216的步驟中被完全移除。
請參照圖2F、圖3F、圖4D與圖5C，形成一第一防銲層262以及一第二防銲層264，其中第一防銲層262覆蓋部分第一導電跡線252，第二防銲層264覆蓋部分第二導電跡線254。詳細而言，第一防銲層262具有多個第一開口262a以暴露出部分第一導電跡線252，第二防銲層264具有多個第二開口264a以暴露出部分第二導電跡線254。
請參照圖2G、圖3G、圖4E與圖5D，為避免第一導電跡線252之被第一防銲層262所暴露出的部分以及第二導電跡線254之被第二防銲層264所暴露出的部分接觸外界環境而氧化或受到污染，可在第一導電跡線252之被第一防銲層262所暴露出的部分上形成一第一表面處理層(surface finish layer)272(例如鎳金層)，以及在第二導電跡線254之被第二防銲層264所暴露出的部分上形成一第二表面處理層274。詳細而言，第一表面處理層272形成在第一開口262a中，第二表面處理層274形成在第二開口264a中。此時，以初步形成本實施例之線路板200。
以下將詳細介紹本實施例之線路板的結構部分。
請參照圖2G、圖3G、圖4E與圖5D，本實施例之線路板200包括一基板210’、一圖案化第一導電層220a、一圖案化第二導電層240、一第一防銲層262以及一第二防銲層264。
基板210’(例如為銅箔基板)具有一貫孔T，基板210’包括一絕緣層212、一圖案化第一金屬層214a以及一圖案化第二金屬層216a。在本實施例中，圖案化第一金屬層214a以及圖案化第二金屬層216a分別為二厚度3微米的銅箔層。絕緣層212具有相對的一第一表面212a與一第二表面212b，圖案化第一金屬層214a與圖案化第二金屬層216a分別配置於第一表面212a與第二表面212b上。貫孔T貫穿絕緣層212、圖案化第一金屬層214a以及圖案化第二金屬層216a。
圖案化第一導電層220a配置於圖案化第一金屬層214a、圖案化第二金屬層216a與貫孔T的一內壁T1上。圖案化第二導電層240配置於圖案化第一導電層220a上，其中圖案化第一金屬層214a、圖案化第二金屬層216a、圖案化第一導電層220a與圖案化第二導電層240形成多個第一導電跡線252、多個第二導電跡線254與多個導電通道256。
導電通道256位於貫孔T的內壁T1上且彼此電性絕緣，第一導電跡線252位於第一表面212a上，第二導電跡 線254位於第二表面212b上，且各導電通道256連接於對應的第一導電跡線252與對應的第二導電跡線254之間。第一導電跡線252的厚度D1與第二導電跡線254的厚度D2可大於10微米。
詳細而言，在本實施例中，線路板具有多個凹槽R，凹槽R由第一表面212a經貫孔T向第二表面212b延伸並將圖案化第一導電層220a之位於貫孔T中的部分分割成多個子部分。各凹槽R可具有一第一子凹槽R1、一第二子凹槽R2與一第三子凹槽R3。第一子凹槽R1貫穿圖案化第一導電層220a之位於第一表面212a上的部分與圖案化第一金屬層214a。第二子凹槽R2貫穿圖案化第一導電層220a之位於貫孔T中的部分。第三子凹槽R3貫穿圖案化第一導電層220a之位於第二表面212b上的部分與圖案化第二金屬層216a。在本實施例中，凹槽R為多個雷射凹槽，且凹槽R局部地暴露出絕緣層212的第一表面212a、第二表面212b與貫孔T的內壁T1。
第一防銲層262覆蓋部分第一導電跡線252。第二防銲層264覆蓋部分第二導電跡線254。詳細而言，第一防銲層262具有多個第一開口262a以暴露出部分第一導電跡線252，第二防銲層264具有多個第二開口264a以暴露出部分第二導電跡線254。
此外，在本實施例中，為避免第一導電跡線252之被第一防銲層262所暴露出的部分以及第二導電跡線254之被第二防銲層264所暴露出的部分接觸外界環境而氧化或 受到污染，可在第一導電跡線252之被第一防銲層262所暴露出的部分以及第二導電跡線254之被第二防銲層264所暴露出的部分上分別配置一第一表面處理層272與一第二表面處理層274。詳細而言，第一表面處理層272位於第一開口262a中，第二表面處理層274位於第二開口264a中。第一表面處理層272與第二表面處理層274的材質包括鎳金、錫、錫銀合金或有機保銲劑(Organic Solderability Preservative,OSP)等。
值得注意的是，由於本實施例之線路板200的佈線密度較高，因此，可將線路板200應用於高接點密度的晶片封裝體中以作為晶片承載基板。
以下將詳細介紹具有本實施例之線路板的晶片封裝結構。
圖6繪示本發明一實施例之晶片封裝結構的剖面圖。請參照圖6，本實施例之晶片封裝體600包括一線路板200與一晶片610，其中線路板200的結構與圖4E的線路板200的結構相同，故於此不再贅述。晶片610配置於線路板200上，並與線路板200電性連接。
在本實施例中，可將多個導電凸塊620配置於晶片610與線路板200之間，以電性連接晶片610與線路板200。詳細而言，導電凸塊620分別透過第一防銲層262的多個第一開口262a而連接第一導電跡線252。此外，在本實施例中，可在晶片610與線路板200之間配置一底膠630， 以包覆導電凸塊620。在另一未繪示的實施例中，晶片610可透過多個導線(未繪示)電性連接至線路板200，且可在線路板200上形成一封裝膠體(未繪示)以包覆導線。此外，可在第二導電跡線254之被第二開口264a所暴露出的部分上形成多個銲球640，以與其他的電子元件(未繪示)電性連接。
綜上所述，本發明可在單一貫孔內形成多個導電通道，而毋須如習知技術一般需將多個導電通道分別形成在多個貫孔中。因此，本發明有助於增加線路板的可佈線面積並提升佈線彈性，且有助於提升線路板的佈線密度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧雙層線路板
110‧‧‧絕緣層
112‧‧‧上表面
114‧‧‧下表面
116、118、T‧‧‧貫孔
120、130‧‧‧線路層
122‧‧‧第一導電跡線
124‧‧‧第二導電跡線
132‧‧‧第三導電跡線
134‧‧‧第四導電跡線
140、150‧‧‧導電通道
210、210’‧‧‧基板
212‧‧‧絕緣層
212a‧‧‧第一表面
212b‧‧‧第二表面
214‧‧‧第一金屬層
214a‧‧‧圖案化第一金屬層
216‧‧‧第二金屬層
216a‧‧‧圖案化第二金屬層
220‧‧‧第一導電層
220a‧‧‧圖案化第一導電層
232‧‧‧第一圖案化罩幕層
234‧‧‧第二圖案化罩幕層
240‧‧‧圖案化第二導電層
252‧‧‧第一導電跡線
254‧‧‧第二導電跡線
256‧‧‧導電通道
262‧‧‧第一防銲層
262a‧‧‧第一開口
264‧‧‧第二防銲層
264a‧‧‧第二開口
272‧‧‧第一表面處理層
274‧‧‧第二表面處理層
600‧‧‧晶片封裝體
610‧‧‧晶片
620‧‧‧導電凸塊
630‧‧‧底膠
640‧‧‧銲球
D1、D2‧‧‧厚度
R‧‧‧凹槽
R1‧‧‧第一子凹槽
R2‧‧‧第二子凹槽
R3‧‧‧第三子凹槽
T1‧‧‧內壁
圖1A繪示習知一種雙層線路板的俯視圖。
圖1B繪示圖1A中的雙層線路板沿I-I線的剖面圖。
圖2A至圖2G繪示本發明一實施例之線路板的製程的俯視圖。
圖3A至圖3G分別繪示圖2A至圖2G的沿I-I線的剖面圖。
圖4A至圖4E分別繪示圖2C至圖2G的沿II-II線的剖面圖。
圖5A至圖5D分別繪示圖2D至圖2G的製程的仰視圖。
圖6繪示本發明一實施例之晶片封裝結構的剖面圖。
200‧‧‧線路板
252‧‧‧第一導電跡線
256‧‧‧導電通道
262‧‧‧第一防銲層
R‧‧‧凹槽
T‧‧‧貫孔

Claims (17)

  1. 一種線路板的製作方法，包括：提供一基板，該基板具有一貫孔，該基板包括一絕緣層、一第一金屬層以及一第二金屬層，該絕緣層具有相對的一第一表面與一第二表面，該第一金屬層與該第二金屬層分別配置於該第一表面與該第二表面上，且該貫孔貫穿該絕緣層、該第一金屬層以及該第二金屬層；於該第一金屬層、該第二金屬層與該貫孔的一內壁上形成一第一導電層；於該第一導電層上形成一圖案化第二導電層；圖案化該第一導電層、該第一金屬層與該第二金屬層，以形成一圖案化第一導電層、一圖案化第一金屬層與一圖案化第二金屬層，其中該圖案化第一金屬層、該圖案化第二金屬層、該圖案化第一導電層以及該圖案化第二導電層形成多個第一導電跡線、多個第二導電跡線與多個導電通道，其中該些導電通道位於該貫孔的該內壁上且彼此電性絕緣，該些第一導電跡線位於該第一表面上，該些第二導電跡線位於該第二表面上，且各該導電通道連接於對應的該第一導電跡線與對應的該第二導電跡線之間，其中該絕緣層具有多個凹槽於其中，該些導電通道中的每兩個透過一個對應的凹槽而分離，且每一凹槽僅從該絕緣層的該第一表面延伸至該絕緣層的該第二表面；形成一第一防銲層，該第一防銲層覆蓋至少部分該些第一導電跡線；以及 形成一第二防銲層，該第二防銲層覆蓋至少部分該些第二導電跡線。
  2. 如申請專利範圍第1項所述之線路板的製作方法，其中形成該圖案化第二導電層的步驟包括：於該第一導電層之位於該第一金屬層與該第二金屬層上的部分上分別形成一第一圖案化罩幕層與一第二圖案化罩幕層；以及在該第一導電層之被該第一圖案化罩幕層與該第二圖案化罩幕層所暴露出的部分上電鍍一導電材料，以形成該圖案化第二導電層。
  3. 如申請專利範圍第1項所述之線路板的製作方法，其中形成該些凹槽的步驟包括雷射燒蝕。
  4. 如申請專利範圍第1項所述之線路板的製作方法，其中該些凹槽局部地暴露出該絕緣層的該第一表面、該第二表面與該貫孔的該內壁。
  5. 如申請專利範圍第1項所述之線路板的製作方法，其中圖案化該第一導電層、該第一金屬層與該第二金屬層的步驟包括以該圖案化第二導電層為罩幕蝕刻該第一導電層、該第一金屬層與該第二金屬層。
  6. 如申請專利範圍第1項所述之線路板的製作方法，更包括：在該些第一導電跡線之被該第一防銲層所暴露出的部分上形成一第一表面處理層；以及在該些第二導電跡線之被該第二防銲層所暴露出的部 分上形成一第二表面處理層。
  7. 一種線路板，包括：一基板，具有一貫孔，該基板包括一絕緣層、一圖案化第一金屬層以及一圖案化第二金屬層，該絕緣層具有相對的一第一表面與一第二表面，該圖案化第一金屬層與該圖案化第二金屬層分別配置於該第一表面與該第二表面上，且該貫孔貫穿該絕緣層、該圖案化第一金屬層以及該圖案化第二金屬層；一圖案化第一導電層，配置於該圖案化第一金屬層、該圖案化第二金屬層與該貫孔的一內壁上；一圖案化第二導電層，配置於該圖案化第一導電層上，其中該圖案化第一金屬層、該圖案化第二金屬層、該圖案化第一導電層與該圖案化第二導電層形成多個第一導電跡線、多個第二導電跡線與多個導電通道，其中該些導電通道位於該貫孔的該內壁上且彼此電性絕緣，該些第一導電跡線位於該第一表面上，該些第二導電跡線位於該第二表面上，且各該導電通道連接於對應的該第一導電跡線與對應的該第二導電跡線之間，其中該絕緣層具有多個凹槽於其中，該些導電通道中的每兩個透過一個對應的凹槽而分離，且每一凹槽僅從該絕緣層的該第一表面延伸至該絕緣層的該第二表面；一第一防銲層，覆蓋至少部分該些第一導電跡線；以及一第二防銲層，覆蓋至少部分該些第二導電跡線。
  8. 如申請專利範圍第7項所述之線路板，更包括：一第一表面處理層，配置在該些第一導電跡線之被該第一防銲層所暴露出的部分上；以及一第二表面處理層，配置在該些第二導電跡線之被該第二防銲層所暴露出的部分上。
  9. 如申請專利範圍第7項所述之線路板，其中該些凹槽為多個雷射凹槽。
  10. 如申請專利範圍第7項所述之線路板，其中該些凹槽局部地暴露出該絕緣層的該第一表面、該第二表面與該貫孔的該內壁。
  11. 如申請專利範圍第7項所述之線路板，其中該圖案化第一金屬層以及該圖案化第二金屬層分別為二銅箔層。
  12. 如申請專利範圍第7項所述之線路板，其中該第一導電跡線的厚度以及該第二導電跡線的厚度大於10微米。
  13. 一種晶片封裝結構，包括：一線路板，包括：一基板，具有一貫孔，該基板包括一絕緣層、一圖案化第一金屬層以及一圖案化第二金屬層，該絕緣層具有相對的一第一表面與一第二表面，該圖案化第一金屬層與該圖案化第二金屬層分別配置於該第一表面與該第二表面上，且該貫孔貫穿該絕緣層、該圖案化第一金屬層以及該圖案化第二金屬層； 一圖案化第一導電層，配置於該圖案化第一金屬層、該圖案化第二金屬層與該貫孔的一內壁上；一圖案化第二導電層，配置於該圖案化第一導電層上，其中該圖案化第一金屬層、該圖案化第二金屬層、該圖案化第一導電層與該圖案化第二導電層形成多個第一導電跡線、多個第二導電跡線與多個導電通道，其中該些導電通道位於該貫孔的該內壁上且彼此電性絕緣，該些第一導電跡線位於該第一表面上，該些第二導電跡線位於該第二表面上，且各該導電通道連接於對應的該第一導電跡線與對應的該第二導電跡線之間，其中該絕緣層具有多個凹槽於其中，該些導電通道中的每兩個透過一個對應的凹槽而分離，且每一凹槽僅從該絕緣層的該第一表面延伸至該絕緣層的該第二表面；一第一防銲層，覆蓋至少部分該些第一導電跡線；一第二防銲層，覆蓋至少部分該些第二導電跡線；以及一晶片，配置於該線路板上，並與該線路板電性連接。
  14. 如申請專利範圍第13項所述之晶片封裝結構，更包括：多個導電凸塊，配置於該晶片與該線路板之間，以電性連接該晶片與該線路板；以及一底膠，配置於該晶片與該線路板之間，以包覆該些 導電凸塊。
  15. 如申請專利範圍第13項所述之晶片封裝結構，更包括：多個導線，連接該晶片與該線路板，以電性連接該晶片與該線路板；以及一封裝膠體，配置於該線路板上並包覆該些導線。
  16. 如申請專利範圍第13項所述之晶片封裝結構，更包括：一第一表面處理層，配置在該些第一導電跡線之被該第一防銲層所暴露出的部分上；以及一第二表面處理層，配置在該些第二導電跡線之被該第二防銲層所暴露出的部分上。
  17. 如申請專利範圍第13項所述之晶片封裝結構，其中該些凹槽局部地暴露出該絕緣層的該第一表面、該第二表面與該貫孔的該內壁。
TW098130410A 2009-09-09 2009-09-09 線路板製作方法、線路板及晶片封裝結構 TWI479968B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098130410A TWI479968B (zh) 2009-09-09 2009-09-09 線路板製作方法、線路板及晶片封裝結構
US12/694,539 US8357861B2 (en) 2009-09-09 2010-01-27 Circuit board, and chip package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098130410A TWI479968B (zh) 2009-09-09 2009-09-09 線路板製作方法、線路板及晶片封裝結構

Publications (2)

Publication Number Publication Date
TW201110841A TW201110841A (en) 2011-03-16
TWI479968B true TWI479968B (zh) 2015-04-01

Family

ID=43646809

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098130410A TWI479968B (zh) 2009-09-09 2009-09-09 線路板製作方法、線路板及晶片封裝結構

Country Status (2)

Country Link
US (1) US8357861B2 (zh)
TW (1) TWI479968B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120319293A1 (en) * 2011-06-17 2012-12-20 Bok Eng Cheah Microelectronic device, stacked die package and computing system containing same, method of manufacturing a multi-channel communication pathway in same, and method of enabling electrical communication between components of a stacked-die package
TWI665948B (zh) * 2018-07-04 2019-07-11 欣興電子股份有限公司 電路板元件及其製作方法
USD911038S1 (en) 2019-10-11 2021-02-23 Laminaheat Holding Ltd. Heating element sheet having perforations
CN111182733A (zh) * 2020-01-16 2020-05-19 深圳市志金电子有限公司 具有侧壁线路的线路板制造工艺以及线路板制造工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200922413A (en) * 2007-11-14 2009-05-16 Inventec Corp Circuit board and conductive through hole structure thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543715A (en) * 1983-02-28 1985-10-01 Allied Corporation Method of forming vertical traces on printed circuit board
KR100244965B1 (ko) * 1997-08-12 2000-02-15 윤종용 인쇄회로기판과 볼 그리드 어레이 패키지의 제조 방법
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법
DE102005046280B4 (de) * 2005-09-27 2007-11-08 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200922413A (en) * 2007-11-14 2009-05-16 Inventec Corp Circuit board and conductive through hole structure thereof

Also Published As

Publication number Publication date
US8357861B2 (en) 2013-01-22
US20110056736A1 (en) 2011-03-10
TW201110841A (en) 2011-03-16

Similar Documents

Publication Publication Date Title
TWI446464B (zh) 封裝結構及其製作方法
US9510453B2 (en) Package carrier
US8633598B1 (en) Underfill contacting stacking balls package fabrication method and structure
TWI487444B (zh) 承載基板及其製作方法
TW201712766A (zh) 封裝載板及其製作方法
TWI513379B (zh) 內埋元件的基板結構與其製造方法
TWI584420B (zh) 封裝載板及其製作方法
TWI397358B (zh) 打線基板及其製作方法
JP6660850B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
TWI479968B (zh) 線路板製作方法、線路板及晶片封裝結構
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
US9491871B2 (en) Carrier substrate
KR20110039855A (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
TWI393229B (zh) 封裝基板的製作方法及其結構
TWI444123B (zh) 線路板製作方法及線路板
JP5627097B2 (ja) 配線基板
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
CN102026498A (zh) 线路板的制作方法、线路板及晶片封装结构
US6896173B2 (en) Method of fabricating circuit substrate
JP2007214568A (ja) 回路基板構造
JP2011029287A (ja) プリント配線基板、半導体装置及びプリント配線基板の製造方法
US7638882B2 (en) Flip-chip package and method of forming thereof
TWI608579B (zh) 半導體結構及其製法
TW201413887A (zh) 封裝基板與封裝結構之製法
JP2008078646A (ja) パッケージ用印刷回路基板及びその製造方法