TW201413887A - 封裝基板與封裝結構之製法 - Google Patents

封裝基板與封裝結構之製法 Download PDF

Info

Publication number
TW201413887A
TW201413887A TW101135266A TW101135266A TW201413887A TW 201413887 A TW201413887 A TW 201413887A TW 101135266 A TW101135266 A TW 101135266A TW 101135266 A TW101135266 A TW 101135266A TW 201413887 A TW201413887 A TW 201413887A
Authority
TW
Taiwan
Prior art keywords
layer
forming
metal layer
manufacturing
package substrate
Prior art date
Application number
TW101135266A
Other languages
English (en)
Other versions
TWI512922B (zh
Inventor
Tsung-Yuan Chen
Shih-Lian Cheng
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW101135266A priority Critical patent/TWI512922B/zh
Publication of TW201413887A publication Critical patent/TW201413887A/zh
Application granted granted Critical
Publication of TWI512922B publication Critical patent/TWI512922B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝基板與封裝結構之製法，該封裝基板之製法係包括：於一承載板之相對兩表面上均依序形成第一金屬層與第二金屬層；圖案化該第一金屬層與第二金屬層，以形成複數導電柱；於該承載板上形成包覆該等導電柱的介電層；於該介電層表面形成圖案化凹槽；以及於該圖案化凹槽中形成電性連接該導電柱的線路層。本發明能有效縮短製程，並降低成本。

Description

封裝基板與封裝結構之製法
　　本發明係有關一種封裝基板與封裝結構之製法，尤指一種無核心之封裝基板與封裝結構之製法。
　　隨著電子產業的蓬勃發展，電子產品也逐漸朝向多功能與高效能的趨勢。為了滿足半導體封裝件的高整合度（integration）及微型化（miniaturization）的封裝需求，以供更多主、被動元件及線路的載接，半導體封裝基板亦逐漸由雙層電路板演變成多層電路板（multi-layer board），俾於有限的空間下運用層間連接技術（interlayer connection）以擴大半導體封裝基板上可供利用的線路佈局面積，並能配合高線路密度之積體電路（integrated circuit）的使用需求，且降低封裝基板的厚度，而能使封裝件達到輕薄短小及提高電性功能之目的。
　　習知技術中，封裝基板係由一核心板及對稱形成於其兩側之線路增層結構所構成，因使用核心板將導致導電路徑之長度及整體結構之厚度增加，難以滿足電子產品功能不斷提昇與體積不斷縮小的需求，遂發展出無核心層（coreless）結構之封裝基板，而能縮短導電路徑之長度及降低整體結構之厚度以符合高頻化與微小化的趨勢。
　　第1A至1J圖所示者，係習知之無核心層型式之封裝基板之製法的剖視圖。
　　如第1A圖所示，於一承載板10之相對兩表面上均依序形成阻障層11與銅層12。
　　如第1B圖所示，於該銅層12上形成圖案化阻層13。
　　如第1C圖所示，以該圖案化阻層13做為遮罩，圖案化該銅層12，以形成複數導電柱121與薄銅層122，並移除該圖案化阻層13。
　　如第1D圖所示，於該薄銅層122上形成包覆該等導電柱121的介電層14。
　　如第1E圖所示，於該介電層14表面形成複數凹槽140，且部分該凹槽140外露該導電柱121。
　　如第1F圖所示，於該凹槽140中形成電性連接該導電柱121的線路層15。
　　如第1G圖所示，移除該承載板10。
　　如第1H圖所示，蝕刻移除該阻障層11與薄銅層122。
　　如第1I圖所示，於該介電層14具線路層15之表面上形成具有複數第一開孔160的第一絕緣保護層16，且該第一開孔160外露部分該線路層15，並於該介電層14具線路層15之表面的相對表面上形成具有複數第二開孔170的第二絕緣保護層17，且該第二開孔170外露部分該導電柱121。
　　如第1J圖所示，於該第一開孔160中的線路層15上形成表面處理層18，並於該第二開孔170中的導電柱121上形成焊料凸塊19。
　　惟，習知之無核心層型式之封裝基板之製法須蝕刻移除該阻障層11與薄銅層122，且須形成具有複數第二開孔170的第二絕緣保護層17，而導致整體製作流程較長與製作成本較高等問題。
　　因此，如何克服上述習知技術中之種種問題，實已成目前亟欲解決的課題。
　　鑑於前述習知技術之種種，本發明揭露一種封裝基板之製法，係包括：於一承載板之相對兩表面上均依序形成第一金屬層與第二金屬層；圖案化該第一金屬層與第二金屬層，以形成複數導電柱；於該承載板上形成介電層，並包覆該等導電柱；於該介電層表面形成圖案化凹槽；以及於該圖案化凹槽中形成電性連接該導電柱的線路層。
　　本發明復揭露一種封裝結構之製法，係包括：於一承載板之相對兩表面上均依序形成第一金屬層與第二金屬層；圖案化該第一金屬層與第二金屬層，以形成複數導電柱；於該承載板上形成介電層，並包覆該等導電柱；於該介電層表面形成圖案化凹槽；於該圖案化凹槽中形成電性連接該導電柱的線路層；於該介電層上設置至少一半導體晶片，並將該半導體晶片電性連接至該線路層；於該介電層上形成包覆該半導體晶片的封裝膠體；以及移除該承載板與該第一金屬層。
　　由上可知，本發明係可將該子承載板連同該第一金屬層一同剝下而移除，無須使用蝕刻製程即可形成對應導電柱之凹部，因此省去蝕刻步驟與形成絕緣保護層之步驟，進而能縮短整體製作流程，並降低整體製作成本。
　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。　
　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第一實施例
　　第2A至2I圖所示者，係為本發明之封裝結構之製法之一實施例的剖視圖。
　　如第2A圖所示，於一承載板20之相對兩表面上均依序形成第一金屬層21與第二金屬層22，該承載板20係包括堆疊之二子承載板201，該第一金屬層21與第二金屬層22之材質可為銅，該子承載板201之材質可為單一金屬、多層金屬（例如銅/鎳、銅/鎳/銅等，但不限於以上組合）或塑質材料。
　　如第2B圖所示，於該第二金屬層22上形成圖案化阻層23。
　　如第2C圖所示，以該圖案化阻層23做為遮罩，圖案化該第一金屬層21與第二金屬層22，以形成複數導電柱24，並移除該圖案化阻層23。
　　如第2D圖所示，於該承載板20上形成介電層25，並包覆該等導電柱24。
　　如第2E圖所示，於該介電層25表面形成圖案化凹槽250，且部分該圖案化凹槽250外露該導電柱24。
　　如第2F圖所示，藉由例如電鍍之方式於該圖案化凹槽250中形成電性連接該導電柱24的線路層26。
　　如第2G圖所示，於該介電層25表面與線路層26上形成具有複數開孔270的絕緣保護層27，且該開孔270外露部分該線路層26，並於該開孔270中的線路層26上形成表面處理層28。
　　如第2H圖所示，沿該二子承載板201間之界面分離上下兩部分，於該絕緣保護層27上設置至少一半導體晶片29，並藉由打線方式將該半導體晶片29電性連接至該線路層26，且於該絕緣保護層27上形成包覆該半導體晶片29的封裝膠體30。
　　如第2I圖所示，將該子承載板201連同該第一金屬層21一同剝下而移除，並於該第二金屬層22（導電柱24）之外露表面上形成焊料凸塊31。
第二實施例
　　第3A至3B圖所示者，係為本發明之封裝結構之製法之另一實施例的剖視圖。
　　如第3A圖所示，係延續自第2G圖，沿該二子承載板201間之界面分離上下兩部分，於該線路層26上覆晶接置至少一半導體晶片29，並於該絕緣保護層27上形成包覆該半導體晶片29的封裝膠體30。
　　如第3B圖所示，將該子承載板201連同該第一金屬層21一同剝下而移除，並於該第二金屬層22（導電柱24）之外露表面上形成焊料凸塊31。
第三實施例
　　第4A至4B圖所示者，係為本發明之封裝基板之製法之一實施例的剖視圖。
　　如第4A圖所示，係延續自第2G圖，將該子承載板201連同該第一金屬層21一同剝下而移除。
　　如第4B圖所示，於該第二金屬層22（導電柱24）之外露表面上形成焊料凸塊31。
第四實施例
　　第5A至5D圖所示者，係為本發明之封裝基板之製法之另一實施例的剖視圖。
　　如第5A圖所示，係延續自第2F圖，移除部分厚度之該線路層26。
　　如第5B圖所示，將該子承載板201連同該第一金屬層21一同剝下而移除。
　　如第5C圖所示，於該線路層26上形成表面處理層28。
　　如第5D圖所示，於該第二金屬層22（導電柱24）之外露表面上形成焊料凸塊31。
　　綜上所述，相較於習知技術，本發明係可將該子承載板連同該第一金屬層一同剝下而移除，無須使用蝕刻製程即可形成對應導電柱之凹部，因此省去蝕刻步驟與形成絕緣保護層之步驟，進而能縮短整體製作流程，並降低整體製作成本。
　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10、20．．．承載板
11．．．阻障層
12．．．銅層
121、24．．．導電柱
122．．．薄銅層
13、23．．．圖案化阻層
14、25．．．介電層
140．．．凹槽
15、26．．．線路層
16．．．第一絕緣保護層
160．．．第一開孔
17．．．第二絕緣保護層
170．．．第二開孔
18、28．．．表面處理層
19、31．．．焊料凸塊
21．．．第一金屬層
22．．．第二金屬層
250．．．圖案化凹槽
201．．．子承載板
27．．．絕緣保護層
270．．．開孔
29．．．半導體晶片
30．．．封裝膠體
　　第1A至1J圖所示者係習知之無核心層型式之封裝基板之製法的剖視圖；
　　第2A至2I圖所示者係為本發明之封裝結構之製法之一實施例的剖視圖；
　　第3A至3B圖所示者係為本發明之封裝結構之製法之另一實施例的剖視圖；
　　第4A至4B圖所示者係為本發明之封裝基板之製法之一實施例的剖視圖；以及
　　第5A至5D圖所示者係為本發明之封裝基板之製法之另一實施例的剖視圖。
20．．．承載板
201．．．子承載板
21．．．第一金屬層
22．．．第二金屬層
24．．．導電柱
25．．．介電層
250．．．圖案化凹槽
26．．．線路層

Claims (11)

  1. 一種封裝基板之製法，係包括：
    　　於一承載板之相對兩表面上均依序形成第一金屬層與第二金屬層；
    　　圖案化該第一金屬層與該第二金屬層，以形成複數導電柱；
    　　於該承載板上形成介電層，以包覆該等導電柱；
    　　於該介電層表面形成圖案化凹槽；以及
    　　於該圖案化凹槽中形成線路層，且該線路層電性連接至該導電柱。
  2. 如申請專利範圍第1項所述之封裝基板之製法，復包括移除該承載板與該第一金屬層。
  3. 如申請專利範圍第1項所述之封裝基板之製法，復包括移除部分厚度之該線路層，並移除該承載板與該第一金屬層。
  4. 如申請專利範圍第1項所述之封裝基板之製法，復包括於該介電層表面與線路層上形成具有複數開孔的絕緣保護層，且該開孔外露部分該線路層。
  5. 如申請專利範圍第4項所述之封裝基板之製法，復包括於該開孔中的線路層上形成表面處理層。
  6. 如申請專利範圍第2或3項所述之封裝基板之製法，復包括於該第二金屬層之外露表面上形成焊料凸塊。
  7. 一種封裝結構之製法，係包括：
    　　於一承載板之相對兩表面上均依序形成第一金屬層與第二金屬層；
    　　圖案化該第一金屬層與該第二金屬層，以形成複數導電柱；
    　　於該承載板上形成介電層，以包覆該等導電柱；
    　　於該介電層表面形成圖案化凹槽；
    　　於該圖案化凹槽中形成線路層，且該線路層電性連接該導電柱；
    　　於該介電層上設置至少一半導體晶片，並將該半導體晶片電性連接至該線路層；
    　　於該介電層上形成包覆該半導體晶片的封裝膠體；以及
    　　移除該承載板與該第一金屬層。
  8. 如申請專利範圍第7項所述之封裝結構之製法，其中，該半導體晶片係藉由打線方式或覆晶方式電性連接該線路層。
  9. 如申請專利範圍第7項所述之封裝結構之製法，復包括於該介電層表面與線路層上形成具有複數開孔的絕緣保護層，且該開孔外露部分該線路層。
  10. 如申請專利範圍第9項所述之封裝結構之製法，復包括於該開孔中的線路層上形成表面處理層。
  11. 如申請專利範圍第7項所述之封裝結構之製法，復包括於該第二金屬層之外露表面上形成焊料凸塊。
TW101135266A 2012-09-26 2012-09-26 封裝基板與封裝結構之製法 TWI512922B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101135266A TWI512922B (zh) 2012-09-26 2012-09-26 封裝基板與封裝結構之製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101135266A TWI512922B (zh) 2012-09-26 2012-09-26 封裝基板與封裝結構之製法

Publications (2)

Publication Number Publication Date
TW201413887A true TW201413887A (zh) 2014-04-01
TWI512922B TWI512922B (zh) 2015-12-11

Family

ID=55181842

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135266A TWI512922B (zh) 2012-09-26 2012-09-26 封裝基板與封裝結構之製法

Country Status (1)

Country Link
TW (1) TWI512922B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922845B1 (en) 2016-11-03 2018-03-20 Micron Technology, Inc. Semiconductor package and fabrication method thereof
TWI632624B (zh) * 2014-06-17 2018-08-11 矽品精密工業股份有限公司 封裝基板結構及其製法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607676B (zh) * 2016-06-08 2017-12-01 矽品精密工業股份有限公司 封裝基板及其電子封裝件與製法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
TWI394248B (zh) * 2008-05-22 2013-04-21 Unimicron Technology Corp 封裝基板之製法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632624B (zh) * 2014-06-17 2018-08-11 矽品精密工業股份有限公司 封裝基板結構及其製法
US9922845B1 (en) 2016-11-03 2018-03-20 Micron Technology, Inc. Semiconductor package and fabrication method thereof
TWI628762B (zh) * 2016-11-03 2018-07-01 美光科技公司 半導體封裝及其製作方法

Also Published As

Publication number Publication date
TWI512922B (zh) 2015-12-11

Similar Documents

Publication Publication Date Title
TWI390692B (zh) 封裝基板與其製法暨基材
JP5390346B2 (ja) パッケージ基板の製造方法
TWI555166B (zh) 層疊式封裝件及其製法
TWI474450B (zh) 封裝載板及其製作方法
TWI548043B (zh) 封裝結構及其製法
TWI594382B (zh) 電子封裝件及其製法
TWI525769B (zh) 封裝基板及其製法
TWI571185B (zh) 電子封裝件及其製法
TW201711152A (zh) 電子封裝件及其製法
TWI570816B (zh) 封裝結構及其製法
TW201628145A (zh) 電子封裝結構及其製法
TWI491017B (zh) 半導體封裝件及其製法
TWI548050B (zh) 封裝結構及其製法與封裝基板
TWI512922B (zh) 封裝基板與封裝結構之製法
TWI678952B (zh) 線路板結構及其製作方法
TWI723414B (zh) 電子封裝件及其製法
TW201530728A (zh) 具有嵌設元件的積體電路封裝系統及製造該積體電路封裝系統的方法
TWI433278B (zh) 無承載板之封裝件及其製法
TWI624011B (zh) 封裝結構及其製法
TWI484600B (zh) 無核心封裝基板及其製法
TWI591739B (zh) 封裝堆疊結構之製法
TWI566330B (zh) 電子封裝結構之製法
TWI411362B (zh) 無核心層之封裝基板及其製法
JP7130047B2 (ja) 集積回路モジュール構造及びその製作方法
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees