TWI394248B - 封裝基板之製法 - Google Patents

Description

封裝基板之製法

本發明係有關於一種封裝基板之製法，尤指一種無核心層封裝基板之製法。

隨著電子產業的蓬勃發展，為滿足半導體封裝件高積集度(Integration)及微型化的封裝要求下，發展出多數主、被動元件及線路之多層電路板，以於有限的空間下，藉由層間連接技術(Interlayer connection)擴大電路板上可利用的佈線空間，以配合高密度線路之積體電路的使用需求。另外，習知覆晶式半導體封裝件係將半導體晶片以覆晶接合(Flip chip)電性連接封裝基板。

請參閱第1A至1F圖，係為習知封裝基板之製法。

如第1A圖所示，提供一核心板10，於該核心板10之表面形成第一線路層101，且於該核心板10中形成導電通孔102以電性連接該核心板10兩表面上之第一線路層101。

如第1B圖所示，於該核心板10及第一線路層101上形成第一介電層11，且於該第一介電層11中形成複數介電層開孔110，以顯露部份第一線路層101。

如第1C圖所示，於部份第一線路層101、介電層開孔110的孔壁、及第一介電層11上形成導電層12，且於該導電層12上形成光阻層13，該光阻層13並形成複數開口區130，其中部份開口區130對應顯露該介電層開孔 110及其孔端周圍之導電層12。

如第1D圖所示，於該開口區130中之導電層12上電鍍形成第二線路層14，且於該介電層開孔110中形成第一導電盲孔141以電性連接該第一線路層101。

如第1E圖所示，移除該光阻層13及其所覆蓋之導電層12，以顯露該第一介電層11及第二線路層14。

如第1F圖所示，於該第一介電層11及第二線路層14上形成增層結構15，該增層結構15係包括至少一第二介電層151、形成於該第二介電層151上之第三線路層152、及形成於該第二介電層151中之第二導電盲孔153，且該第二導電盲孔153電性連接該第二及第三線路層14,152，又該第三線路層152具有電性接觸墊154，且於該增層結構15上形成防焊層16，該防焊層16中並形成開孔160以顯露該電性接觸墊154，而完成一封裝基板；該封裝基板一側之電性接觸墊154用以供電性連接半導體晶片(圖未示)，而另一側之電性接觸墊154藉由焊料球(圖未示)以供電性連接印刷電路板(圖未示)。

惟，習知封裝基板結構具有核心板10，因訊號傳遞路徑過長而使訊號傳遞速率降低或訊號衰減，且於封裝基板中設有該核心板10，導致該封裝基板整體厚度增加，而無法達到薄小之目的。

另外，習知於核心板10形成之導電通孔102，其兩端分別於該核心板10兩表面占用佈線之面積，而無法增加線路佈局密度。

因此，如何提出一種封裝基板製法，以使封裝基板達到薄小體積、提高訊號傳遞速率、及增加線路佈局密度，實以成為目前業界亟待克服之課題。

鑑於上述習知技術之種種缺失，本發明之一目的在於提供一種封裝基板之製法，以使封裝基板達到體積薄小。

本發明之另一目的在於提供一種封裝基板之製法，以提高訊號傳遞速率。

本發明之又一目的在於提供一種封裝基板之製法，以增加線路佈局密度。

本發明之再一目的在於提供一種封裝基板之製法，以保護基板本體可避免產生過度侵蝕現象。

為達上述及其它目的，本發明揭露一種封裝基板之製法，係包括：提供一承載板，係具有側表面及相對之兩表面，於該承載板之兩表面形成剝離層，且於該剝離層上及承載板之側表面形成第一金屬層，並於第一金屬層上形成第二金屬層；於該第二金屬層上形成第一介電層，且形成介電層開孔，以顯露部份第二金屬層；於該第一介電層上形成第一線路層，並於該介電層開孔中形成電性連接第一線路層之第一導電盲孔；於該第一介電層及第一線路層上形成增層結構，以形成一初始基板；沿該初始基板之邊緣進行切割，以顯露該剝離層及承載板；移除該承載板及剝離層，以分成兩基板本體，並顯露各基板本體之第一金屬層；以及移除該第一及第二金屬層，以顯露該第一介電層 及第一導電盲孔。

上述製法中，係可用不同蝕刻液以依序移除第一及第二金屬層。

上述製法中，該第一金屬層係為銅箔，該第二金屬層係為錫或鎳，藉以保護基板本體之第一導電盲孔。

上述製法中，該第一線路層及該第一導電盲孔之製法，係可包括：於該第一介電層及介電層開孔之孔壁上形成第一導電層；於該第一導電層上形成第一阻層，且形成開口區以顯露部份第一導電層，且對應介電層開孔以顯露介電層開孔及其周圍之第一導電層；於該開口區中形成第一線路層，而於該介電層開孔中形成第一導電盲孔；以及移除該第一阻層及其所覆蓋之第一導電層。

上述製法中，復可包括於該第一介電層未形成增層結構之表面及第一導電盲孔上形成第一電性接觸墊，以電性連接第一導電盲孔。其中，該第一電性接觸墊之製法係可包括：於該第一介電層及第一導電盲孔上形成第二導電層；於該第二導電層及增層結構上分別形成第二阻層，且於該第二導電層上之第二阻層中形成開孔，以顯露該第一導電盲孔及其周圍之第二導電層；於該開孔中之第二導電層上形成該第一電性接觸墊；以及移除該第二阻層及其所覆蓋之第二導電層。

上述製法中，復可包括於該第一介電層及第一電性接觸墊上形成第一防焊層，且該第一防焊層中形成第一開孔，以顯露該第一電性接觸墊，並可於該第一電性接觸墊 上形成表面處理層。

上述製法中，該增層結構係可包括至少一第二介電層、形成於該第二介電層上之第二線路層、及形成於該第二介電層中之第二導電盲孔，且該第二導電盲孔電性連接該第一及第二線路層，而最外層之第二線路層具有第二電性接觸墊；又於該增層結構上形成第二防焊層，且形成第二開孔，以顯露該第二電性接觸墊。

依上述之製法，該第二電性接觸墊上可形成表面處理層，亦可於該第二電性接觸墊上先形成導電凸塊，再於該導電凸塊上形成表面處理層。

於上述製法之另一實施態樣中，復可包括於該第二防焊層上形成支撐層，且具有支撐層開口，以顯露部分第二防焊層、第二電性接觸墊及其周圍之佈局區域。

由上可知，本發明之封裝基板之製法係藉由第一及第二金屬層包覆承載板，以保護基板本體，再以不同蝕刻液移除第一及第二金屬層，俾能避免過度侵蝕而破壞第一導電盲孔。另外，相較於習知技術，本發明所製作之封裝基板因無核心層之設置，而減少封裝基板之厚度，有效達到體積薄小之目的，並可避免訊號傳遞路徑過長，有效達到訊號傳遞速率提高之目的，更因無導電通孔占用佈線之面積，而得以有效達到提高佈線密度之目的。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地 瞭解本發明之其他優點及功效。

請參閱第2A至2O圖，係為本發明之封裝基板之製法之剖面示意圖。

如第2A圖所示，首先，提供一整版面(panel)之承載板20，係具有側表面20b及相對之上、下兩表面20a，該承載板20可為具雙面銅箔(圖未示)之樹脂基材(CCL)，於該上、下表面20a形成剝離層201，且於該剝離層201上及該承載板20之側表面20b形成例如為銅箔之第一金屬層21a，並於該第一金屬層21a上形成例如為錫或鎳之第二金屬層21b。

如第2B圖所示，於對應承載板20上、下表面20a之第二金屬層21b上形成第一介電層22a，且形成複數介電層開孔220a，以顯露部份該第二金屬層21b。

如第2C圖所示，於該第一介電層22a及該介電層開孔220a之孔壁上形成第一導電層23a，且於該第一導電層23a上形成第一阻層24a，並於該第一阻層24a中形成複數開口區240a，以顯露部份之第一導電層23a，而部份開口區240a對應介電層開孔220a，以顯露各該介電層開孔220a中之第二金屬層21b及其周圍之第一導電層23a。

所述之第一導電層23a主要作為後述電鍍金屬所需之電流傳導路徑，其可由金屬、合金、沉積數層金屬層、或導電高分子材料所構成；而該第一阻層24a係為例如乾膜或液態光阻等，其利用印刷、旋塗或貼合等方式形成於該第一導電層23a上，再藉由曝光、顯影等方式加以圖案 化，以形成該開口區240a。

如第2D圖所示，藉由該第一導電層23a作為電流傳導路徑，以於該開口區240a中之第一導電層23a上形成第一線路層25a，並於各該介電層開孔220a中形成第一導電盲孔251a，且該第一導電盲孔251a電性連接該第一線路層25a；所述之第一線路層25a之材料係為金屬；惟，依實際操作之經驗，由於銅為成熟之電鍍材料且成本較低，因此，以電鍍銅較佳，但非以此為限。

如第2E圖所示，移除該第一阻層24a及其所覆蓋之第一導電層23a，以顯露該第一線路層25a及第一介電層22a。

如第2F圖所示，接著，於該第一介電層22a及第一線路層25a上形成增層結構26，以形成一初始基板2a。

所述之增層結構26係包括至少一第二介電層22b、形成於該第二介電層22b上之第二線路層25b、及形成於該第二介電層22b中之複數第二導電盲孔251b，且各該第二導電盲孔251b電性連接該第二線路層25b，而部份之第二導電盲孔251b電性連接第一線路層25a。

如第2G圖所示，沿該初始基板2a之邊緣s(如第2F圖所示)進行切割，以移除部份增層結構26、部份第一介電層22a、部份第二金屬層21b、部份第一金屬層21a、部份剝離層201、及部份承載板20，以顯露該剝離層201及承載板20之側邊20c。

如第2H圖所示，移除該承載板20及剝離層201以分 成兩基板本體2，並顯露各基板本體2之第一金屬層21a。

如第2I圖所示，以不同蝕刻液依序移除各基板本體2之第一金屬層21a及第二金屬層21b，以顯露各基板本體2之第一介電層22a及第一導電盲孔251a。

如第2J圖所示，於該第一介電層22a及第一導電盲孔251a上形成第二導電層23b；再於該第二導電層23b及增層結構26上分別形成第二阻層24b，且於該第二導電層23b上之第二阻層24b形成複數開孔240b，以對應顯露各該第一導電盲孔251a及其孔端周圍之第二導電層23b。

如第2K圖所示，於該開孔240b中之第二導電層23b上電鍍形成電性連接第一導電盲孔251a之第一電性接觸墊26a。

如第2L圖所示，移除該增層結構26上之第二阻層24b、第一介電層22a上之第二阻層24b及其所覆蓋之第二導電層23b。

如第2M圖所示，於該第一介電層22a未形成增層結構26之表面及第一電性接觸墊26a上形成第一防焊層27a，且該第一防焊層27a形成複數第一開孔270a，以對應顯露各該第一電性接觸墊26a；又，增層結構26最外層之第二線路層25b具有第二電性接觸墊26b，並於增層結構26上形成第二防焊層27b，且該第二防焊層27b具有複數第二開孔270b，以對應顯露第二電性接觸墊26b。

如第2N及2N’圖所示，於該第一電性接觸墊26a上 形成表面處理層28b，且於第二電性接觸墊26b上依序形成導電凸塊28a及表面處理層28b，以完成一整版面之封裝基板，如第2N圖所示；該導電凸塊28a係為銅(Cu)，該表面處理層28b係為錫－鉛(Sn－Pb)、錫－銀(Sn－Ag)、錫－銀－銅(SAC)、或錫(Sn)。另外，於其他實施例中，如第2N’圖所示，亦可只於第二電性接觸墊26b上形成表面處理層28b。

如第2O圖所示，係接續第2N圖，將整版面之封裝基板經由切割形成複數封裝基板單元，再於各封裝基板單元之第二防焊層27b上形成支撐層29，且該支撐層29具有支撐層開口290，以顯露部分之第二防焊層27b及全部第二電性接觸墊26b及其周圍之佈局區域；藉由該支撐層29以提高封裝基板強度，避免封裝基板產生翹曲。

綜上所述，本發明之封裝基板之製法，係藉由該第一及第二金屬層21a,21b包覆該承載板20，以保護形成於該承載板20上之基板本體2，再以不同蝕刻液依序移除該第一及第二金屬層21a,21b，以藉由該第二金屬層21b保護該基板本體2，俾能避免過度侵蝕而破壞第一導電盲孔251a。

另外，本發明所製作之封裝基板因該基板本體2不具核心層，故能使訊號傳遞路徑減短，而避免因訊號傳遞路徑過長，致使訊號傳遞速率降低或訊號衰減，故有效達到訊號傳遞速率提高之目的。

又，因不具核心層，不僅得以減少封裝基板之厚度， 而達到體積薄小之目的，且無需製作導電通孔，以避免導電通孔占用佈線之面積，而有效達到提高佈線密度之目的。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

10‧‧‧核心板

101,25a‧‧‧第一線路層

102‧‧‧導電通孔

11,22a‧‧‧第一介電層

110,220a‧‧‧介電層開孔

12‧‧‧導電層

13‧‧‧光阻層

130,240a‧‧‧開口區

14,25b‧‧‧第二線路層

141,251a‧‧‧第一導電盲孔

153,251b‧‧‧第二導電盲孔

15,26‧‧‧增層結構

151,22b‧‧‧第二介電層

152‧‧‧第三線路層

154‧‧‧電性接觸墊

16‧‧‧防焊層

160,240b‧‧‧開孔

2‧‧‧基板本體

2a‧‧‧初始基板

20‧‧‧承載板

20a‧‧‧表面

20b‧‧‧側表面

20c‧‧‧側邊

201‧‧‧剝離層

21a‧‧‧第一金屬層

21b‧‧‧第二金屬層

23a‧‧‧第一導電層

23b‧‧‧第二導電層

24a‧‧‧第一阻層

24b‧‧‧第二阻層

26a‧‧‧第一電性接觸墊

26b‧‧‧第二電性接觸墊

27a‧‧‧第一防焊層

270a‧‧‧第一開孔

27b‧‧‧第二防焊層

270b‧‧‧第二開孔

28a‧‧‧導電凸塊

28b‧‧‧表面處理層

29‧‧‧支撐層

290‧‧‧支撐層開口

s‧‧‧邊緣

第1A至1F圖係為習知封裝基板之製法示意圖；以及第2A至2O圖係為本發明封裝基板之製法剖面示意圖；其中，第2N’圖係為第2N圖之另一實施態樣。

2a‧‧‧初始基板

20‧‧‧承載板

201‧‧‧剝離層

21a‧‧‧第一金屬層

21b‧‧‧第二金屬層

22a‧‧‧第一介電層

22b‧‧‧第二介電層

25a‧‧‧第一線路層

25b‧‧‧第二線路層

251a‧‧‧第一導電盲孔

251b‧‧‧第二導電盲孔

26‧‧‧增層結構

s‧‧‧邊緣

Claims (13)

1. 一種封裝基板之製法，係包括：提供一承載板，係具有側表面及相對之兩表面，於該承載板之兩表面上形成剝離層，且於該剝離層的全部表面上及該承載板之側表面形成第一金屬層，並於該第一金屬層的全部表面上形成第二金屬層；於該第二金屬層上形成第一介電層，且形成複數介電層開孔，以顯露部份之第二金屬層；於該第一介電層上形成第一線路層，並於各該介電層開孔中形成第一導電盲孔，且各該第一導電盲孔電性連接該第一線路層；於該第一介電層及第一線路層上形成增層結構，以形成一初始基板；沿該初始基板之邊緣進行切割，以移除部份之增層結構、第一介電層、第二金屬層、第一金屬層、剝離層、及承載板，以顯露該剝離層及承載板之側表面；移除該承載板及剝離層，以分成兩基板本體，並顯露各該基板本體之第一金屬層，其中，該第二金屬層完全覆蓋該第一介電層之未形成有該增層結構的一側，該第一金屬層完全覆蓋該第二金屬層之未形成有該第一介電層的一側；移除該第一及第二金屬層，以顯露該第一介電層及各該第一導電盲孔；於該第一介電層未形成增層結構之表面及各該 第一導電盲孔上形成第一電性接觸墊，以電性連接各該第一導電盲孔；以及於該第一介電層及第一電性接觸墊上形成第一防焊層，且該第一防焊層中形成第一開孔，以顯露該第一電性接觸墊。
2. 如申請專利範圍第1項之封裝基板之製法，其中，該第一金屬層係為銅箔。
3. 如申請專利範圍第1項之封裝基板之製法，其中，該第二金屬層係為錫或鎳，藉以保護基板本體之第一導電盲孔。
4. 如申請專利範圍第1項之封裝基板之製法，其中，該第一及第二金屬層係以不同蝕刻液依序被移除。
5. 如申請專利範圍第1項之封裝基板之製法，其中，該第一線路層及各該第一導電盲孔之製法，係包括：於該第一介電層及各該介電層開孔之孔壁上形成第一導電層；於該第一導電層上形成第一阻層，該第一阻層形成複數開口區，以顯露部份之第一導電層，其中部份之開口區對應該介電層開孔，以顯露該介電層開孔中及其周圍之該第一導電層；於該開口區中之第一導電層上形成第一線路層，並於該介電層開孔中形成第一導電盲孔；以及移除該第一阻層及其所覆蓋之第一導電層。
6. 如申請專利範圍第1項之封裝基板之製法，其中，該 第一電性接觸墊之製法，係包括：於該第一介電層及各該第一導電盲孔上形成第二導電層；於該第二導電層及該增層結構上分別形成第二阻層，且於該第二導電層上之第二阻層中形成複數開孔，以顯露各該第一導電盲孔及其周圍之第二導電層；於該開孔中之第二導電層上形成該第一電性接觸墊；以及移除該第二阻層及其所覆蓋之第二導電層。
7. 如申請專利範圍第6項之封裝基板之製法，其中，該第一電性接觸墊上形成表面處理層。
8. 如申請專利範圍第1項之封裝基板之製法，其中，該增層結構係包括至少一第二介電層、形成於該第二介電層上之第二線路層、及形成於該第二介電層中之第二導電盲孔，且該第二導電盲孔並電性連接該第一及第二線路層，又最外之該第二線路層具有第二電性接觸墊。
9. 如申請專利範圍第8項之封裝基板之製法，其中，該增層結構上形成第二防焊層，且於該第二防焊層形成第二開孔，以顯露該第二電性接觸墊。
10. 如申請專利範圍第9項之封裝基板之製法，復包括於該第二防焊層上形成支撐層，該支撐層具有支撐層開口，以顯露部分該第二防焊層、該第二電性接觸墊及 其周圍之佈局區域。
11. 如申請專利範圍第8項之封裝基板之製法，其中，該第二電性接觸墊上形成表面處理層。
12. 如申請專利範圍第8項之封裝基板之製法，其中，該第二電性接觸墊上形成導電凸塊。
13. 如申請專利範圍第12項之封裝基板之製法，其中，該導電凸塊表面形成表面處理層。