TWI446850B - 線路層之製法 - Google Patents

線路層之製法 Download PDF

Info

Publication number
TWI446850B
TWI446850B TW101136256A TW101136256A TWI446850B TW I446850 B TWI446850 B TW I446850B TW 101136256 A TW101136256 A TW 101136256A TW 101136256 A TW101136256 A TW 101136256A TW I446850 B TWI446850 B TW I446850B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
circuit
dielectric
circuit layer
Prior art date
Application number
TW101136256A
Other languages
English (en)
Other versions
TW201415978A (zh
Inventor
Ying Tung Wang
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW101136256A priority Critical patent/TWI446850B/zh
Publication of TW201415978A publication Critical patent/TW201415978A/zh
Application granted granted Critical
Publication of TWI446850B publication Critical patent/TWI446850B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

線路層之製法
  本發明係有關一種線路層之製法,尤指一種細線寬之線路層之製法。
  隨著電子產業的蓬勃發展,電子產品也逐漸朝向多功能與高效能的趨勢。為了滿足半導體封裝件的高整合度(integration)及微型化(miniaturization)的封裝需求,以供更多主、被動元件及線路的載接,半導體封裝基板亦逐漸由雙層電路板演變成多層電路板(multi-layer board),俾於有限的空間下運用層間連接技術(interlayer connection)以擴大半導體封裝基板上可供利用的線路佈局面積,並能配合高線路密度之積體電路(integrated circuit)的使用需求,且降低封裝基板的厚度,而能使封裝件達到輕薄短小及提高電性功能之目的。
  一般封裝基板皆會有至少一線路層的製作,第1A至1J圖所示者,係為習知線路層之製法的剖視圖。
  如第1A圖所示,提供一基板本體10,其上形成有表面線路11。
  如第1B圖所示,於該基板本體10與表面線路11上形成介電層12。
  如第1C圖所示,利用雷射形成複數外露部分該表面線路11的介電層盲孔120。
  如第1D圖所示,於該介電層12與表面線路11上形成導電層13。
  如第1E圖所示,於該導電層13上形成阻層14。
  如第1F圖所示,圖案化該阻層14,以形成複數阻層開孔140,且部分該阻層開孔140對應外露該介電層盲孔120。
  如第1G圖所示,於該阻層開孔140與介電層盲孔120中分別電鍍形成線路層151與導電盲孔152。
  如第1H圖所示,移除該阻層14及其所覆蓋的導電層13。
  如第1I圖所示,於該介電層12與線路層151上形成絕緣保護層16。
  如第1J圖所示,形成複數外露部分該線路層151的絕緣保護層開孔160。
  惟,習知技術係必須使用阻層來形成線路層,因此線路層的線寬與線距受限於阻層本身的特性,而不利於細線寬與細線距的發展;此外,使用後之用以移除阻層之化學藥劑與被該化學藥劑移除後之阻層均為有害環境的事業廢棄物,而不利於環境保護。
  因此,如何克服上述習知技術中之種種問題,實已成目前亟欲解決的課題。
  鑑於上述習知技術之種種缺失,本發明揭露一種線路層之製法,係包括:於一介電層上形成觸媒層;移除部分該觸媒層及其下方之部分厚度之該介電層;於該觸媒層上化學沉積第一金屬層;於該介電層與第一金屬層上形成第二金屬層;移除高於該第一金屬層頂面之第二金屬層,以於該介電層上形成線路層,該線路層之底面係低於該介電層之頂面;以及移除該第一金屬層與觸媒層。
  本發明復揭露另一種線路層之製法,係包括:於一介電層上形成觸媒層;移除部分該觸媒層及其下方之部分厚度之該介電層;以及於該觸媒層上化學沉積金屬層,且該觸媒層與金屬層係構成線路層,該線路層之底面係高於該線路層周緣之介電層之頂面。
  由上可知,本發明係無須使用阻層來形成線路層,所以線路層的線寬與線距將不受阻層本身特性限制,而有利於細線寬與細線距的發展;再者,本發明亦不會有使用後之用以移除該阻層的化學藥劑與被該化學藥劑移除後之阻層,故能減少事業廢棄物,進而有利於環境保護。
  以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
  須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如「頂」、「底」、「上」、「下方」、「周緣」及「一」等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
第一實施例
  第2A至2I圖所示者,係為本發明之線路層之製法之第一實施例的剖視圖。
  如第2A圖所示,提供一基板本體20,其上形成有表面線路21,且該基板本體20與表面線路21上形成有該介電層22。
  如第2B圖所示,於該介電層22上沉積形成觸媒層23,該觸媒層23之材質可包含鈀。
  如第2C圖所示,移除部分該觸媒層23及其下方之部分(少量)厚度之該介電層22,以形成介電層凹槽221與外露部分該表面線路21的介電層盲孔220,且移除該觸媒層23之方式係可使用雷射或噴砂。
  如第2D圖所示,於該觸媒層23上化學沉積第一金屬層24,該第一金屬層24之材質可為金屬鎳、鉻、錫、鋅、鎘、鉛、金、鉑、銀、鈷、錳、銻、鉍、鎵、銦、鉈、釙、銥、錸、銠、鋨、鎢、鋁、鈦、鋯、鉬、鑭、鍺,或為合金錫-鉛、錫-鉛-銻、錫-鉛-鋅、鎳-錫、鎳-鈷。
  如第2E圖所示,於該介電層22、該表面線路21與該第一金屬層24上形成導電層25。
  如第2F圖所示,於該導電層25上電鍍形成第二金屬層26,該第二金屬層26之材質可為銅。
  如第2G圖所示,移除高於該第一金屬層24頂面之第二金屬層26與導電層25,以於該介電層22上形成線路層262,又該第二金屬層26填入該介電層盲孔220中以形成電性連接該表面線路21的導電盲孔261,且該線路層262之底面係低於該介電層22之頂面,移除高於該第一金屬層24頂面之第二金屬層26之方式可為化學機械研磨(CMP)。
  如第2H圖所示,移除該第一金屬層24與觸媒層23。
  如第2I圖所示,於該介電層22與線路層262上形成絕緣保護層27,且該絕緣保護層27具有複數外露部分該線路層262之絕緣保護層開孔270。
第二實施例
  第3A至3E圖所示者,係為本發明之線路層之製法之第二實施例的剖視圖。
  如第3A圖所示,提供一基板本體30,其上形成有表面線路31,該基板本體30與表面線路31上形成有介電層32,且該表面線路31上形成有嵌埋於該介電層32中並外露於該介電層32表面的導電盲孔33。
  如第3B圖所示,於該介電層32與導電盲孔33上形成觸媒層34,該觸媒層34之材質可包含鈀。
  如第3C圖所示,移除部分該觸媒層34及其下方之部分(少量)厚度之該介電層32,以形成介電層凹槽320,且移除該觸媒層34之方式係可使用雷射或噴砂。
  如第3D圖所示,於該觸媒層34上化學沉積金屬層35,且該觸媒層34與金屬層35係構成線路層36,該線路層36之底面係高於該線路層36周緣之介電層32之頂面,且該導電盲孔33並電性連接該表面線路31與線路層36,該金屬層35之材質可為銅。
  如第3E圖所示,於該介電層32與線路層36上形成絕緣保護層37,且該絕緣保護層37具有複數外露部分該線路層36之絕緣保護層開孔370。
  要補充說明的是,本發明之實施並不以存在有該基板本體、表面線路或導電盲孔為必要,凡於介電層上形成線路層者,皆可適用;此外,本發明並不以實施例所示者為限,即於如第2H或3D圖所示地形成線路層之後與形成絕緣保護層之前,可再繼續進行線路增層步驟,例如覆蓋介電層並於其上形成另一線路層等,且形成該另一線路層之方式亦可利用本發明之製法。
  綜上所述,相較於習知技術,本發明係無須使用阻層來形成線路層,所以線路層的線寬與線距將不受阻層本身特性限制,而有利於細線寬與細線距的發展;再者,本發明亦不會有使用後之用以移除該阻層的化學藥劑與被該化學藥劑移除後之阻層,故能減少事業廢棄物,進而有利於環境保護。
  上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
10,20,30...基板本體
11,21,31...表面線路
12,22,32...介電層
120...介電層盲孔
13,25...導電層
14...阻層
140...阻層開孔
151,262,36...線路層
152,261,33...導電盲孔
16,27,37...絕緣保護層
160,270,370...絕緣保護層開孔
23,34...觸媒層
220...介電層盲孔
221,320...介電層凹槽
24...第一金屬層
26...第二金屬層
35...金屬層
  第1A至1J圖所示者係為習知線路層之製法的剖視圖;
  第2A至2I圖所示者係為本發明之線路層之製法之第一實施例的剖視圖;以及
  第3A至3E圖所示者係為本發明之線路層之製法之第二實施例的剖視圖。
20...基板本體
21...表面線路
22...介電層
220...介電層盲孔
221...介電層凹槽
25...導電層
26...第二金屬層
261...導電盲孔
262...線路層

Claims (13)

  1. 一種線路層之製法,係包括:
      於一介電層上形成觸媒層;
      移除部分該觸媒層及其下方之部分厚度之該介電層;
      於該觸媒層上化學沉積第一金屬層;
      於該介電層與第一金屬層上形成第二金屬層;
      移除高於該第一金屬層頂面之第二金屬層,以於該介電層上形成線路層,該線路層之底面係低於該介電層之頂面;以及
      移除該第一金屬層與觸媒層。
  2. 如申請專利範圍第1項所述之線路層之製法,於形成該觸媒層之前,提供一基板本體,其上形成有表面線路,且該基板本體與表面線路上形成有該介電層,移除部分厚度之該介電層復包括形成外露部分該表面線路的介電層盲孔,又該第二金屬層填入該介電層盲孔中以形成電性連接該表面線路的導電盲孔。
  3. 如申請專利範圍第1項所述之線路層之製法,復包括於該介電層與線路層上形成絕緣保護層,且該絕緣保護層具有複數外露部分該線路層之絕緣保護層開孔。
  4. 如申請專利範圍第1項所述之線路層之製法,其中,該觸媒層之材質係包含鈀。
  5. 如申請專利範圍第1項所述之線路層之製法,其中,移除高於該第一金屬層頂面之第二金屬層之方式係為化學機械研磨。
  6. 如申請專利範圍第1項所述之線路層之製法,其中,該第二金屬層係藉由電鍍方式形成。
  7. 如申請專利範圍第1項所述之線路層之製法,其中,移除部分該觸媒層及其下方之部分厚度之該介電層之方式係使用雷射或噴砂。
  8. 一種線路層之製法,係包括:
      於一介電層上形成觸媒層;
      移除部分該觸媒層及其下方之部分厚度之該介電層;以及
      於該觸媒層上化學沉積金屬層,且該觸媒層與金屬層係構成線路層,該線路層之底面係高於該線路層周緣之介電層之頂面。
  9. 如申請專利範圍第8項所述之線路層之製法,於形成該觸媒層之前,提供一基板本體,其上形成有表面線路,該基板本體與表面線路上形成有該介電層,且該表面線路上形成有嵌埋於該介電層中並外露於該介電層表面的導電盲孔,該導電盲孔上形成有該觸媒層,該導電盲孔並電性連接該表面線路與線路層。
  10. 如申請專利範圍第8項所述之線路層之製法,復包括於該介電層與線路層上形成絕緣保護層,且該絕緣保護層具有複數外露部分該線路層之絕緣保護層開孔。
  11. 如申請專利範圍第8項所述之線路層之製法,其中,該觸媒層之材質係包含鈀。
  12. 如申請專利範圍第8項所述之線路層之製法,其中,該金屬層之材質係為銅。
  13. 如申請專利範圍第8項所述之線路層之製法,其中,移除部分該觸媒層及其下方之部分厚度之該介電層之方式係使用雷射或噴砂。
TW101136256A 2012-10-01 2012-10-01 線路層之製法 TWI446850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101136256A TWI446850B (zh) 2012-10-01 2012-10-01 線路層之製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101136256A TWI446850B (zh) 2012-10-01 2012-10-01 線路層之製法

Publications (2)

Publication Number Publication Date
TW201415978A TW201415978A (zh) 2014-04-16
TWI446850B true TWI446850B (zh) 2014-07-21

Family

ID=51795192

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101136256A TWI446850B (zh) 2012-10-01 2012-10-01 線路層之製法

Country Status (1)

Country Link
TW (1) TWI446850B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578868B (zh) * 2016-01-13 2017-04-11 摩爾創新科技股份有限公司 曲面電路基板之製造方法
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Also Published As

Publication number Publication date
TW201415978A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
US7908744B2 (en) Method for fabricating printed circuit board having capacitance components
TW201108367A (en) Coreless package substrate and method of forming the same
JP2007013092A5 (zh)
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
TWI403236B (zh) 線路基板製程及線路基板
US9899235B2 (en) Fabrication method of packaging substrate
CN102867807A (zh) 无核心层的封装基板及其制造方法
TWI542263B (zh) 中介基板及其製法
TWI484605B (zh) 封裝基板及其製造方法
TWI545997B (zh) 中介基板及其製法
TWI425889B (zh) 線路結構及其製作方法
TWI446850B (zh) 線路層之製法
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
TWI394248B (zh) 封裝基板之製法
TWI446843B (zh) 線路板及其製程
JP2008124339A5 (zh)
JP2007214568A (ja) 回路基板構造
TWI512922B (zh) 封裝基板與封裝結構之製法
TWI398936B (zh) 無核心層封裝基板及其製法
TWI501366B (zh) 封裝基板及其製法
TWI470759B (zh) 封裝基板及其製法
TW201601224A (zh) 封裝基板結構及其製法
US20080212287A1 (en) Semiconductor package structure with buried electronic device and manufacturing method therof
JP7439486B2 (ja) 配線基板および実装基板
JP7130047B2 (ja) 集積回路モジュール構造及びその製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees