TWI542263B - 中介基板及其製法 - Google Patents

中介基板及其製法 Download PDF

Info

Publication number
TWI542263B
TWI542263B TW103126156A TW103126156A TWI542263B TW I542263 B TWI542263 B TW I542263B TW 103126156 A TW103126156 A TW 103126156A TW 103126156 A TW103126156 A TW 103126156A TW I542263 B TWI542263 B TW I542263B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
conductive
circuit
post
Prior art date
Application number
TW103126156A
Other languages
English (en)
Other versions
TW201605299A (zh
Inventor
周保宏
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW103126156A priority Critical patent/TWI542263B/zh
Priority to CN201410435878.8A priority patent/CN105304584B/zh
Priority to US14/514,981 priority patent/US9911626B2/en
Publication of TW201605299A publication Critical patent/TW201605299A/zh
Application granted granted Critical
Publication of TWI542263B publication Critical patent/TWI542263B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Description

中介基板及其製法
本發明係有關一種中介基板，尤指一種封裝堆疊結構用之中介基板及其製法。
隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，遂堆加複數封裝結構以形成封裝堆疊結構(Package on Package，PoP)，此種封裝方式能發揮系統封裝(System in Package，簡稱SiP)異質整合特性，可將不同功用之電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，藉由堆疊設計達到系統的整合，適合應用於輕薄型各種電子產品。
早期封裝堆疊結構係將記憶體封裝件(俗稱記憶體IC)藉由複數焊球堆疊於邏輯封裝件(俗稱邏輯IC)上，且隨著電子產品更趨於輕薄短小及功能不斷提昇之需求，記憶體封裝件之佈線密度愈來愈高，以奈米尺寸作單位，因而其接點之間的間距更小；然，邏輯封裝件的間距係以微米尺寸作單位，而無法有效縮小至對應記憶體封裝件的 間距，導致雖有高線路密度之記憶體封裝件，卻未有可配合之邏輯封裝件，以致於無法有效生產電子產品。
因此，為克服上述問題，遂於記憶體封裝件11與邏輯封裝件12之間增設一中介基板(interposer substrate)10，如第1圖所示，該中介基板10之底端電性結合間距較大之具邏輯晶片120之邏輯封裝件12，而該中介基板10之上端電性結合間距較小之具記憶體晶片110之記憶體封裝件11。
然而，習知封裝堆疊結構1中，係以複數銲球13作為支撐與電性連接之元件，而隨著電子產品的接點(即I/O)數量愈來愈多，在封裝件的尺寸大小不變的情況下，各該銲球13間的間距需縮小，致使容易於回焊時發生橋接(bridge)的現象而發生短路(short circuit)問題，進而造成產品良率過低及可靠度不佳等問題。
因此，遂發展出以銅柱取代銲球13，藉由該銅柱於回焊時不會變形之特性，使各該銅柱之高度能保持一致，因而能避免橋接之問題，以提高產品良率。
第1A至1D圖係為習知中介基板10之製法之剖面示意圖。
如第1A圖所示，貫穿一如銅箔基材之板體10’以形成複數通孔100。
如第1B圖所示，於該板體10’之兩側藉由該銅箔10a分別形成一線路層15，且形成複數導電通孔16於該通孔100中以電性連接各該線路層15。
如第1C圖所示，形成一絕緣保護層17於該板體10’與各該線路層15上，且外露出部分線路層15，俾供作為電性接觸墊150。
如第1D圖所示，於該些電性接觸墊150上電鍍形成銅柱14。
惟，習知中介基板10之製法中，其製程較複雜(如形成通孔100)，致使成本較高，且需額外形成導電層140以電鍍製作該些銅柱14(依需求形成於一側或兩側)，故於後續移除多餘之導電層140時，通常會殘留些許之導電層140材質，因而會影響該些銅柱14之導電性(如殘留之導電層140會導通相鄰之銅柱14，導致短路)，使該中介基板10之整體導電性變差。
再者，該中介基板10之厚度需考量該板體10’(即核心層)而會受到限制(如難以薄化)，故當其厚度越薄時(如130um以下)，不僅不易生產，且易發生該板體10’破損等問題。
又，該線路層15之線寬/線距(Line Width/Line Space，簡稱L/S)的設計較易受限制，一般基板製程最小之線寬/線距僅能製出12/12um，但當L/S為25/25um以下時，良率即會受影響。
因此，如何克服習知技術中之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明提供一種中介基 板，係包括：一第一絕緣層，係具有相對之第一表面與第二表面；第一線路層，係設於該第一絕緣層之第一表面上；複數第一導電柱，係形成於該第一絕緣層中並連通至該第一絕緣層之第二表面；以及複數外接柱，係分別設於各該第一導電柱上，以令該第一導電柱電性連接該外接柱與該第一線路層。
本發明復提供一種中介基板之製法，係包括：提供具有第一線路層之一承載板(carrier)，且該第一線路層上具有複數第一導電柱；形成第一絕緣層於該承載板上，該第一絕緣層係具有相對之第一表面與第二表面，且該第一絕緣層藉其第一表面結合至該承載板上，而該第一導電柱係外露於該第一絕緣層之第二表面；形成外接柱於各該第一導電柱上方，且該外接柱電性連接該第一導電柱；以及移除該承載板，使該第一線路層外露於該第一絕緣層之第一表面。
前述之製法中，移除全部該承載板。
前述之中介基板及其製法中，該第一絕緣層係以鑄模方式、塗佈方式或壓合方式形成於該承載板上，故形成該第一絕緣層之材質係為鑄模化合物、底層塗料或介電材料。
前述之中介基板及其製法中，該第一線路層之表面係低於該第一絕緣層之第一表面。
前述之中介基板及其製法中，該第一導電柱之端面係齊平該第一絕緣層之第二表面。
前述之中介基板及其製法中，於形成該外接柱之前， 形成第二線路層於該第一絕緣層之第二表面與該些第一導電柱上，以於形成該外接柱後，該外接柱與該第一導電柱之間設有該第二線路層，且該第二線路層電性連接該外接柱與該第一導電柱。又於形成該外接柱之前，形成絕緣保護層於該第一絕緣層之第二表面與該第二線路層上，且令該絕緣保護層外露部分該第二線路層，供作為電性接觸墊以設置該外接柱。
前述之中介基板及其製法中，於形成該外接柱之前，形成線路增層結構於該第一絕緣層之第二表面與該些第一導電柱上，以於形成該外接柱後，該外接柱與該第一導電柱之間設有該線路增層結構，且該線路增層結構電性連接該外接柱與該第一導電柱。例如，該線路增層結構係包含至少一第二絕緣層、設於該第二絕緣層中之一第二線路層及複數導電體，該導電體係設於該第二線路層上，且該外接柱係設於該導電體上；或者，該線路增層結構係包含至少一第二絕緣層、及設於該第二絕緣層中之一第二線路層，且該外接柱係設於該第二線路層上。
前述之中介基板及其製法中，該導電體係為導電柱。
例如，該線路增層結構之製程係包括：形成該第二線路層於該第一絕緣層之第二表面與該些第一導電柱上；形成複數該導電體於該第二線路層上；以及形成該第二絕緣層於該第一絕緣層之第二表面上，以令該第二絕緣層包覆該第二線路層與該些導電體，且該些導電體外露於該第二絕緣層。
或者，該線路增層結構之製程係包括：形成該第二線路層於該第一絕緣層之第二表面與該些第一導電柱上；形成該第二絕緣層於該第一絕緣層之第二表面上，以令該第二絕緣層包覆該第二線路層；於該第二絕緣層上形成複數開孔；以及形成該導電體於各該開孔中，且該些導電體外露於該第二絕緣層。
另外，前述之中介基板及其製法中，移除部分該承載板，使保留之該承載板作為設於該第一絕緣層之第一表面上的支撐結構。
由上可知，本發明中介基板及其製法，係藉由形成無核心層之中介基板於該承載板上，故於製程中可省略通孔製程，且藉由形成該第一絕緣層，即無需製作習知絕緣保護層，能降低整體製程之成本，且製程簡易。
再者，本發明因無習知板體之限制，故該中介基板不僅易於生產及無板體破損之問題，且能製作更細的線寬/線距之線路，以提高佈線密度。
1‧‧‧封裝堆疊結構
10,2,2’,3,3’,4,4’,5,5’‧‧‧中介基板
10’‧‧‧板體
10a‧‧‧銅箔
100‧‧‧通孔
11‧‧‧記憶體封裝件
110‧‧‧記憶體晶片
12‧‧‧邏輯封裝件
120‧‧‧邏輯晶片
13‧‧‧銲球
14‧‧‧銅柱
140‧‧‧導電層
15‧‧‧線路層
150,310,410‧‧‧電性接觸墊
16‧‧‧導電通孔
17,30‧‧‧絕緣保護層
20‧‧‧承載板
20’‧‧‧支撐結構
20a‧‧‧金屬材
21,21’‧‧‧第一線路層
21a‧‧‧表面
210‧‧‧電性連接墊
211,311,411‧‧‧導電跡線
22‧‧‧第一導電柱
22a‧‧‧端面
23‧‧‧第一絕緣層
23a‧‧‧第一表面
23b‧‧‧第二表面
24‧‧‧外接柱
300‧‧‧開孔
31,41‧‧‧第二線路層
40,50‧‧‧線路增層結構
42‧‧‧導電體
43‧‧‧第二絕緣層
430‧‧‧開孔
第1圖係為習知封裝堆疊結構之剖視示意圖；第1A至1D圖係為習知中介基板之製法之剖視示意圖；第2A至2F圖係為本發明之中介基板之製法之第一實施例之剖視示意圖；其中，第2F’圖係為第2F圖之另一態樣；第3A至3D圖係為本發明之中介基板之製法之第二實 施例之剖視示意圖；其中，第3D’圖係為第3D圖之另一態樣；第4A至4D圖係為本發明之中介基板之製法之第三實施例之剖視示意圖；其中，第4B’圖係為第4B圖之另一態樣，第4D’圖係為第4D圖之另一態樣；以及第5A至5D圖係為本發明之中介基板之製法之第四實施例之剖視示意圖；其中，第5D’圖係為第5D圖之另一態樣。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2F圖係為本發明之第一實施例之無核心層式 (coreless)中介基板2之製法之剖視示意圖。
如第2A圖所示，提供一承載板20。於本實施例中，該承載板20係為基材，例如銅箔基板或含矽板體，但無特別限制，本實施例係以銅箔基板作說明，其兩側具有金屬材20a。
如第2B圖所示，藉由圖案化製程，以形成一第一線路層21於該承載板20上。
於本實施例中，該第一線路層21係包含複數電性連接墊210與複數導電跡線211。
如第2C圖所示，藉由圖案化製程，以電鍍形成複數第一導電柱22於該第一線路層21之電性連接墊210上。
如第2D圖所示，形成一第一絕緣層23於該承載板20上，該第一絕緣層23係具有相對之第一表面23a與第二表面23b，且該第一絕緣層23藉其第一表面23a結合至該承載板20上，而該第一導電柱22係外露於該第一絕緣層23之第二表面23b。
於本實施例中，該第一絕緣層23係以鑄模方式、塗佈方式或壓合方式形成於該承載板20上，且形成該第一絕緣層23之材質係為鑄模化合物(Molding Compound)、底層塗料(Primer)、或如環氧樹脂(Epoxy)之介電材料。
再者，該第一導電柱22之端面22a係齊平該第一絕緣層23之第二表面23b。
如第2E圖所示，藉由圖案化製程，以電鍍形成複數外接柱24於各該第一導電柱22上，且該外接柱24電性連 接該第一導電柱22。
如第2F圖所示，移除全部該承載板20，使該第一線路層21之表面21a外露於該第一絕緣層23之第一表面23a，且該第一線路層21之表面21a係低於該第一絕緣層23之第一表面23a。
於本實施例中，係以蝕刻方式移除該金屬材20a，故會略蝕刻該第一線路層21之上表面21a，使該第一線路層21之上表面21a係微凹於該第一絕緣層23之第一表面23a。
如第2F’圖所示，圖案化蝕刻移除部分該承載板20，使保留之該承載板作為支撐結構20’，且該第一線路層21之表面21a外露於該第一絕緣層23之第一表面23a。
因此，於第一實施例之製法中，該中介基板2,2’係為無核心層式之單層線路設計(僅具有該第一線路層21)，因而於製程中可省略通孔製程，且藉由形成該第一絕緣層23，即無需製作習知絕緣保護層，故本實施例之整體製程之成本低，且製程簡易。
再者，因無習知板體之限制，故相較於習知中介基板，該中介基板2,2’不僅易於生產及無板體破損之問題，且能製作更細的線寬/線距之線路，以提高佈線密度。
又，本實施例之承載板20若具有金屬材時，將利用該金屬材20a作為導電層，因而無需額外形成導電層，即可電鍍製作該些外接柱24，故不會有殘留之導電層影響該些外接柱24之導電性之問題，致能提升該中介基板2,2’之整體導電性。
第3A至3D圖係為本發明之第二實施例之中介基板3之製法之剖視示意圖。本實施例與第一實施例之差異在於第2D圖之後續製程之變化。
如第3A圖所示，係為如第2D圖所示之結構，且該第一線路層21’係僅為複數電性連接墊，並無任何導電跡線。
如第3B圖所示，形成一第二線路層31於該第一絕緣層23之第二表面23b與該些第一導電柱22上。
於本實施例中，該第二線路層31係包含複數電性接觸墊310與複數導電跡線311。
再者，該些電性接觸墊310之位置係對應各該第一導電柱22之位置。於其它實施例中，該些電性接觸墊310之位置亦可不對應各該第一導電柱22之位置。
又，亦可形成一如綠漆之絕緣保護層30於該第一絕緣層23之第二表面23b與該第二線路層31上，且令該絕緣保護層30形成有複數開孔300，以令該些電性接觸墊310外露於各該開孔300中。
如第3C圖所示，形成複數外接柱24於各該開孔300中之電性接觸墊310上，使該外接柱24與該第一導電柱22之間設有該第二線路層31，且該第二線路層31電性連接該外接柱24與該第一導電柱22。
如第3D圖所示，移除全部該承載板20，使該第一線路層21’外露於該第一絕緣層23之第一表面23a。
如第3D’圖所示，圖案化蝕刻移除部分該承載板20，使保留之該承載板作為支撐結構20’，且該第一線路層21’ 外露於該第一絕緣層23之第一表面23a。
因此，於第二實施例之製法中，該中介基板3,3’之主要佈線層係為該第二線路層31。
第4A至4D圖係為本發明之第三實施例之中介基板4之製法之剖視示意圖。本實施例與第一實施例之差異在於第2D圖之後續製程之變化。
如第4A圖所示，係為如第3A圖所示之結構，即該第一線路層21’係僅為複數電性連接墊，並無任何導電跡線。
如第4B圖所示，形成一線路增層結構40於該第一絕緣層23之第二表面23b與該些第一導電柱22上。
於本實施例中，該線路增層結構40係包含至少一第二絕緣層43、設於該第二絕緣層43中之一第二線路層41及複數導電體42，該導電體42係設於該第二線路層41上。
再者，該第二線路層41係包含複數電性接觸墊410與複數導電跡線411，且形成該第二絕緣層43之材質係為鑄模化合物、環氧樹脂或介電材料。
又，該導電體42可為導電柱或導電盲孔。若該導電體42為導電柱時，該線路增層結構40之製程係可參考如第2B至2D圖之製程，先形成該第二線路層41於該第一絕緣層23之第二表面23b與該些第一導電柱22上，再形成複數該導電體42於該第二線路層41上，之後形成該第二絕緣層43於該第一絕緣層23之第二表面23b上，以令該第二絕緣層43包覆該第二線路層41與該些導電體42，且該些導電體42外露於該第二絕緣層43。
另外，若該導電體42為導電盲孔時，該線路增層結構40之製程係先形成該第二線路層41於該第一絕緣層23之第二表面23b與該些第一導電柱22上，再形成該第二絕緣層43於該第一絕緣層23之第二表面23b上，以令該第二絕緣層43包覆該第二線路層41，之後於該第二絕緣層43上製作複數開孔430，如第4B’圖所示，最後形成複數該導電體42於該些開孔430中，且該些導電體42外露於該第二絕緣層43。由於該第二絕緣層43可為感光型材料，故可利用曝光顯影方式製作出開孔430。
如第4C圖所示，形成複數外接柱24於各該導電體42上，使該外接柱24與該第一導電柱22之間設有該線路增層結構40，且該線路增層結構40電性連接該外接柱24與該第一導電柱22。
於本實施例中，該線路增層結構40係以其第二線路層41與導電體42電性連接該外接柱24與該第一導電柱22。
另外，於其它實施例中，可依需求製作具有多層第二絕緣層(包含第二線路層及導電體)之線路增層結構。
如第4D圖所示，移除全部該承載板20，使該第一線路層21’外露於該第一絕緣層23之第一表面23a。
如第4D’圖所示，圖案化蝕刻移除部分該承載板20，使保留之該承載板作為支撐結構20’，且該第一線路層21’外露於該第一絕緣層23之第一表面23a。
因此，於第三實施例之製法中，係以該第二絕緣層43取代絕緣保護層30，以降低製作成本。
第5A至5D圖係為本發明之第四實施例之中介基板5之製法之剖視示意圖。本實施例與第三實施例之差異在於未製作該些導電體42。
如第5A圖所示，係為如第4A圖所示之結構，即該第一線路層21’係僅為複數電性連接墊，並無任何導電跡線。
如第5B圖所示，形成一線路增層結構50於該第一絕緣層23之第二表面23b與該些第一導電柱22上。
於本實施例中，該線路增層結構50係包含至少一第二絕緣層43、及設於該第二絕緣層43中之一第二線路層41。
再者，該第二線路層41係包含複數電性接觸墊410與複數導電跡線411，且該第二絕緣層43之材質係為鑄模化合物、環氧樹脂或介電材料。
如第5C圖所示，形成複數外接柱24於各該電性接觸墊410上，使該外接柱24與該第一導電柱22之間設有該線路增層結構50，且該線路增層結構50電性連接該外接柱24與該第一導電柱22。
於本實施例中，該線路增層結構50係以其第二線路層41電性連接該外接柱24與該第一導電柱22。
另外，於其它實施例中，可依需求製作具有多層第二絕緣層與第二線路層之線路增層結構。
如第5D圖所示，移除全部該承載板20，使該第一線路層21’外露於該第一絕緣層23之第一表面23a。
如第5D’圖所示，圖案化蝕刻移除部分該承載板20，使保留之該承載板作為支撐結構20’，且該第一線路層21’ 外露於該第一絕緣層23之第一表面23a。
因此，於第四實施例之製法中，因未製作該些導電體42，故可降低製作成本。
本發明復提供一種中介基板2,2’,3,3’,4,4’,5,5’，係包括：一第一絕緣層23、第一線路層21,21’、複數第一導電柱22以及複數外接柱24。
所述之第一絕緣層23係具有相對之第一表面23a與第二表面23b，且該第一絕緣層23係為鑄模化合物、環氧樹脂或介電材料。
所述之第一線路層21,21’係嵌埋於該第一絕緣層23之第一表面23a中，且該第一線路層21,21’之表面21a係低於該第一絕緣層23之第一表面23a。
所述之第一導電柱22係形成於該第一絕緣層23中並連通至該第一絕緣層23之第二表面23b，且該第一導電柱22之端面22a係齊平該第一絕緣層23之第二表面23b。
所述之外接柱24係分別設於各該第一導電柱22上，以令該第一導電柱22電性連接該外接柱24與該第一線路層21,21’。
於一實施例中，所述之中介基板3,3’復包括一第二線路層31，係設於該第一絕緣層23之第二表面23b與該些外接柱24之間，使該第二線路層31電性連接該外接柱24與該第一導電柱22。又包括一絕緣保護層30，係形成於該第一絕緣層23之第二表面23b與該第二線路層31上，且令該絕緣保護層30外露部分該第二線路層31，供作為電 性接觸墊310以設置該外接柱24。
於一實施例中，所述之中介基板4,4’復包括一線路增層結構40，係設於該第一絕緣層23之第二表面23b與該些外接柱24之間，使該線路增層結構40電性連接該外接柱24與該第一導電柱22。具體地，該線路增層結構40係包含至少一第二絕緣層43、設於該第二絕緣層43中之一第二線路層41及複數導電體42，該導電體42係設於該第二線路層41上，且該外接柱24係設於該導電體42上。例如，該導電體42係為導電柱。
於一實施例中，所述之中介基板5,5’復包括一線路增層結構50，係設於該第一絕緣層23之第二表面23b與該些外接柱24之間，使該線路增層結構50電性連接該外接柱24與該第一導電柱22。具體地，該線路增層結構50係包含至少一第二絕緣層43、及設於該第二絕緣層43中之一第二線路層41，且該外接柱24係設於該第二線路層41上。
於一實施例中，所述之中介基板2’,3’,4’,5’復包括一支撐結構20’，係設於該第一絕緣層23之第一表面23a上。
綜上所述，本發明中介基板及其製法，主要應用在細間距及高腳數之封裝堆疊結構之產品上，且在產品朝輕薄短小、功能越強、越快及儲存量愈高時，更需使用到本發明之中介基板。
再者，本發明之中介基板可藉由該外接柱結合邏輯封裝件或記憶體封裝件，且可藉由該第一線路層結合邏輯封 裝件或記憶體封裝件。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧中介基板
21‧‧‧第一線路層
21a‧‧‧表面
22‧‧‧第一導電柱
23‧‧‧第一絕緣層
23a‧‧‧第一表面
23b‧‧‧第二表面
24‧‧‧外接柱

Claims (24)

  1. 一種中介基板，該中介基板為無核心層式中介基板，係包括：一第一絕緣層，係具有相對之第一表面與第二表面；一第一線路層，係形成於該第一絕緣層之第一表面上；複數第一導電柱，係形成於該第一絕緣層中並連通至該第一絕緣層之第二表面；以及複數外接柱，係分別設於各該第一導電柱上，以令該第一導電柱電性連接該外接柱與該第一線路層。
  2. 如申請專利範圍第1項所述之中介基板，其中，形成該第一絕緣層之材質係為鑄模化合物、底層塗料或介電材料。
  3. 如申請專利範圍第1項所述之中介基板，其中，該第一線路層之表面係低於該第一絕緣層之第一表面。
  4. 如申請專利範圍第1項所述之中介基板，其中，該第一導電柱之端面係齊平該第一絕緣層之第二表面。
  5. 如申請專利範圍第1項所述之中介基板，復包括第二線路層，係設於該第一絕緣層之第二表面與該些外接柱之間，使該第二線路層電性連接該外接柱與該第一導電柱。
  6. 如申請專利範圍第5項所述之中介基板，復包括絕緣保護層，係形成於該第一絕緣層之第二表面與該第二 線路層上，且令該絕緣保護層外露部分該第二線路層，供作為電性接觸墊以設置該外接柱。
  7. 如申請專利範圍第1項所述之中介基板，復包括線路增層結構，係設於該第一絕緣層之第二表面與該些外接柱之間，使該線路增層結構電性連接該外接柱與該第一導電柱。
  8. 如申請專利範圍第7項所述之中介基板，其中，該線路增層結構係包含至少一第二絕緣層、設於該第二絕緣層中之一第二線路層及複數導電體，該導電體係設於該第二線路層上，且該外接柱係設於該導電體上。
  9. 如申請專利範圍第8項所述之中介基板，其中，該導電體係為導電柱。
  10. 如申請專利範圍第7項所述之中介基板，其中，該線路增層結構係包含至少一第二絕緣層、及設於該第二絕緣層中之一第二線路層，且該外接柱係設於該第二線路層上。
  11. 如申請專利範圍第1項所述之中介基板，復包括支撐結構，係設於該第一絕緣層之第一表面上。
  12. 一種中介基板之製法，係包括：提供具有第一線路層之一承載板，且該第一線路層上具有複數第一導電柱；形成第一絕緣層於該承載板上，該第一絕緣層係具有相對之第一表面與第二表面，且該第一絕緣層藉其第一表面結合至該承載板上，而該第一導電柱係外 露於該第一絕緣層之第二表面；形成外接柱於各該第一導電柱上方，且該外接柱電性連接該第一導電柱；以及移除該承載板，使該第一線路層外露於該第一絕緣層之第一表面。
  13. 如申請專利範圍第12項所述之中介基板之製法，其中，該第一絕緣層係以係以鑄模方式、塗佈方式或壓合方式形成於該承載板上。
  14. 如申請專利範圍第12項所述之中介基板之製法，其中，該第一線路層之表面係低於該第一絕緣層之第一表面。
  15. 如申請專利範圍第12項所述之中介基板之製法，其中，該第一導電柱之端面係齊平該第一絕緣層之第二表面。
  16. 如申請專利範圍第12項所述之中介基板之製法，其中，於形成該外接柱之前，形成第二線路層於該第一絕緣層之第二表面與該些第一導電柱上，以於形成該外接柱後，該外接柱與該第一導電柱之間設有該第二線路層，且該第二線路層電性連接該外接柱與該第一導電柱。
  17. 如申請專利範圍第13項所述之中介基板之製法，其中，於形成該外接柱之前，形成絕緣保護層於該第一絕緣層之第二表面與該第二線路層上，且令該絕緣保護層外露部分該第二線路層，供作為電性接觸墊以設 置該外接柱。
  18. 如申請專利範圍第12項所述之中介基板之製法，其中，於形成該外接柱之前，形成線路增層結構於該第一絕緣層之第二表面與該些第一導電柱上，以於形成該外接柱後，該外接柱與該第一導電柱之間設有該線路增層結構，且該線路增層結構電性連接該外接柱與該第一導電柱。
  19. 如申請專利範圍第18項所述之中介基板之製法，其中，該線路增層結構係包含至少一第二絕緣層、設於該第二絕緣層中之一第二線路層及複數導電體，該導電體係設於該第二線路層上，且該外接柱係設於該導電體上。
  20. 如申請專利範圍第19項所述之中介基板之製法，其中，該線路增層結構之製程係包括：形成該第二線路層於該第一絕緣層之第二表面與該些第一導電柱上；形成複數該導電體於該第二線路層上；以及形成該第二絕緣層於該第一絕緣層之第二表面上，以令該第二絕緣層包覆該第二線路層與該些導電體，且該些導電體外露於該第二絕緣層。
  21. 如申請專利範圍第19項所述之中介基板之製法，其中，該線路增層結構之製程係包括：形成該第二線路層於該第一絕緣層之第二表面與該些第一導電柱上； 形成該第二絕緣層於該第一絕緣層之第二表面上，以令該第二絕緣層包覆該第二線路層；於該第二絕緣層上形成複數開孔；以及形成該導電體於各該開孔中，且該些導電體外露於該第二絕緣層。
  22. 如申請專利範圍第18項所述之中介基板之製法，其中，該線路增層結構係包含至少一第二絕緣層、及設於該第二絕緣層中之一第二線路層，且該外接柱係設於該第二線路層上。
  23. 如申請專利範圍第12項所述之中介基板之製法，係移除全部該承載板。
  24. 如申請專利範圍第12項所述之中介基板之製法，係移除部分該承載板，使保留之該承載板作為支撐結構。
TW103126156A 2014-07-31 2014-07-31 中介基板及其製法 TWI542263B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103126156A TWI542263B (zh) 2014-07-31 2014-07-31 中介基板及其製法
CN201410435878.8A CN105304584B (zh) 2014-07-31 2014-08-29 中介基板及其制造方法
US14/514,981 US9911626B2 (en) 2014-07-31 2014-10-15 Interposer substrate and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103126156A TWI542263B (zh) 2014-07-31 2014-07-31 中介基板及其製法

Publications (2)

Publication Number Publication Date
TW201605299A TW201605299A (zh) 2016-02-01
TWI542263B true TWI542263B (zh) 2016-07-11

Family

ID=55181601

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103126156A TWI542263B (zh) 2014-07-31 2014-07-31 中介基板及其製法

Country Status (3)

Country Link
US (1) US9911626B2 (zh)
CN (1) CN105304584B (zh)
TW (1) TWI542263B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201739011A (zh) * 2016-04-28 2017-11-01 zhi-xiong Li 無基板中介層及應用彼之半導體裝置
TWI581375B (zh) * 2016-07-12 2017-05-01 恆勁科技股份有限公司 電子封裝件及其製法
TWI591739B (zh) * 2016-07-13 2017-07-11 矽品精密工業股份有限公司 封裝堆疊結構之製法
US10002839B2 (en) * 2016-08-29 2018-06-19 Via Alliance Semiconductor Co., Ltd. Electronic structure, and electronic structure array
TWI614844B (zh) * 2017-03-31 2018-02-11 矽品精密工業股份有限公司 封裝堆疊結構及其製法
CN110999258A (zh) 2017-09-13 2020-04-10 英特尔公司 用于Mesh连网和雾计算系统的公共接口系统
CN110581075B (zh) * 2018-06-08 2021-11-02 欣兴电子股份有限公司 线路载板结构及其制作方法
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
TW200930173A (en) * 2007-12-31 2009-07-01 Phoenix Prec Technology Corp Package substrate having embedded semiconductor element and fabrication method thereof
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
US8531035B2 (en) * 2011-07-01 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect barrier structure and method
TWI475935B (zh) * 2011-07-08 2015-03-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
JP5732357B2 (ja) * 2011-09-09 2015-06-10 新光電気工業株式会社 配線基板、及び半導体パッケージ
US10269863B2 (en) * 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
TWI536508B (zh) * 2012-08-24 2016-06-01 Ngk Spark Plug Co Wiring board
TWI483365B (zh) * 2012-09-26 2015-05-01 Ind Tech Res Inst 封裝基板及其製法
KR101366461B1 (ko) * 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9356332B2 (en) * 2013-04-29 2016-05-31 Infineon Technologies Ag Integrated-circuit module with waveguide transition element

Also Published As

Publication number Publication date
US9911626B2 (en) 2018-03-06
US20160037634A1 (en) 2016-02-04
CN105304584B (zh) 2019-07-09
TW201605299A (zh) 2016-02-01
CN105304584A (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
TWI542263B (zh) 中介基板及其製法
TWI558288B (zh) 中介基板及其製法
US9484223B2 (en) Coreless packaging substrate and method of fabricating the same
TWI451549B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI525769B (zh) 封裝基板及其製法
US20130249083A1 (en) Packaging substrate
TW201517240A (zh) 封裝結構及其製法
TWI545997B (zh) 中介基板及其製法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
TWI485815B (zh) 半導體封裝件及其製法
TWI611523B (zh) 半導體封裝件之製法
TWI566348B (zh) 封裝結構及其製法
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
TWI624011B (zh) 封裝結構及其製法
TWI591739B (zh) 封裝堆疊結構之製法
TWI623251B (zh) 中介基板之製法
TWI554169B (zh) 中介基板及其製法
TWI557860B (zh) 半導體封裝件及其製法
JP2016111318A (ja) インターポーザ基板及びその製法
TWI552657B (zh) 中介基板及其製法
TWI555153B (zh) 基板結構及其製法
TWI404466B (zh) 印刷電路板
TW201822331A (zh) 電子封裝件
TWI554170B (zh) 中介基板及其製法