CN105304584B - 中介基板及其制造方法 - Google Patents

中介基板及其制造方法 Download PDF

Info

Publication number
CN105304584B
CN105304584B CN201410435878.8A CN201410435878A CN105304584B CN 105304584 B CN105304584 B CN 105304584B CN 201410435878 A CN201410435878 A CN 201410435878A CN 105304584 B CN105304584 B CN 105304584B
Authority
CN
China
Prior art keywords
layer
insulating layer
line
intermediary substrate
loading plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410435878.8A
Other languages
English (en)
Other versions
CN105304584A (zh
Inventor
周保宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix Pioneer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Pioneer Technology Co Ltd filed Critical Phoenix Pioneer Technology Co Ltd
Publication of CN105304584A publication Critical patent/CN105304584A/zh
Application granted granted Critical
Publication of CN105304584B publication Critical patent/CN105304584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Abstract

本公开提供一种中介基板及其制造方法，该制造方法先提供具有第一线路层的一承载板，且该第一线路层上具有多个第一导电柱，再形成第一绝缘层于该承载板上，且该第一导电柱外露于该第一绝缘层，接着形成外接柱于各该第一导电柱上方，且该外接柱电性连接该第一导电柱，之后移除该承载板，通过形成无核心层的中介基板于该承载板上，所以于工艺中可省略通孔工艺，以降低整体工艺的成本，且工艺简易。

Description

中介基板及其制造方法
技术领域
本发明涉及一种中介基板，特别涉及一种封装堆叠结构用的中介基板及其制造方法。
背景技术
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装结构以形成封装堆叠结构(Package on Package，PoP)，此种封装方式能发挥系统封装(System in Package，简称SiP)异质整合特性，可将不同功用的电子元件，例如：存储器、中央处理器、绘图处理器、影像应用处理器等，通过堆叠设计达到系统的整合，适合应用于各种超轻薄电子产品。
早期封装堆叠结构通过将存储器封装件(俗称存储器IC)通过多个焊球堆叠于逻辑封装件(俗称逻辑IC)上，且随着电子产品更趋于轻薄短小及功能不断提升的需求，存储器封装件的布线密度愈来愈高，以纳米尺寸作单位，因而其接点之间的间距更小；然而，逻辑封装件的间距以微米尺寸作单位，而无法有效缩小至对应存储器封装件的间距，导致虽有高线路密度的存储器封装件，却未有可配合的逻辑封装件，以致于无法有效生产电子产品。
因此，为克服上述问题，遂于存储器封装件11与逻辑封装件12之间增设一中介基板(interposer substrate)10，如图1所示，该中介基板10的底端电性结合间距较大的具逻辑晶片120的逻辑封装件12，而该中介基板10的上端电性结合间距较小的具存储器晶片110的存储器封装件11。
然而，现有封装堆叠结构1中，以多个焊球13作为支撑与电性连接的元件，而随着电子产品的接点(即I/O)数量愈来愈多，在封装件的尺寸大小不变的情况下，各该焊球13间的间距需缩小，致使容易于回焊时发生桥接(bridge)的现象而发生短路(short circuit)问题，进而造成产品良率过低及可靠度不佳等问题。
因此，遂发展出以铜柱取代焊球13，通过该铜柱于回焊时不会变形的特性，使各该铜柱的高度能保持一致，因而能避免桥接的问题，以提高产品良率。
图1A至图1D为现有中介基板10的制造方法的剖面示意图。
如图1A所示，贯穿一如铜箔基材的板体10’以形成多个通孔100。
如图1B所示，于该板体10’的两侧通过该铜箔10a分别形成一线路层15，且形成多个导电通孔16于该通孔100中以电性连接各该线路层15。
如图1C所示，形成一绝缘保护层17于该板体10’与各该线路层15上，且外露出部分线路层15，俾供作为电性接触垫150。
如图1D所示，于该些电性接触垫150上电镀形成铜柱14。
而现有中介基板10的制造方法中，其工艺较复杂(如形成通孔100)，致使成本较高，且需额外形成导电层140以电镀制作该些铜柱14(依需求形成于一侧或两侧)，所以于后续移除多余的导电层140时，通常会残留些许的导电层140材质，因而会影响该些铜柱14的导电性(如残留的导电层140会导通相邻的铜柱14，导致短路)，使该中介基板10的整体导电性变差。
此外，该中介基板10的厚度需考量该板体10’(即核心层)而会受到限制(如难以薄化)，所以当其厚度越薄时(如130um以下)，不仅不易生产，且易发生该板体10’破损等问题。
又，该线路层15的线宽/线距(Line Width/Line Space，简称L/S)的设计较易受限制，一般基板工艺最小的线宽/线距仅能制出12/12um，但当L/S为25/25um以下时，良率即会受影响。
因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺陷，本发明提供一种中介基板及其制造方法，可省略通孔工艺，以降低整体工艺的成本，且工艺简易。
本发明的中介基板，包括：一第一绝缘层，其具有相对的第一表面与第二表面；第一线路层，其设于该第一绝缘层的第一表面上；多个第一导电柱，其形成于该第一绝缘层中并连通至该第一绝缘层的第二表面；以及多个外接柱，其分别设于各该第一导电柱上，以令该第一导电柱电性连接该外接柱与该第一线路层。
本发明还提供一种中介基板的制造方法，包括：提供具有第一线路层的一承载板(carrier)，且该第一线路层上具有多个第一导电柱；形成第一绝缘层于该承载板上，该第一绝缘层具有相对的第一表面与第二表面，且该第一绝缘层藉其第一表面结合至该承载板上，而该第一导电柱外露于该第一绝缘层的第二表面；形成外接柱于各该第一导电柱上方，且该外接柱电性连接该第一导电柱；以及移除该承载板，使该第一线路层外露于该第一绝缘层的第一表面。
前述的制造方法中，移除全部该承载板。
前述的中介基板及其制造方法中，该第一绝缘层以铸模方式、涂布方式或压合方式形成于该承载板上，所以形成该第一绝缘层的材质为铸模化合物、底层涂料或介电材料。
前述的中介基板及其制造方法中，该第一线路层的表面低于该第一绝缘层的第一表面。
前述的中介基板及其制造方法中，该第一导电柱的端面齐平该第一绝缘层的第二表面。
前述的中介基板及其制造方法中，于形成该外接柱之前，形成一第二线路层于该第一绝缘层的第二表面与该些第一导电柱上，以于形成该外接柱后，该外接柱与该第一导电柱之间设有该第二线路层，且该第二线路层电性连接该外接柱与该第一导电柱。又于形成该外接柱之前，形成一绝缘保护层于该第一绝缘层的第二表面与该第二线路层上，且令该绝缘保护层外露部分该第二线路层，供作为电性接触垫以设置该外接柱。
前述的中介基板及其制造方法中，于形成该外接柱之前，形成一线路增层结构于该第一绝缘层的第二表面与该些第一导电柱上，以于形成该外接柱后，该外接柱与该第一导电柱之间设有该线路增层结构，且该线路增层结构电性连接该外接柱与该第一导电柱。例如，该线路增层结构包含至少一第二绝缘层、设于该第二绝缘层中的一第二线路层及多个导电体，该导电体设于该第二线路层上，且该外接柱设于该导电体上；或者，该线路增层结构包含至少一第二绝缘层、及设于该第二绝缘层中的一第二线路层，且该外接柱设于该第二线路层上。
前述的中介基板及其制造方法中，该导电体为导电柱。
例如，该线路增层结构的工艺包括：形成该第二线路层于该第一绝缘层的第二表面与该些第一导电柱上；形成多个该导电体于该第二线路层上；以及形成该第二绝缘层于该第一绝缘层的第二表面上，以令该第二绝缘层包覆该第二线路层与该些导电体，且该些导电体外露于该第二绝缘层。
或者，该线路增层结构的工艺包括：形成该第二线路层于该第一绝缘层的第二表面与该些第一导电柱上；形成该第二绝缘层于该第一绝缘层的第二表面上，以令该第二绝缘层包覆该第二线路层；于该第二绝缘层上形成多个开孔；以及形成该导电体于各该开孔中，且该些导电体外露于该第二绝缘层。
另外，前述的中介基板及其制造方法中，移除部分该承载板，使保留的该承载板作为设于该第一绝缘层的第一表面上的一支撑结构。
由上可知，本发明中介基板及其制造方法，通过形成无核心层的中介基板于该承载板上，所以于工艺中可省略通孔工艺，且通过形成该第一绝缘层，即无需制作现有绝缘保护层，能降低整体工艺的成本，且工艺简易。
此外，本发明因无现有板体的限制，所以该中介基板不仅易于生产及无板体破损的问题，且能制作更细的线宽/线距的线路，以提高布线密度。
附图说明
图1为现有封装堆叠结构的剖视示意图；
图1A至图1D为现有中介基板的制造方法的剖视示意图；
图2A至图2F为本发明的中介基板的制造方法的第一实施例的剖视示意图；其中，图2F’为图2F的另一实施例；
图3A至图3D为本发明的中介基板的制造方法的第二实施例的剖视示意图；其中，图3D’为图3D的另一实施例；
图4A至图4D为本发明的中介基板的制造方法的第三实施例的剖视示意图；其中，图4B’为图4B的另一实施例，图4D’为图4D的另一实施例；以及
图5A至图5D为本发明的中介基板的制造方法的第四实施例的剖视示意图；其中，图5D’为图5D的另一实施例。
附图标记说明：
1 封装堆叠结构
10,2,2’,3,3’,4,4’,5,5’ 中介基板
10’ 板体
10a 铜箔
100 通孔
11 存储器封装件
110 存储器晶片
12 逻辑封装件
120 逻辑晶片
13 焊球
14 铜柱
140 导电层
15 线路层
150,310,410 电性接触垫
16 导电通孔
17,30 绝缘保护层
20 承载板
20’ 支撑结构
20a 金属材
21,21’ 第一线路层
21a 表面
210 电性连接垫
211,311,411 导电迹线
22 第一导电柱
22a 端面
23 第一绝缘层
23a 第一表面
23b 第二表面
24 外接柱
300 开孔
31,41 第二线路层
40,50 线路增层结构
42 导电体
43 第二绝缘层
430 开孔。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所公开的内容轻易地了解本发明的其他优点及功效。
须知，本说明书说明书附图所绘示的结构、比例、大小等，均仅用于配合说明书所公开的内容，以供熟悉此技艺的人士的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能实现的目的下，均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2F为本发明的第一实施例的无核心层式(coreless)中介基板2的制造方法的剖视示意图。
如图2A所示，提供一承载板20。于本实施例中，该承载板20为基材，例如铜箔基板或含硅板体，但无特别限制，本实施例以铜箔基板作说明，其两侧具有金属材20a。
如图2B所示，通过图案化工艺，以形成一第一线路层21于该承载板20上。
于本实施例中，该第一线路层21包含多个电性连接垫210与多个导电迹线211。
如图2C所示，通过图案化工艺，以电镀形成多个第一导电柱22于该第一线路层21的电性连接垫210上。
如图2D所示，形成一第一绝缘层23于该承载板20上，该第一绝缘层23具有相对的第一表面23a与第二表面23b，且该第一绝缘层23藉其第一表面23a结合至该承载板20上，而该第一导电柱22外露于该第一绝缘层23的第二表面23b。
于本实施例中，该第一绝缘层23以铸模方式、涂布方式或压合方式形成于该承载板20上，且形成该第一绝缘层23的材质为铸模化合物(Molding Compound)、底层涂料(Primer)、或如环氧树脂(Epoxy)的介电材料。
此外，该第一导电柱22的端面22a齐平该第一绝缘层23的第二表面23b。
如图2E所示，通过图案化工艺，以电镀形成多个外接柱24于各该第一导电柱22上，且该外接柱24电性连接该第一导电柱22。
如图2F所示，移除全部该承载板20，使该第一线路层21的表面21a外露于该第一绝缘层23的第一表面23a，且该第一线路层21的表面21a低于该第一绝缘层23的第一表面23a。
于本实施例中，以蚀刻方式移除该金属材20a，所以会略蚀刻该第一线路层21的上表面21a，使该第一线路层21的上表面21a微凹于该第一绝缘层23的第一表面23a。
如图2F’所示，图案化蚀刻移除部分该承载板20，使保留的该承载板作为支撑结构20’，且该第一线路层21的表面21a外露于该第一绝缘层23的第一表面23a。
因此，于第一实施例的制造方法中，该中介基板2,2’为无核心层式的单层线路设计(仅具有该第一线路层21)，因而于工艺中可省略通孔工艺，且通过形成该第一绝缘层23，即无需制作现有绝缘保护层，所以本实施例的整体工艺的成本低，且工艺简易。
此外，因无现有板体的限制，所以相较于现有中介基板，该中介基板2,2’不仅易于生产及无板体破损的问题，且能制作更细的线宽/线距的线路，以提高布线密度。
又，本实施例的承载板20若具有金属材时，将利用该金属材20a作为导电层，因而无需额外形成导电层，即可电镀制作该些外接柱24，所以不会有残留的导电层影响该些外接柱24的导电性的问题，致能提升该中介基板2,2’的整体导电性。
图3A至图3D为本发明的第二实施例的中介基板3的制造方法的剖视示意图。本实施例与第一实施例的差异在于图2D的后续工艺的变化。
如图3A所示，为如图2D所示的结构，且该第一线路层21’仅为多个电性连接垫，并无任何导电迹线。
如图3B所示，形成一第二线路层31于该第一绝缘层23的第二表面23b与该些第一导电柱22上。
于本实施例中，该第二线路层31包含多个电性接触垫310与多个导电迹线311。
此外，该些电性接触垫310的位置对应各该第一导电柱22的位置。于其它实施例中，该些电性接触垫310的位置亦可不对应各该第一导电柱22的位置。
又，也可形成一如绿漆的绝缘保护层30于该第一绝缘层23的第二表面23b与该第二线路层31上，且令该绝缘保护层30形成有多个开孔300，以令该些电性接触垫310外露于各该开孔300中。
如图3C所示，形成多个外接柱24于各该开孔300中的电性接触垫310上，使该外接柱24与该第一导电柱22之间设有该第二线路层31，且该第二线路层31电性连接该外接柱24与该第一导电柱22。
如图3D所示，移除全部该承载板20，使该第一线路层21’外露于该第一绝缘层23的第一表面23a。
如图3D’所示，图案化蚀刻移除部分该承载板20，使保留的该承载板作为支撑结构20’，且该第一线路层21’外露于该第一绝缘层23的第一表面23a。
因此，于第二实施例的制造方法中，该中介基板3,3’的主要布线层为该第二线路层31。
图4A至图4D为本发明的第三实施例的中介基板4的制造方法的剖视示意图。本实施例与第一实施例的差异在于第2D图的后续工艺的变化。
如图4A所示，其为如图3A所示的结构，即该第一线路层21’仅为多个电性连接垫，并无任何导电迹线。
如图4B所示，形成一线路增层结构40于该第一绝缘层23的第二表面23b与该些第一导电柱22上。
于本实施例中，该线路增层结构40包含至少一第二绝缘层43、设于该第二绝缘层43中的一第二线路层41及多个导电体42，该导电体42设于该第二线路层41上。
此外，该第二线路层41包含多个电性接触垫410与多个导电迹线411，且形成该第二绝缘层43的材质为铸模化合物、环氧树脂或介电材料。
又，该导电体42可为导电柱或导电盲孔。若该导电体42为导电柱时，该线路增层结构40的工艺可参考如图2B至图2D的工艺，先形成该第二线路层41于该第一绝缘层23的第二表面23b与该些第一导电柱22上，再形成多个该导电体42于该第二线路层41上，之后形成该第二绝缘层43于该第一绝缘层23的第二表面23b上，以令该第二绝缘层43包覆该第二线路层41与该些导电体42，且该些导电体42外露于该第二绝缘层43。
另外，若该导电体42为导电盲孔时，该线路增层结构40的工艺先形成该第二线路层41于该第一绝缘层23的第二表面23b与该些第一导电柱22上，再形成该第二绝缘层43于该第一绝缘层23的第二表面23b上，以令该第二绝缘层43包覆该第二线路层41，之后于该第二绝缘层43上制作多个开孔430，如图4B’所示，最后形成多个该导电体42于该些开孔430中，且该些导电体42外露于该第二绝缘层43。由于该第二绝缘层43可为感光型材料，所以可利用曝光显影方式制作出开孔430。
如图4C所示，形成多个外接柱24于各该导电体42上，使该外接柱24与该第一导电柱22之间设有该线路增层结构40，且该线路增层结构40电性连接该外接柱24与该第一导电柱22。
于本实施例中，该线路增层结构40以其第二线路层41与导电体42电性连接该外接柱24与该第一导电柱22。
另外，于其它实施例中，可依需求制作具有多层第二绝缘层(包含第二线路层及导电体)的线路增层结构。
如图4D所示，移除全部该承载板20，使该第一线路层21’外露于该第一绝缘层23的第一表面23a。
如图4D’所示，图案化蚀刻移除部分该承载板20，使保留的该承载板作为支撑结构20’，且该第一线路层21’外露于该第一绝缘层23的第一表面23a。
因此，于第三实施例的制造方法中，以该第二绝缘层43取代绝缘保护层30，以降低制作成本。
图5A至图5D为本发明的第四实施例的中介基板5的制造方法的剖视示意图。本实施例与第三实施例的差异在于未制作该些导电体42。
如图5A所示，为如图4A所示的结构，即该第一线路层21’仅为多个电性连接垫，并无任何导电迹线。
如图5B所示，形成一线路增层结构50于该第一绝缘层23的第二表面23b与该些第一导电柱22上。
于本实施例中，该线路增层结构50包含至少一第二绝缘层43、及设于该第二绝缘层43中的一第二线路层41。
此外，该第二线路层41包含多个电性接触垫410与多个导电迹线411，且该第二绝缘层43的材质为铸模化合物、环氧树脂或介电材料。
如图5C所示，形成多个外接柱24于各该电性接触垫410上，使该外接柱24与该第一导电柱22之间设有该线路增层结构50，且该线路增层结构50电性连接该外接柱24与该第一导电柱22。
于本实施例中，该线路增层结构50以其第二线路层41电性连接该外接柱24与该第一导电柱22。
另外，于其它实施例中，可依需求制作具有多层第二绝缘层与第二线路层的线路增层结构。
如图5D所示，移除全部该承载板20，使该第一线路层21’外露于该第一绝缘层23的第一表面23a。
如图5D’所示，图案化蚀刻移除部分该承载板20，使保留的该承载板作为支撑结构20’，且该第一线路层21’外露于该第一绝缘层23的第一表面23a。
因此，于第四实施例的制造方法中，因未制作该些导电体42，所以可降低制作成本。
本发明还提供一种中介基板2,2’,3,3’,4,4’,5,5’，包括：一第一绝缘层23、第一线路层21,21’、多个第一导电柱22以及多个外接柱24。
所述的第一绝缘层23具有相对的第一表面23a与第二表面23b，且该第一绝缘层23为铸模化合物、环氧树脂或介电材料。
所述的第一线路层21,21’嵌埋于该第一绝缘层23的第一表面23a中，且该第一线路层21,21’的表面21a低于该第一绝缘层23的第一表面23a。
所述的第一导电柱22形成于该第一绝缘层23中并连通至该第一绝缘层23的第二表面23b，且该第一导电柱22的端面22a齐平该第一绝缘层23的第二表面23b。
所述的外接柱24分别设于各该第一导电柱22上，以令该第一导电柱22电性连接该外接柱24与该第一线路层21,21’。
于一实施例中，所述的中介基板3,3’还包括一第二线路层31，其设于该第一绝缘层23的第二表面23b与该些外接柱24之间，使该第二线路层31电性连接该外接柱24与该第一导电柱22。又包括一绝缘保护层30，其形成于该第一绝缘层23的第二表面23b与该第二线路层31上，且令该绝缘保护层30外露部分该第二线路层31，供作为电性接触垫310以设置该外接柱24。
于一实施例中，所述的中介基板4,4’还包括一线路增层结构40，其设于该第一绝缘层23的第二表面23b与该些外接柱24之间，使该线路增层结构40电性连接该外接柱24与该第一导电柱22。具体地，该线路增层结构40包含至少一第二绝缘层43、设于该第二绝缘层43中的一第二线路层41及多个导电体42，该导电体42设于该第二线路层41上，且该外接柱24设于该导电体42上。例如，该导电体42为导电柱。
于一实施例中，所述的中介基板5,5’复包括一线路增层结构50，其设于该第一绝缘层23的第二表面23b与该些外接柱24之间，使该线路增层结构50电性连接该外接柱24与该第一导电柱22。具体地，该线路增层结构50包含至少一第二绝缘层43、及设于该第二绝缘层43中的一第二线路层41，且该外接柱24设于该第二线路层41上。
于一实施例中，所述的中介基板2’,3’,4’,5’还包括一支撑结构20’，其设于该第一绝缘层23的第一表面23a上。
综上所述，本发明中介基板及其制造方法，主要应用在细间距及高脚数的封装堆叠结构的产品上，且在产品朝轻薄短小、功能越强、越快及储存量愈高时，更需使用到本发明的中介基板。
此外，本发明的中介基板可通过该外接柱结合逻辑封装件或存储器封装件，且可通过该第一线路层结合逻辑封装件或存储器封装件。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种无核心层的中介基板，其特征在于，包括：
一第一绝缘层，其具有相对的第一表面与第二表面；
一第一线路层，其形成于该第一绝缘层中，且该第一线路层的表面外露于该绝缘层的第一表面；
多个第一导电柱，其形成于该第一绝缘层中，该第一导电柱的其中一端并连通至该第一绝缘层的第二表面而外露于该第一绝缘层的第二表面，且该第一导电柱的另一端与该第一线路层连接；以及
多个外接柱，其分别设于外露于该第一绝缘层的第二表面的各该第一导电柱的端面上，以令该外接柱电性连接该第一导电柱。
2.一种无核心层的中介基板，其特征在于，包括：
一第一绝缘层，其具有相对的第一表面与第二表面；
一第一线路层，其形成于该第一绝缘层中，且该第一线路层的表面外露于该绝缘层的第一表面；
多个第一导电柱，其形成于该第一绝缘层中，该第一导电柱的其中一端并连通至该第一绝缘层的第二表面而外露于该第一绝缘层的第二表面，且该第一导电柱的另一端与该第一线路层连接；
至少一第二绝缘层，其设于该第一绝缘层的第二表面上；
一第二线路层，其形成于该第二绝缘层中及该第一绝缘层的第二表面与该多个第一导电柱上；
多个导电体，其为导电柱且形成于该第二绝缘层中，该导电体的其中一端外露于该第二绝缘层，且该导电体的另一端形成于该第二线路层上；以及
多个外接柱，其分别设于外露于该第二绝缘层的表面的各该导电体的端面上，以令该外接柱电性连接该导电体。
3.如权利要求1或2所述的无核心层的中介基板，其特征在于，形成该第一绝缘层的材质为铸模化合物、底层涂料或介电材料。
4.如权利要求1或2所述的无核心层的中介基板，其特征在于，该第一线路层的表面低于该第一绝缘层的第一表面。
5.如权利要求1或2所述的无核心层的中介基板，其特征在于，该第一导电柱外露于该第一绝缘层的第二表面的端面齐平该第一绝缘层的第二表面。
6.如权利要求1或2所述的无核心层的中介基板，其特征在于，该中介基板还包括一支撑结构，其设于该第一绝缘层的第一表面上。
7.一种无核心层的中介基板的制造方法，其特征在于包括：
提供一承载板；
形成第一线路层于该承载板上，且该第一线路层上具有多个第一导电柱；
形成第一绝缘层于该承载板上，该第一绝缘层具有相对的第一表面与第二表面，且该第一绝缘层藉其第一表面结合至该承载板上，而该第一导电柱外露于该第一绝缘层的第二表面；
形成外接柱于各该第一导电柱的端面上，且该外接柱电性连接该第一导电柱；以及
移除该承载板，使该第一线路层外露于该第一绝缘层的第一表面。
8.如权利要求7所述的无核心层的中介基板的制造方法，其特征在于，该第一绝缘层以铸模方式、涂布方式或压合方式形成于该承载板上。
9.如权利要求7所述的无核心层的中介基板的制造方法，其特征在于，该第一线路层的表面低于该第一绝缘层的第一表面。
10.如权利要求7所述的无核心层的中介基板的制造方法，其特征在于，该第一导电柱的端面齐平该第一绝缘层的第二表面。
11.如权利要求7所述的无核心层的中介基板的制造方法，其特征在于，移除该承载板是移除全部该承载板。
12.如权利要求7所述的无核心层的中介基板的制造方法，其特征在于，移除该承载板是移除部分该承载板，使保留的该承载板作为支撑结构。
13.一种无核心层的中介基板的制造方法，其特征在于包括：
提供一承载板；
形成第一线路层于该承载板上，且该第一线路层上具有多个第一导电柱；
形成第一绝缘层于该承载板上，该第一绝缘层具有相对的第一表面与第二表面，且该第一绝缘层藉其第一表面结合至该承载板上，而该第一导电柱外露于该第一绝缘层的第二表面；
形成一线路增层结构于该第一绝缘层的第二表面上并连接该多个第一导电柱；
形成外接柱于各该第一导电柱的端面上，以令该外接柱与该第一导电柱之间设有该线路增层结构，且该线路增层结构电性连接该外接柱与该第一导电柱；以及
移除该承载板，使该第一线路层外露于该第一绝缘层的第一表面。
14.如权利要求13所述的无核心层的中介基板的制造方法，其特征在于，该线路增层结构包含至少一第二绝缘层、设于该第二绝缘层中的一第二线路层及多个导电体，其中，该第二线路层连接该多个第一导电柱，该导电体设于该第二线路层上，且该多个外接柱设于该多个导电体上。
15.如权利要求14所述的无核心层的中介基板的制造方法，其特征在于，该线路增层结构的工艺包括：
形成该第二线路层于该第一绝缘层的第二表面上并连接该多个第一导电柱；
形成多个该导电体于该第二线路层上；以及
形成该第二绝缘层于该第一绝缘层的第二表面上，以令该第二绝缘层包覆该第二线路层与该多个导电体，且该多个导电体的一端部外露于该第二绝缘层。
16.如权利要求14所述的无核心层的中介基板的制造方法，其特征在于，该线路增层结构的工艺包括：
形成该第二线路层于该第一绝缘层的第二表面上并连接该多个第一导电柱；
形成该第二绝缘层于该第一绝缘层的第二表面上，以令该第二绝缘层包覆该第二线路层；
于该第二绝缘层上形成多个开孔，并连通至该第二线路层；以及
形成该导电体于各该开孔中并与第二线路层连接，且该多个导电体的一端部外露于该第二绝缘层。
17.如权利要求14所述的无核心层的中介基板的制造方法，其特征在于，该导电体的端面齐平该第一绝缘层的第二表面。
18.如权利要求13所述的无核心层的中介基板的制造方法，其特征在于，该第一线路层的表面低于该第一绝缘层的第一表面。
19.如权利要求13所述的无核心层的中介基板的制造方法，其特征在于，移除该承载板是移除全部该承载板。
20.如权利要求13所述的无核心层的中介基板的制造方法，其特征在于，移除该承载板是移除部分该承载板，使保留的该承载板作为支撑结构。
CN201410435878.8A 2014-07-31 2014-08-29 中介基板及其制造方法 Active CN105304584B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103126156A TWI542263B (zh) 2014-07-31 2014-07-31 中介基板及其製法
TW103126156 2014-07-31

Publications (2)

Publication Number Publication Date
CN105304584A CN105304584A (zh) 2016-02-03
CN105304584B true CN105304584B (zh) 2019-07-09

Family

ID=55181601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410435878.8A Active CN105304584B (zh) 2014-07-31 2014-08-29 中介基板及其制造方法

Country Status (3)

Country Link
US (1) US9911626B2 (zh)
CN (1) CN105304584B (zh)
TW (1) TWI542263B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201739011A (zh) * 2016-04-28 2017-11-01 zhi-xiong Li 無基板中介層及應用彼之半導體裝置
TWI581375B (zh) * 2016-07-12 2017-05-01 恆勁科技股份有限公司 電子封裝件及其製法
TWI591739B (zh) * 2016-07-13 2017-07-11 矽品精密工業股份有限公司 封裝堆疊結構之製法
US10002839B2 (en) * 2016-08-29 2018-06-19 Via Alliance Semiconductor Co., Ltd. Electronic structure, and electronic structure array
TWI614844B (zh) * 2017-03-31 2018-02-11 矽品精密工業股份有限公司 封裝堆疊結構及其製法
US11095539B2 (en) 2017-09-13 2021-08-17 Intel Corporation Common interface system for mesh networking and fog computing systems
TWI693874B (zh) * 2018-06-08 2020-05-11 欣興電子股份有限公司 線路載板結構及其製作方法
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867807A (zh) * 2011-07-08 2013-01-09 欣兴电子股份有限公司 无核心层的封装基板及其制造方法
CN103681588A (zh) * 2012-09-26 2014-03-26 财团法人工业技术研究院 封装基板及其制法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
TW200930173A (en) * 2007-12-31 2009-07-01 Phoenix Prec Technology Corp Package substrate having embedded semiconductor element and fabrication method thereof
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
US8531035B2 (en) * 2011-07-01 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect barrier structure and method
JP5732357B2 (ja) * 2011-09-09 2015-06-10 新光電気工業株式会社 配線基板、及び半導体パッケージ
US10269863B2 (en) * 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
TWI536508B (zh) * 2012-08-24 2016-06-01 Ngk Spark Plug Co Wiring board
KR101366461B1 (ko) * 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9356332B2 (en) * 2013-04-29 2016-05-31 Infineon Technologies Ag Integrated-circuit module with waveguide transition element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867807A (zh) * 2011-07-08 2013-01-09 欣兴电子股份有限公司 无核心层的封装基板及其制造方法
CN103681588A (zh) * 2012-09-26 2014-03-26 财团法人工业技术研究院 封装基板及其制法

Also Published As

Publication number Publication date
CN105304584A (zh) 2016-02-03
TW201605299A (zh) 2016-02-01
US20160037634A1 (en) 2016-02-04
US9911626B2 (en) 2018-03-06
TWI542263B (zh) 2016-07-11

Similar Documents

Publication Publication Date Title
CN105304584B (zh) 中介基板及其制造方法
US11791256B2 (en) Package substrate and method of fabricating the same
CN105261606B (zh) 无核心层封装基板的制法
CN105405835B (zh) 中介基板及其制法
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
CN102867807B (zh) 无核心层的封装基板的制造方法
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
US9202742B1 (en) Integrated circuit packaging system with pattern-through-mold and method of manufacture thereof
CN105323948B (zh) 中介基板及其制造方法
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
CN108962840A (zh) 电子封装件及其制法
CN104517922B (zh) 层叠式封装结构及其制法
CN105514053B (zh) 半导体封装件及其制法
CN105489565A (zh) 嵌埋元件的封装结构及其制法
KR102326494B1 (ko) 내장형 컴포넌트를 구비한 집적회로 패키징 시스템 및 그 제조방법
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
CN105789161B (zh) 封装结构及其制法
CN106298728A (zh) 封装结构及其制法
TWI554169B (zh) 中介基板及其製法
TWI623251B (zh) 中介基板之製法
KR102146131B1 (ko) 패키지 적층 소자
CN202940236U (zh) 封装基板构造
JP2016111318A (ja) インターポーザ基板及びその製法
CN105870025A (zh) 电子封装结构的制法
CN105810659A (zh) 封装装置及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant