CN106298728A - 封装结构及其制法 - Google Patents
封装结构及其制法 Download PDFInfo
- Publication number
- CN106298728A CN106298728A CN201510403793.6A CN201510403793A CN106298728A CN 106298728 A CN106298728 A CN 106298728A CN 201510403793 A CN201510403793 A CN 201510403793A CN 106298728 A CN106298728 A CN 106298728A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating protective
- protective layer
- preparation
- encapsulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 2
- 239000010410 layer Substances 0.000 claims abstract description 174
- 239000011241 protective layer Substances 0.000 claims abstract description 93
- 238000002360 preparation method Methods 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 15
- 239000000084 colloidal system Substances 0.000 claims description 14
- 238000012856 packing Methods 0.000 claims description 13
- 238000003466 welding Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 3
- 238000012800 visualization Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 15
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
本申请揭示一种封装结构及其制法，该封装结构包括：介电层、嵌埋于该介电层中并外露于该介电层表面的第一线路层、设于该第一线路层上的多个导电凸块、以及形成于该介电层、导电凸块与该第一线路层上的第一绝缘保护层，且该导电凸块的部分表面外露于该第一绝缘保护层。藉由该第一线路层上形成有该导电凸块，使该导电凸块外露于该第一绝缘保护层，而该第一线路层仍受该第一绝缘保护层覆盖，故于接置电子元件后，可避免焊料与第一线路层发生桥接的问题，因而能提高产品良率。
Description
技术领域
本发明涉及一种封装结构，尤指一种能提高产品良率的封装结构及其制法。
背景技术
随着电子产业的蓬勃发展，许多高阶电子产品都逐渐朝往轻、薄、短、小等高集积度方向发展，且随着封装技术的演进，芯片的封装技术也越来越多样化，半导体封装件的尺寸或体积也随之不断缩小，藉以使该半导体封装件达到轻薄短小的目的。
图1为现有封装结构1的剖视图。如图1所示，该封装结构1包括：封装基板10、嵌埋于该封装基板10中的线路层11、以及设于该封装基板10上并藉由多个焊料凸块13电性连接该线路层11的半导体芯片12。
惟，现有封装结构1中，由于该线路层11的线距愈来愈小，致使该焊料凸块13的间距也日益缩小，故于封装基板10接置该半导体芯片12后，该焊料凸块13的焊料于回焊后容易与相邻的线路层11的线路或接触垫桥接(bridge)，因而发生短路，导致产品良率下降。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种封装结构及其制法，可避免焊料与第一线路层发生桥接的问题，因而能提高产品良率。
本发明的封装结构，包括：介电层，其具有相对的第一表面与第二表面；第一线路层，其嵌埋于该介电层中并外露于该第一表面；多个导电凸块，其设于该第一线路层上；以及第一绝缘保护层，其形成于该介电层的第一表面、导电凸块与该第一线路层上，且该导电凸块的部分表面外露于该第一绝缘保护层。
前述的封装结构中，还包括第二线路层，其形成于该介电层的第二表面上且电性连接该第一线路层。
本发明还提供一种封装结构的制法，其包括：提供一承载件；形成第一线路层于该承载件上；形成一介电层于该承载件上，以令该介电层覆盖该第一线路层；形成第二线路层于该介电层上，且该第二线路层电性连接该第一线路层；移除该承载件，且形成多个导电凸块于该第一线路层上；以及形成第一绝缘保护层于该介电层、导电凸块与该第一线路层上，且令该导电凸块的部分表面外露于该第一绝缘保护层。
前述的制法中，该导电凸块为以电镀方式形成者。
前述的制法中，还包括藉由显影方式移除该第一绝缘保护层的部分材质，令该导电凸块的部分表面外露于该第一绝缘保护层。
前述的封装结构及其制法中，该导电凸块凸出该第一绝缘保护层。
前述的封装结构及其制法中，该第一绝缘保护层形成有凹部，且所述导电凸块位于该凹部中。又包括设置至少一电子元件于该第一绝缘保护层上，且形成底胶于该第一绝缘保护层与该电子元件之间，使该底胶填充于该凹部中。
前述的封装结构及其制法中，还包括形成第二绝缘保护层于该介电层与该第二线路层上。例如，该第二绝缘保护层为防焊层，且该第二线路层的部分表面外露于该第二绝缘保护层。又包括形成多个导电元件于该第二线路层上。
前述的封装结构及其制法中，形成该介电层的材质为模压树脂、预浸材、ABF或感光型介电材。
前述的封装结构及其制法中，该第一绝缘保护层为防焊层。
前述的封装结构及其制法中，还包括设置至少一电子元件于该第一绝缘保护层上，且该电子元件电性连接至所述导电凸块。又包括形成封装胶体于该第一绝缘保护层上，使该封装胶体包覆该电子元件；或者，包括形成底胶于该第一绝缘保护层与该电子元件之间。
本发明另提供一种封装结构，其包括：介电层，其具有相对的第一表面与第二表面，且形成该介电层的材质为ABF；以及第一线路层，其嵌埋于该介电层中并外露于该第一表面。
前述的封装结构中，还包括第二线路层，其形成于该介电层的第二表面上且电性连接该第一线路层。
前述的封装结构中，还包括一承载件，其供该第一线路层与该介电层形成于其上。
前述的封装结构中，还包括多个导电凸块，其设于该第一线路层上。
由上可知，本发明的封装结构及其制法中，主要藉由该第一线路层上形成有该导电凸块，使该导电凸块外露于该第一绝缘保护层，而该第一线路层仍受该第一绝缘保护层覆盖，故于接置该电子元件后，可避免焊料与该第一线路层发生桥接的问题，因而能避免发生短路，进而提高产品良率。
附图说明
图1为现有封装结构的剖面示意图；以及
图2A至图2H为本发明的封装结构的制法的剖面示意图；其中，图2G’为图2G的另一实施例，图2H’及图2H”为图2H的其它实施例。
符号说明
1,2,2’,2”,2a,2a’,2a” 封装结构
10 封装基板
11 线路层
12 半导体芯片
13,260 焊料凸块
20 介电层
20a 第一表面
20b 第二表面
200 盲孔
21 第一线路层
22 第二线路层
23 导电凸块
220 导电体
24,24’ 第一绝缘保护层
240 凹部
25 第二绝缘保护层
250 开孔
26 电子元件
27 封装胶体
28 导电元件
29 底胶
9 承载件
9a,9b 表面
90 板体
91 金属层
T,t 厚度。
具体实施方式
以下藉由特定的具体实例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明也可藉由其他不同的具体实例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本创作可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“一”、“第一”、“第二”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图2A至图2H为显示本发明的封装结构2的制法的剖面示意图。
如图2A所示，提供一具有相对的两表面9a,9b的承载件9，且形成第一线路层21于该承载件9的两表面9a,9b上。
于本实施例中，该承载件9的两表面9a,9b为金属表面。具体地，该承载件9具有如金属板、半导体晶圆或玻璃板的板体90与设于该板体90两侧的金属层91，如铜箔，且于该板体90与该金属层91之间也可依需求设有如离形膜、粘着材或绝缘材等的结合层(图略)。此外，是以电镀或沉积方式形成该第一线路层21。
如图2B所示，形成一介电层20于该承载件9的两表面9a,9b上，以令该介电层20覆盖该第一线路层21。
于本实施例中，形成该介电层20的材质如模压树脂(moldingcompound)、预浸材(prepreg)、ABF(Ajinomoto Build-up Film)或感光型介电材，但不限于此。
此外，该介电层20具有相对的第一表面20a与第二表面20b，且该介电层20以其第一表面20a结合于该承载件9的两表面9a,9b上。
又，对应该第二表面20b，于该介电层20中形成多个盲孔200，以令该第一线路层21的部分表面外露于所述盲孔200中。例如，所述盲孔200是以激光、曝光显影或蚀刻等方式形成者。
如图2C所示，形成图案化导电材于该介电层20的第二表面20b上，以令该导电材作为第二线路层22，且该导电材还形成于该盲孔200中，使该第二线路层22具有延伸于该介电层20中的导电体220，以令该第二线路层22藉由该导电体220电性连接该第一线路层21。
如图2D所示，移除该承载件9以外露出该第一线路层21。
于本实施例中，该第一线路层21与该介电层20的第一表面20a齐平。
如图2E所示，形成多个导电凸块23于该第一线路层21上。
于本实施例中，所述导电凸块23为以电镀铜的方式形成者。
如图2F所示，形成第一绝缘保护层24于该介电层20的第一表面20a、导电凸块23与该第一线路层21上，以使该第一绝缘保护层24覆盖该第一线路层21及该导电凸块23，且形成第二绝缘保护层25于该介电层20的第二表面20b与该第二线路层22上，以使该第二绝缘保护层25覆盖该第二线路层22。
于本实施例中，该第一绝缘保护层24与该第二绝缘保护层25为防焊层。
如图2G所示，移除该第一与第二绝缘保护层24,25的部分材质，使该导电凸块23的部分表面外露于该第一绝缘保护层24，且该第一线路层21未外露于该第一绝缘保护层24，而该第二线路层22的部分表面外露于该第二绝缘保护层25。
于本实施例中，是藉由显影方式移除该第一绝缘保护层24的部分材质，使该导电凸块23凸出该第一绝缘保护层24(即该导电凸块23的顶面与部分侧面外露于该第一绝缘保护层24)，而该第一绝缘保护层24仍覆盖该第一线路层21。
此外，该第二绝缘保护层25形成有多个开孔250以供外露该第二线路层22的部分表面；或者，藉由该第二绝缘保护层25的表面齐平该第二线路层22的表面，使该第二线路层22的顶面外露于该第二绝缘保护层25。
又，于另一实施例中，如图2G’所示，可保留所述导电凸块23周围的第一绝缘保护层24’，使该第一绝缘保护层24’形成有凹部240，且所述导电凸块23位于该凹部240中并外露于该第一绝缘保护层24’，故该第一绝缘保护层24’成为具有不同厚度T,t的结构。
如图2H所示，设置至少一电子元件26于该第一绝缘保护层24上，且该电子元件26电性连接至所述导电凸块23，再形成封装胶体27于该第一绝缘保护层24上，使该封装胶体27包覆该电子元件26。之后，形成多个如焊球的导电元件28于该开孔250中的第二线路层22上。
于本实施例中，该电子元件26为主动元件、被动元件或其组合者，且该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。
此外，该电子元件26藉由多个焊料凸块260电性连接至该导电凸块23，且该封装胶体27包覆所述导电凸块23与焊料凸块260。于其它方式中，该电子元件26也可依需求藉由打线方式(wire bonding)电性连接该导电凸块23，图未示。
又，如图2H’所示，也可先形成底胶29于该第一绝缘保护层24与该电子元件26之间，使该底胶29包覆所述导电凸块23与焊料凸块260并固定该电子元件26，再形成封装胶体27于该第一绝缘保护层24上，使该封装胶体27包覆该电子元件26与该底胶29。
另外，如图2H”所示，若接续图2G’的制程，该底胶29会形成于该凹部240中，以限制该底胶29的流动。
本发明的制法先于该第一线路层21上形成该导电凸块23，再形成该第一绝缘保护层24，接着移除部分第一绝缘保护层24，使该导电凸块23外露，而该第一线路层21仍受该第一绝缘保护层24覆盖，故于接置该电子元件26后，可避免该焊料凸块260的焊料与该第一线路层21发生桥接(bridge)的问题，因而能避免发生短路，进而提高产品良率。
本发明提供一种封装结构2,2’,2”，包括：一介电层20、一第一线路层21、多个导电凸块23、一第一绝缘保护层24,24’、一第二线路层22以及一第二绝缘保护层25。
所述的介电层20具有相对的第一表面20a与第二表面20b，且形成该介电层20的材质为模压树脂、预浸材、ABF或感光型介电材。
所述的第一线路层21嵌埋于该介电层20中并外露于该第一表面20a，且该第一线路层21与该介电层20的第一表面20a齐平。
所述的导电凸块23位于该介电层20的第一表面20a上并结合于该第一线路层21上。
所述的第一绝缘保护层24,24’为防焊层，其形成于该介电层20的第一表面20a、导电凸块23与该第一线路层21上，且该导电凸块23的部分表面外露于该第一绝缘保护层24,24’。
所述的第二线路层22形成于该介电层20的第二表面20b上且电性连接该第一线路层21。
所述的第二绝缘保护层25为防焊层，其形成于该介电层20的第二表面20b与该第二线路层22上，且该第二线路层22的部分表面外露于该第二绝缘保护层25。
于一实施例中，该导电凸块23凸出该第一绝缘保护层24,24’。
于一实施例中，该第一绝缘保护层24’形成有凹部240，且所述导电凸块23位于该凹部240中。例如，该封装结构2”可包括设于该第一绝缘保护层24’上的至少一电子元件26、及形成于该第一绝缘保护层24’与该电子元件26之间的底胶29，且该底胶29还形成于该凹部240中。
于一实施例中，该封装结构2,2’,2”还包括形成于该第二线路层22上的多个导电元件28。
于一实施例中，该封装结构2,2’还包括设于该第一绝缘保护层24上的至少一电子元件26，且该电子元件26电性连接至所述导电凸块23。例如，该封装结构2可包括形成于该第一绝缘保护层24上的封装胶体27，且该封装胶体27包覆该电子元件26。或者，该封装结构2’也可包括形成于该第一绝缘保护层24与该电子元件26之间的底胶29。
本发明另提供一种封装结构2a,2a’,2a”，如图2C至图2E所示，包括：一介电层20以及第一线路层21。
所述的介电层20具有相对的第一表面20a与第二表面20b，且形成该介电层20的材质为ABF。
所述的第一线路层21嵌埋于该介电层20中并外露于该第一表面20a。
于一实施例中，该封装结构2a,2a’,2a”还包括第二线路层22，其形成于该介电层20的第二表面20b上且电性连接该第一线路层21。
于一实施例中，该封装结构2a’还包括一承载件9，其供该第一线路层21与该介电层20形成于其上。
于一实施例中，该封装结构2a”还包括多个导电凸块23，其设于该第一线路层21上。
综上所述，本发明封装结构及其制法，藉由先于该第一线路层上形成该导电凸块，再形成该第一绝缘保护层，使该导电凸块外露，而该第一线路层仍受该第一绝缘保护层覆盖，故于接置该电子元件后，可避免该焊料凸块的焊料与该第一线路层发生桥接的问题，因而能避免发生短路，进而提高产品良率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
Claims (32)
1.一种封装结构，其特征为，该封装结构包括：
介电层，其具有相对的第一表面与第二表面；
第一线路层，其嵌埋于该介电层中并外露于该第一表面；
多个导电凸块，其设于该第一线路层上；以及
第一绝缘保护层，其形成于该介电层的第一表面、导电凸块与该第一线路层上，且该导电凸块的部分表面外露于该第一绝缘保护层。
2.如权利要求1所述的封装结构，其特征为，该导电凸块凸出该第一绝缘保护层。
3.如权利要求1所述的封装结构，其特征为，该第一绝缘保护层形成有凹部，且所述导电凸块位于该凹部中。
4.如权利要求3所述的封装结构，其特征为，该封装结构还包括设于该第一绝缘保护层上的至少一电子元件、及形成于该第一绝缘保护层与该电子元件之间的底胶，且该底胶填充于该凹部中。
5.如权利要求1所述的封装结构，其特征为，该封装结构还包括第二线路层，其形成于该介电层的第二表面上且电性连接该第一线路层。
6.如权利要求5所述的封装结构，其特征为，该封装结构还包括第二绝缘保护层，其形成于该介电层的第二表面与该第二线路层上，且该第二线路层的部分表面外露于该第二绝缘保护层。
7.如权利要求6所述的封装结构，其特征为，该第二绝缘保护层为防焊层。
8.如权利要求5所述的封装结构，其特征为，该封装结构还包括形成于该第二线路层上的多个导电元件。
9.如权利要求1所述的封装结构，其特征为，该封装结构还包括设于该第一绝缘保护层上的至少一电子元件，且该电子元件电性连接至所述导电凸块。
10.如权利要求9所述的封装结构，其特征为，该封装结构还包括形成于该第一绝缘保护层上的封装胶体，且该封装胶体包覆该电子元件。
11.如权利要求9所述的封装结构，其特征为，该封装结构还包括形成于该第一绝缘保护层与该电子元件之间的底胶。
12.如权利要求1所述的封装结构，其特征为，形成该介电层的材质为模压树脂、预浸材、ABF或感光型介电材。
13.如权利要求1所述的封装结构，其特征为，该第一绝缘保护层为防焊层。
14.一种封装结构的制法，其特征为，该制法包括：
提供一承载件；
形成第一线路层于该承载件上；
形成一介电层于该承载件上，以令该介电层覆盖该第一线路层；
形成第二线路层于该介电层上，且该第二线路层电性连接该第一线路层；
移除该承载件，且形成多个导电凸块于该第一线路层上；以及
形成第一绝缘保护层于该介电层、导电凸块与该第一线路层上，且令该导电凸块的部分表面外露于该第一绝缘保护层。
15.如权利要求14所述的封装结构的制法，其特征为，该导电凸块凸出该第一绝缘保护层。
16.如权利要求14所述的封装结构的制法，其特征为，该导电凸块为以电镀方式形成者。
17.如权利要求14所述的封装结构的制法，其特征为，该第一绝缘保护层形成有凹部，且所述导电凸块位于该凹部中。
18.如权利要求17所述的封装结构的制法，其特征为，该制法还包括设置至少一电子元件于该第一绝缘保护层上，且形成底胶于该第一绝缘保护层与该电子元件之间，使该底胶填充于该凹部中。
19.如权利要求14所述的封装结构的制法，其特征为，该制法还包括藉由显影方式移除该第一绝缘保护层的部分材质，令该导电凸块的部分表面外露于该第一绝缘保护层。
20.如权利要求14所述的封装结构的制法，其特征为，该制法还包括形成第二绝缘保护层于该介电层与该第二线路层上。
21.如权利要求20所述的封装结构的制法，其特征为，该第二线路层的部分表面外露于该第二绝缘保护层。
22.如权利要求21所述的封装结构的制法，其特征为，该制法还包括形成多个导电元件于该第二线路层上。
23.如权利要求20所述的封装结构的制法，其特征为，该第二绝缘保护层为防焊层。
24.如权利要求14所述的封装结构的制法，其特征为，该制法还包括设置至少一电子元件于该第一绝缘保护层上，且该电子元件电性连接至所述导电凸块。
25.如权利要求24所述的封装结构的制法，其特征为，该制法还包括形成封装胶体于该第一绝缘保护层上，使该封装胶体包覆该电子元件。
26.如权利要求24所述的封装结构的制法，其特征为，该制法还包括形成底胶于该第一绝缘保护层与该电子元件之间。
27.如权利要求14所述的封装结构的制法，其特征为，形成该介电层的材质为模压树脂、预浸材、ABF或感光型介电材。
28.如权利要求14所述的封装结构的制法，其特征为，该第一绝缘保护层为防焊层。
29.一种封装结构，其特征为，该封装结构包括：
介电层，其具有相对的第一表面与第二表面，且形成该介电层的材质为ABF；以及
第一线路层，其嵌埋于该介电层中并外露于该第一表面。
30.如权利要求29所述的封装结构，其特征为，该封装结构还包括第二线路层，其形成于该介电层的第二表面上且电性连接该第一线路层。
31.如权利要求29所述的封装结构，其特征为，该封装结构还包括一承载件，用以供该第一线路层与该介电层形成于其上。
32.如权利要求29所述的封装结构，其特征为，该封装结构还包括多个导电凸块，其设于该第一线路层上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104120916A TWI624011B (zh) | 2015-06-29 | 2015-06-29 | 封裝結構及其製法 |
| TW104120916 | 2015-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106298728A true CN106298728A (zh) | 2017-01-04 |
Family
ID=57650270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510403793.6A Pending CN106298728A (zh) | 2015-06-29 | 2015-07-10 | 封装结构及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106298728A (zh) |
| TW (1) | TWI624011B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128751A (zh) * | 2019-10-25 | 2020-05-08 | 桂林电子科技大学 | 中介层的制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI604542B (zh) * | 2017-01-12 | 2017-11-01 | 矽品精密工業股份有限公司 | 封裝基板及其製法 |
| TWI733056B (zh) * | 2018-09-19 | 2021-07-11 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101290917A (zh) * | 2007-04-17 | 2008-10-22 | 南亚电路板股份有限公司 | 焊接垫结构 |
| US20140182913A1 (en) * | 2012-12-28 | 2014-07-03 | Unimicron Technology Corp. | Packaging substrate and method of fabricating the same |
| CN104254190A (zh) * | 2013-06-26 | 2014-12-31 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
| CN104681531A (zh) * | 2013-11-27 | 2015-06-03 | 矽品精密工业股份有限公司 | 封装基板及其制法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI506738B (zh) * | 2011-06-09 | 2015-11-01 | Unimicron Technology Corp | 封裝結構及其製法 |
| TWM489451U (en) * | 2014-04-08 | 2014-11-01 | Unimicron Technology Corp | Package substrate |
-
2015
- 2015-06-29 TW TW104120916A patent/TWI624011B/zh active
- 2015-07-10 CN CN201510403793.6A patent/CN106298728A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101290917A (zh) * | 2007-04-17 | 2008-10-22 | 南亚电路板股份有限公司 | 焊接垫结构 |
| US20140182913A1 (en) * | 2012-12-28 | 2014-07-03 | Unimicron Technology Corp. | Packaging substrate and method of fabricating the same |
| CN104254190A (zh) * | 2013-06-26 | 2014-12-31 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
| CN104681531A (zh) * | 2013-11-27 | 2015-06-03 | 矽品精密工业股份有限公司 | 封装基板及其制法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128751A (zh) * | 2019-10-25 | 2020-05-08 | 桂林电子科技大学 | 中介层的制造方法 |
| CN111128751B (zh) * | 2019-10-25 | 2022-02-25 | 桂林电子科技大学 | 中介层的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI624011B (zh) | 2018-05-11 |
| TW201701419A (zh) | 2017-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10128214B2 (en) | Substrate and the method to fabricate thereof | |
| US9693458B2 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
| CN104321864B (zh) | 具有非共面的、包封的微电子器件和无焊内建层的微电子封装 | |
| US8698303B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
| CN102760715A (zh) | 嵌埋电子组件的封装结构及其制法 | |
| CN105304584B (zh) | 中介基板及其制造方法 | |
| JP2008218505A (ja) | 基板およびその製造方法、半導体パッケージおよびその製造方法、並びに半導体装置およびその製造方法 | |
| CN105990157A (zh) | 封装结构及其制作方法 | |
| JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| CN108962840A (zh) | 电子封装件及其制法 | |
| CN104103531A (zh) | 封装结构及其制作方法 | |
| JP5934154B2 (ja) | 電子部品が実装された基板構造及びその製造方法 | |
| TWI498056B (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
| CN105990268A (zh) | 电子封装结构及其制法 | |
| CN105489565A (zh) | 嵌埋元件的封装结构及其制法 | |
| CN105323948A (zh) | 中介基板及其制造方法 | |
| KR100735825B1 (ko) | 다층 패키지 구조물 및 그의 제조방법 | |
| CN106298728A (zh) | 封装结构及其制法 | |
| CN105280624A (zh) | 电子装置模块及其制造方法 | |
| TWI550744B (zh) | 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法 | |
| EP2849226A2 (en) | Semiconductor package | |
| US9728507B2 (en) | Cap chip and reroute layer for stacked microelectronic module | |
| CN106298692B (zh) | 芯片封装结构的制作方法 | |
| CN105722299A (zh) | 中介基板及其制法 | |
| CN105304583A (zh) | 封装结构及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170104 |