CN111128751A - 中介层的制造方法 - Google Patents
中介层的制造方法 Download PDFInfo
- Publication number
- CN111128751A CN111128751A CN201911024817.1A CN201911024817A CN111128751A CN 111128751 A CN111128751 A CN 111128751A CN 201911024817 A CN201911024817 A CN 201911024817A CN 111128751 A CN111128751 A CN 111128751A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoetching
- mounting hole
- interposer
- arranging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims description 18
- 239000010410 layer Substances 0.000 claims abstract description 398
- 239000012790 adhesive layer Substances 0.000 claims abstract description 24
- 238000001259 photo etching Methods 0.000 claims description 75
- 238000000465 moulding Methods 0.000 claims description 47
- 239000004033 plastic Substances 0.000 claims description 41
- 239000004020 conductor Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 32
- 239000005022 packaging material Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 25
- 150000001875 compounds Chemical class 0.000 claims description 23
- 238000007639 printing Methods 0.000 claims description 10
- 238000007723 die pressing method Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000000741 silica gel Substances 0.000 claims description 3
- 229910002027 silica gel Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 23
- 238000005553 drilling Methods 0.000 abstract description 17
- 238000003825 pressing Methods 0.000 abstract description 17
- 238000009434 installation Methods 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000012545 processing Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 28
- 238000000206 photolithography Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 238000004806 packaging method and process Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 238000007711 solidification Methods 0.000 description 8
- 230000008023 solidification Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000012858 packaging process Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 239000012788 optical film Substances 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- RUOJZAUFBMNUDX-UHFFFAOYSA-N propylene carbonate Chemical compound CC1COC(=O)O1 RUOJZAUFBMNUDX-UHFFFAOYSA-N 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000009834 vaporization Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供了一种中介层的制造方法，包括：在载板上设置粘接层；在粘接层上设置第一支撑层；在第一支撑层上设置至少一层重布层；在至少一层重布层上设置第二支撑层；其中，第一支撑层、至少一层重布层和第二支撑层中至少一层通过模压固化成型。本发明所提供的中介层的制造方法，第一支撑层、重布层和/或第二支撑层通过模压固化成型，模压固化成型可在导电柱或导电线安装完成后进行，也可通过模压固化出安装孔位，无需在晶圆基板上钻孔，避免因钻孔加工损坏中介层的结构，避免在中介层上产生裂痕，进而避免在后续制程中会因加压或加热而促使裂纹扩展，提升中介层的制造合格率。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种中介层的制造方法。
背景技术
目前，随着电子产业飞速发展，电子器件在结构上趋于轻薄，在功能上趋于高功能、高速度化，其安装在有限衬底面积上的半导体封装也逐渐变小变薄。
为进一步缩小半导体装置尺寸，带有垂直互连通孔和高密度金属布线的中介层应运而生。
中介层结构插置于半导体芯片与封装基板之间，若干个半导体芯片并排排列在中介层上，通过中介层内通孔结构、重分布层、微凸点等，实现芯片与芯片、芯片与封装基板间更高密度的互连。
在相关技术中，中介层制造方法的关键制程以TSV(Through Silicon Via，硅穿孔)为代表，需要在晶圆基板(晶圆、玻璃、有机材料)上钻孔，之后填入导电材料后形成所需导电通道。为缩短封装后半导体尺寸，行业对中介层厚度要求越薄越好，但由于中介层厚度较薄，所以钻孔加工会不可避免地造成中介层的结构破坏，产生裂痕，在后续制程中会因加压或加热而促使裂纹扩展，产生破裂，降低产品合格率。
发明内容
本发明旨在至少解决现有技术或相关技术中存在的技术问题之一。
为此，本发明提出一种中介层的制造方法。
有鉴于此，本发明的提供了一种中介层的制造方法，包括：在载板上设置粘接层；在粘接层上设置第一支撑层；在第一支撑层上设置至少一层重布层；在至少一层重布层上设置第二支撑层；其中，第一支撑层、至少一层重布层和第二支撑层中至少一层通过模压固化成型。
本发明所提供的中介层的制造方法，在载板上设置粘接层，然后在粘接层上依次设置第一支撑层、重布层和第二支撑层，第一支撑层、重布层和第二支撑层中，至少有一层是通过模压固化成型。第一支撑层、重布层和/或第二支撑层通过模压固化成型，模压固化成型可在导电柱或导电线安装完成后进行，也可通过模压固化出安装孔位，无需在晶圆基板上钻孔，避免因钻孔加工损坏中介层的结构，避免在中介层上产生裂痕，进而避免在后续制程中会因加压或加热而促使裂纹扩展，提升中介层的制造合格率。并且第一支撑层、重布层和/或第二支撑层通过模压固化成型是所采用的塑封料，与后续半导体封装工艺所采用的封装材料的热膨胀系数一致或接近，减少因热变形不同而导致的塑封制程的翘曲问题，使中介层更好的契合封装需求。
第一支撑层可通过模压固化成型，重布层也可通过模压固化成型，第二支撑层同样可通过模压固化成型。
重布层可根据中介层的厚度，或半导体的要求来确定层数。
通过该中介层的制造方法制造的中介层可用于半导体中。
载板选用传热性较好的刚性材料或透光性好的玻璃材料，如：金属、钢、硅、玻璃和合金。
另外，本发明提供的上述技术方案中的中介层的制造方法还可以具有如下附加技术特征：
在本发明的一个技术方案中，第一支撑层、至少一层重布和第二支撑层中至少一层通过模压固化成型包括：设置光刻层；蚀刻光刻层，以在光刻层上形成多个安装孔位；在多个安装孔位中的每个安装孔位内设置导电体；去除光刻层；在多个导电体之间的间隙内填充塑封料；模压固化塑封料。
在该技术方案中，设置光刻层，并蚀刻光刻层，使得光刻层出现缺口，以在光刻层上设置安装孔位，安装孔位内设置导电体，然后再将光刻层整体去除，再将塑封料填充于多个导电体之间，并进行模压固化，形成第一支撑层、重布层或第二支撑层，在制造过程中，不设置晶圆基板，更无须在晶圆基板上钻孔，避免中介层因钻孔受到外力而损坏，提升中介层的生产合格率。在制造过程中，导电体的位置和形状可根据半导体的需要进行设置，使得该中介层制造方法可适应多种不同结构的中介层的制造，提升该中介层制造方法的通用性，减少模具对中介层结构的限制。
该制造方法制造出的中介层可根据厂商、客户需求灵活的调整中介层的厚度，以及上下电极垫位置以适应不同尺寸半导体芯片集成封装需求，以及根据厂商、客户对多个半导体芯片I/O口互联需求灵活的进行线路布线设计。
同样可通过模具先固化模压塑封材料，并预压出导电体的安装孔位，再将导电体设置于相应的孔位内。该模压固化方式进一步简化了中介层的制造方法。
在本发明的一个技术方案中，在多个导电体之间的间隙内填充塑封料之前，第一支撑层、至少一层重布层和第二支撑层中至少一层通过模压固化成型还包括：在导电体的端部表面设置辅助膜。
在该技术方案中，导电体的端部表面设置辅助膜，避免在模压固化塑封料时污染导电体的端部表面，确保导电体的导电性。
在本发明的一个技术方案中，在多个安装孔位中的每个安装孔位内设置导电体包括：在多个安装孔位中的每个安装孔位内粘贴、沉积、电镀、化学镀、溅射、印刷或打印导电体。
在该技术方案中，粘贴、沉积、电镀、化学镀、溅射、印刷或打印等方式在安装孔位内何止导电体，确保导电体之间紧密配合，具备良好的导电性。
在本发明的一个技术方案中，在粘接层上设置第一支撑层包括：在粘接层上设置第一光刻层；蚀刻第一光刻层，以在第一光刻层上形成多个第一安装孔位；在多个第一安装孔位中的每个第一安装孔位内设置第一导电柱；去除第一光刻层；在多个第一导电柱之间的间隙内填充塑封料；模压固化塑封料，以形成第一支撑层。
在该技术方案中，第一支撑层在制造过程中，不设置晶圆基板，更无须在晶圆基板上钻孔，避免第一支撑层因钻孔受到外力而损坏，提升第一支撑层的生产合格率。并且第一导电柱的位置可根据半导体的需要进行设置，使得该第一支撑层制造方法可适应多种不同结构的第一支撑层的制造，提升该第一支撑层制造方法的通用性，减少模具对第一支撑层结构的限制。
第一导电柱呈柱状。
在本发明的一个技术方案中，在第一支撑层上设置至少一层重布层包括：在第一支撑层上设置第二光刻层；蚀刻第二光刻层，以在第二光刻层上形成多个第二安装孔位和至少一个第三安装孔位；在多个第二安装孔位中的每个第二安装孔位内设置第二导电柱；在至少一个第三安装孔位内设置第一导线；在第一导线上设置第三光刻层；蚀刻第三光刻层，在第三光刻层上形成多个第四安装孔位；在多个第四安装孔位内设置第二导线；去除第二光刻层和第三光刻层；在第二导电柱、第一导线和第二导线之间的间隙内填充塑封料；模压固化塑封料，以形成第一重布层；其中，第二导电柱与第一导电柱相对设置。
在该技术方案中，第一重布层在制造过程中，不设置晶圆基板，更无须在晶圆基板上钻孔，避免第一重布层因钻孔受到外力而损坏，提升第一重布层的生产合格率。并且第二导电柱、第一导线和第二导线的位置和形状可根据半导体的需要进行设置，使得该第一重布层制造方法可适应多种不同结构的第一重布层的制造，提升该第一重布层制造方法的通用性，减少模具对第一重布层结构的限制。
第二导电柱呈柱状，第一导线呈条状，第二导线呈柱状。
在本发明的一个技术方案中，在第一支撑层上设置至少一层重布层还包括：在第一重布层上设置第四光刻层；蚀刻第四光刻层，以在第四光刻层上形成多个第五安装孔位；在多个第五安装孔位中的每个第五安装孔位内设置第三导线；在第三导线上设置第五光刻层；蚀刻第五光刻层，在第五光刻层上形成多个第七安装孔位；在第七安装孔位内设置第三导电柱；去除第四光刻层和第五光刻层；在第三导电柱和第三导线之间的间隙内填充塑封料；模压固化塑封料，以形成第二重布层。
在该技术方案中，第二重布层在制造过程中，不设置晶圆基板，更无须在晶圆基板上钻孔，避免第二重布层因钻孔受到外力而损坏，提升第二重布层的生产合格率。并且第三导电柱和第三导线的位置和形状可根据半导体的需要进行设置，使得该第二重布层制造方法可适应多种不同结构的第二重布层的制造，提升该第二重布层制造方法的通用性，减少模具对第二重布层结构的限制。
通过该制造方法，可根据需要设置第三重布层、第四重布层。不同的半导体封装规格及多芯片集成封装需求，可制作数目更多的重布层。
在本发明的一个技术方案中，在至少一层重布层上设置第二支撑层包括：在至少一层重布层上设置第六光刻层；蚀刻第六光刻层，以在第六光刻层上形成多个第八安装孔位；在多个第八安装孔位中的每个第八安装孔位内设置第四导电柱；去除第六光刻层；在多个第四导电柱之间的间隙内填充塑封料；模压固化塑封料，以形成第二支撑层；其中，第四导电柱和第三导电柱相对设置。
在该技术方案中，第二支撑层在制造过程中，不设置晶圆基板，更无须在晶圆基板上钻孔，避免第二支撑层因钻孔受到外力而损坏，提升第二支撑层的生产合格率。并且第三导电柱和第三导线的位置和形状可根据半导体的需要进行设置，使得该第二支撑层制造方法可适应多种不同结构的第二支撑层的制造，提升该第二支撑层制造方法的通用性，减少模具对第二支撑层结构的限制。
在本发明的一个技术方案中，塑封料包括：以环氧树脂为基体树脂的高分子材料、硅胶、苯并环丁烯或聚亚酰胺。
其它可以用做模压工艺的有机聚合物材料也可作为塑封料。
在本发明的一个技术方案中，在至少一层重布层上设置第二支撑层之后，中介层的制造方法还包括：处理粘接层，以使载板与第一支撑层相分离；在第一支撑层和第二支撑层上设置覆晶焊垫；在覆晶焊垫上设置导电凸块。
在该技术方案中，由于处理粘接层，即可实现将载板与第一支撑层分离，不涉及研磨减薄制程，且避免了使用钻孔方式来形成导电通道，能够简化制造设备与制程，明显提升中介层的制造合格率，同时大幅度降低中介层的制造成本。
粘接层在高温下可汽化或者高温下粘度降低，可采用碳酸丙二醇酯、聚碳酸酯和聚合物基材料中一种或几种的组合，且使粘接层汽化的温度高于塑封料的固化温度；或粘接层在光照下可汽化或者粘度降低，可选择陶瓷光学膜、金属薄膜或是非金属薄膜。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1示出了根据本发明的一个实施例的中介层的制造方法的流程图；
图2示出了根据本发明的另一个实施例的中介层的制造方法的流程图；
图3示出了根据本发明的再一个实施例的中介层的制造方法的流程图；
图4示出了根据本发明的再一个实施例的中介层的制造方法的流程图；
图5示出了根据本发明的再一个实施例的中介层的制造方法的流程图；
图6示出了根据本发明的再一个实施例的中介层的制造方法的流程图；
图7示出了根据本发明的再一个实施例的中介层的制造方法的流程图；
图8示出了根据本发明的再一个实施例的中介层的制造方法的流程图；
图9示出了根据本发明的一个实施例的中介层的一个制造步骤的结构示意图；
图10示出了根据本发明的一个实施例的中介层的另一个制造步骤的结构示意图；
图11示出了根据本发明的一个实施例的中介层的再一个制造步骤的结构示意图；
图12示出了根据本发明的一个实施例的中介层的再一个制造步骤的结构示意图；
图13示出了根据本发明的一个实施例的中介层的再一个制造步骤的结构示意图；
图14示出了根据本发明的一个实施例的中介层的再一个制造步骤的结构示意图；
图15示出了根据本发明的一个实施例的中介层的再一个制造步骤的结构示意图；
图16示出了根据本发明的一个实施例的中介层的再一个制造步骤的结构示意图；
图17示出了根据本发明的一个实施例的中介层的再一个制造步骤的结构示意图；
图18示出了根据本发明的一个实施例的中介层的再一个制造步骤的结构示意图；
图19示出了根据本发明的一个实施例的中介层的再一个制造步骤的结构示意图；
图20示出了根据本发明的一个实施例的中介层的再一个制造步骤的结构示意图；
图21示出了根据本发明的一个实施例的中介层的再一个制造步骤的结构示意图。
其中，图9至图21中的附图标记与部件名称之间的对应关系为：
10载板，20粘接层，30第一光刻层，40第一导电柱，50第一支撑层，60第二光刻层，70第二导电柱，71第一导线，72第三光刻层，73第二导线，80第一重布层，90第四光刻层，91第三导线，92第五光刻层，93第三导电柱，100第二重布层，110第六光刻层，94第四导电柱，120第二支撑层，130覆晶焊垫，131导电凸块。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
下面参照图1至图21描述根据本发明一些实施例所述中介层的制造方法。
在本发明的一方面实施例中，如图1所示，本发明提供了一种中介层的制造方法，包括：
步骤102，在载板上设置粘接层；
步骤104，在粘接层上设置第一支撑层；
步骤106，在第一支撑层上设置至少一层重布层；
步骤108，在至少一层重布层上设置第二支撑层；
其中，第一支撑层、至少一层重布层和第二支撑层中至少一层通过模压固化成型。
本发明所提供的中介层的制造方法，在载板上设置粘接层，然后在粘接层上依次设置第一支撑层、重布层和第二支撑层，第一支撑层、重布层和第二支撑层中，至少有一层是通过模压固化成型。第一支撑层、重布层和/或第二支撑层通过模压固化成型，模压固化成型可在导电柱或导电线安装完成后进行，也可通过模压固化出安装孔位，无需在晶圆基板上钻孔，避免因钻孔加工损坏中介层的结构，避免在中介层上产生裂痕，进而避免在后续制程中会因加压或加热而促使裂纹扩展，提升中介层的制造合格率。并且第一支撑层、重布层和/或第二支撑层通过模压固化成型是所采用的塑封料，与后续半导体封装工艺所采用的封装材料的热膨胀系数一致或接近，减少因热变形不同而导致的塑封制程的翘曲问题，使中介层更好的契合封装需求。
第一支撑层可通过模压固化成型，重布层也可通过模压固化成型，第二支撑层同样可通过模压固化成型。
重布层可根据中介层的厚度，或半导体的要求来确定层数。
通过该中介层的制造方法制造的中介层可用于半导体中。
载板选用传热性较好的刚性材料或透光性好的玻璃材料，如：金属、钢、硅、玻璃和合金。
塑封材料采用以环氧树脂为基体树脂的模塑封材料。
在本发明的一个实施例中，如图2所示，第一支撑层、至少一层重布层和第二支撑层中至少一层通过模压固化成型包括：
步骤202，设置光刻层；
步骤204，蚀刻光刻层，以在光刻层上形成多个安装孔位；
步骤206，在多个安装孔位中的每个安装孔位内设置导电体；
步骤208，去除光刻层；
步骤210，在多个导电体之间的间隙内填充塑封料；
步骤212，模压固化塑封料。
在该实施例中，设置光刻层，并蚀刻光刻层，使得光刻层出现缺口，以在光刻层上设置安装孔位，安装孔位内设置导电体，然后再将光刻层整体去除，再将塑封料填充于多个导电体之间，并进行模压固化，形成第一支撑层、重布层或第二支撑层，在制造过程中，不设置晶圆基板，更无须在晶圆基板上钻孔，避免中介层因钻孔受到外力而损坏，提升中介层的生产合格率。在制造过程中，导电体的位置和形状可根据半导体的需要进行设置，使得该中介层制造方法可适应多种不同结构的中介层的制造，提升该中介层制造方法的通用性，减少模具对中介层结构的限制。
该制造方法制造出的中介层可根据厂商、客户需求灵活的调整中介层的厚度，以及上下电极垫位置以适应不同尺寸半导体芯片集成封装需求，以及根据厂商、客户对多个半导体芯片I/O端口互联需求灵活的进行线路布线设计。
同样可通过模具先固化模压塑封材料，并预压出导电体的安装孔位，再将导电体设置于相应的孔位内。该模压固化方式进一步简化了中介层的制造方法。
在本发明的一个实施例中，如图3所示，第一支撑层、至少一层重布层和第二支撑层中至少一层通过模压固化成型包括：
步骤302，设置光刻层；
步骤304，蚀刻光刻层，以在光刻层上形成多个安装孔位；
步骤306，在多个安装孔位中的每个安装孔位内设置导电体；
步骤308，去除光刻层；
步骤310，在导电体的端部表面设置辅助膜；
步骤312，在多个导电体之间的间隙内填充塑封料；
步骤314，模压固化塑封料。
在该实施例中，导电体的端部表面设置辅助膜，避免在模压固化塑封料时污染导电体的端部表面，确保导电体的导电性。
在本发明的一个实施例中，在多个安装孔位中的每个安装孔位内设置导电体包括：在多个安装孔位中的每个安装孔位内粘贴、沉积、电镀、化学镀、溅射、印刷或打印导电体。
在该实施例中，粘贴、沉积、电镀、化学镀、溅射、印刷或打印等方式在安装孔位内何止导电体，确保导电体之间紧密配合，具备良好的导电性。
在本发明的一个实施例中，如图4所示，中介层的制造方法包括：
步骤402，在载板上设置粘接层；
步骤404，在粘接层上设置第一光刻层；
步骤406，蚀刻第一光刻层，以在第一光刻层上形成多个第一安装孔位；
步骤408，在多个第一安装孔位中的每个第一安装孔位内设置第一导电柱；
步骤410，去除第一光刻层；
步骤412，在多个第一导电柱之间的间隙内填充塑封料；
步骤414，模压固化塑封料，以形成第一支撑层；
步骤416，在第一支撑层上设置至少一层重布层；
步骤418，在至少一层重布层上设置第二支撑层。
在该实施例中，第一支撑层在制造过程中，不设置晶圆基板，更无须在晶圆基板上钻孔，避免第一支撑层因钻孔受到外力而损坏，提升第一支撑层的生产合格率。并且第一导电柱的位置可根据半导体的需要进行设置，使得该第一支撑层制造方法可适应多种不同结构的第一支撑层的制造，提升该第一支撑层制造方法的通用性，减少模具对第一支撑层结构的限制。
第一导电柱呈柱状。
在本发明的一个实施例中，如图5所示，中介层的制造方法包括：
步骤502，在载板上设置粘接层；
步骤504，在粘接层上设置第一支撑层；
步骤506，在第一支撑层上设置第二光刻层；
步骤508，蚀刻第二光刻层，以在第二光刻层上形成多个第二安装孔位和至少一个第三安装孔位；
步骤510，在多个第二安装孔位中的每个第二安装孔位内设置第二导电柱；
步骤512，在至少一个第三安装孔位内设置第一导线；
步骤514，在第一导线上设置第三光刻层；
步骤516，蚀刻第三光刻层，在第三光刻层上形成多个第四安装孔位；
步骤518，在多个第四安装孔位内设置第二导线；
步骤520，去除第二光刻层和第三光刻层；
步骤522，在第二导电柱、第一导线和第二导线之间的间隙内填充塑封料；
步骤524，模压固化塑封料，以形成第一重布层；
步骤526，在第一重布层上设置第二支撑层。
在该实施例中，第一重布层在制造过程中，不设置晶圆基板，更无须在晶圆基板上钻孔，避免第一重布层因钻孔受到外力而损坏，提升第一重布层的生产合格率。并且第二导电柱、第一导线和第二导线的位置和形状可根据半导体的需要进行设置，使得该第一重布层制造方法可适应多种不同结构的第一重布层的制造，提升该第一重布层制造方法的通用性，减少模具对第一重布层结构的限制。
第二导电柱与第一导电柱相对设置。
第二导电柱呈柱状，第一导线呈条状，第二导线呈柱状。
在本发明的一个实施例中，如图6所示，中介层的制造方法包括：
步骤602，在载板上设置粘接层；
步骤604，在粘接层上设置第一支撑层；
步骤606，在第一支撑层上设置第二光刻层；
步骤608，蚀刻第二光刻层，以在第二光刻层上形成多个第二安装孔位和至少一个第三安装孔位；
步骤610，在多个第二安装孔位中的每个第二安装孔位内设置第二导电柱；
步骤612，在至少一个第三安装孔位内设置第一导线；
步骤614，在第一导线上设置第三光刻层；
步骤616，蚀刻第三光刻层，在第三光刻层上形成多个第四安装孔位；
步骤618，在多个第四安装孔位内设置第二导线；
步骤620，去除第二光刻层和第三光刻层；
步骤622，在第二导电柱、第一导线和第二导线之间的间隙内填充塑封料；
步骤624，模压固化塑封料，以形成第一重布层；
步骤626，在第一重布层上设置第四光刻层；
步骤628，蚀刻第四光刻层，以在第四光刻层上形成多个第五安装孔位；
步骤630，在多个第五安装孔位中的每个第五安装孔位内设置第三导线；
步骤632，在第三导线上设置第五光刻层；
步骤634，蚀刻第五光刻层，在第五光刻层上形成多个第七安装孔位；
步骤636，在第七安装孔位内设置第三导电柱；
步骤638，去除第四光刻层和第五光刻层；
步骤640，在第三导电柱和第三导线之间的间隙内填充塑封料；
步骤642，模压固化塑封料，以形成第二重布层；
步骤644，在第二重布层上设置第二支撑层。
在该实施例中，第二重布层在制造过程中，不设置晶圆基板，更无须在晶圆基板上钻孔，避免第二重布层因钻孔受到外力而损坏，提升第二重布层的生产合格率。并且第三导电柱和第三导线的位置和形状可根据半导体的需要进行设置，使得该第二重布层制造方法可适应多种不同结构的第二重布层的制造，提升该第二重布层制造方法的通用性，减少模具对第二重布层结构的限制。
通过该制造方法，可根据需要设置第三重布层、第四重布层。不同的半导体封装规格及多芯片集成封装需求，可制作数目更多的重布层。
在本发明的一个实施例中，如图7所示，中介层的制造方法包括：
步骤702，在载板上设置粘接层；
步骤704，在粘接层上设置第一支撑层；
步骤706，在第一支撑层上设置至少一层重布层；
步骤708，在至少一层重布层上设置第六光刻层；
步骤710，蚀刻第六光刻层，以在第六光刻层上形成多个第八安装孔位；
步骤712，在多个第八安装孔位中的每个第八安装孔位内设置第四导电柱；
步骤714，去除第六光刻层；
步骤716，在多个第四导电柱之间的间隙内填充塑封料；
步骤718，模压固化塑封料，以形成第二支撑层。
在该实施例中，第二支撑层在制造过程中，不设置晶圆基板，更无须在晶圆基板上钻孔，避免第二支撑层因钻孔受到外力而损坏，提升第二支撑层的生产合格率。并且第三导电柱和第三导线的位置和形状可根据半导体的需要进行设置，使得该第二支撑层制造方法可适应多种不同结构的第二支撑层的制造，提升该第二支撑层制造方法的通用性，减少模具对第二支撑层结构的限制。
第四导电柱和第三导电柱相对设置。
在本发明的一个实施例中，如图8所示，中介层的制造方法包括：
步骤802，在载板上设置粘接层；
步骤804，在粘接层上设置第一支撑层；
步骤806，在第一支撑层上设置至少一层重布层；
步骤808，在至少一层重布层上设置第二支撑层；
步骤810，处理粘接层，以使载板与第一支撑层相分离；
步骤812，在第一支撑层和第二支撑层上设置覆晶焊垫；
步骤814，在覆晶焊垫上设置导电凸块。
在该实施例中，由于处理粘接层，即可实现将载板与第一支撑层分离，不涉及研磨减薄制程，且避免了使用钻孔方式来形成导电通道，能够简化制造设备与制程，明显提升中介层的制造合格率，同时大幅度降低中介层的制造成本。
粘接层在高温下可汽化或者高温下粘度降低，可采用碳酸丙二醇酯、聚碳酸酯和聚合物基材料中一种或几种的组合，且使粘接层汽化的温度高于塑封料的固化温度；或粘接层在光照下可汽化或者粘度降低，可选择陶瓷光学膜、金属薄膜或是非金属薄膜。
在本发明的一个实施例中，塑封料包括：以环氧树脂为基体树脂的高分子材料、硅胶、苯并环丁烯或聚亚酰胺。
其它可以用做模压工艺的有机聚合物材料也可作为塑封料。
在本发明的一个实施例中，中介层的制造方法包括：
如图9所示，在载板10上设置粘接层；
如图10所示，在粘接层20上设置第一光刻层30；
蚀刻第一光刻层30，以在第一光刻层30上形成多个第一安装孔位；
在多个第一安装孔位中的每个第一安装孔位内设置第一导电柱40；
去除第一光刻层30；
在多个第一导电柱40之间的间隙内填充塑封料；
如图11所示，模压固化塑封料，以形成第一支撑层50；
如图12所示，在第一支撑层50上设置第二光刻层60；
蚀刻第二光刻层60，以在第二光刻层60上形成多个第二安装孔位和至少一个第三安装孔位；
如图13所示，在多个第二安装孔位中的每个第二安装孔位内设置第二导电柱70；
在至少一个第三安装孔位内设置第一导线71；
在第一导线71上设置第三光刻层72；
蚀刻第三光刻层72，在第三光刻层72上形成多个第四安装孔位；
如图14所示，在多个第四安装孔位内设置第二导线73；
去除第二光刻层60和第三光刻层72；
在第二导电柱70、第一导线71和第二导线73之间的间隙内填充塑封料；
模压固化塑封料，以形成第一重布层80；
如图15所示，在第一重布层80上设置第四光刻层90；
蚀刻第四光刻层90，以在第四光刻层90上形成多个第五安装孔位；
在多个第五安装孔位中的每个第五安装孔位内设置第三导线91；
如图16所示，在第三导线91上设置第五光刻层92；
蚀刻第五光刻层92，在第五光刻层92上形成多个第七安装孔位；
在第七安装孔位内设置第三导电柱93；
去除第四光刻层90和第五光刻层92；
在第三导电柱93和第三导线91之间的间隙内填充塑封料；
如图17所示，模压固化塑封料，以形成第二重布层100；
如图18所示，在第二重布层100上设置第六光刻层110；
蚀刻第六光刻层110，以在第六光刻层110上形成多个第八安装孔位；
在多个第八安装孔位中的每个第八安装孔位内设置第四导电柱94；
去除第六光刻层110；
在多个第四导电柱94之间的间隙内填充塑封料；
如图19所示，模压固化塑封料，以形成第二支撑层120；
如图20所示，处理粘接层20，以使载板10与第一支撑层50相分离；
如图21所示，在第一支撑层50和第二支撑层120上设置覆晶焊垫130；
在覆晶焊垫130上设置导电凸块131。
在本发明的描述中，术语“多个”则指两个或两个以上，除非另有明确的限定，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“连接”、“安装”、“固定”等均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本发明的至少一个实施例或示例中。在本发明中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种中介层的制造方法，其特征在于，包括：
在载板上设置粘接层；
在粘接层上设置第一支撑层；
在所述第一支撑层上设置至少一层重布层；
在所述至少一层重布层上设置第二支撑层；
其中，所述第一支撑层、所述至少一层重布层和所述第二支撑层中至少一层通过模压固化成型。
2.根据权利要求1所述的中介层的制造方法，其特征在于，所述第一支撑层、所述至少一层重布层和所述第二支撑层中至少一层通过模压固化成型包括：
设置光刻层；
蚀刻所述光刻层，以在所述光刻层上形成多个安装孔位；
在所述多个安装孔位中的每个安装孔位内设置导电体；
去除所述光刻层；
在多个导电体之间的间隙内填充塑封料；
模压固化所述塑封料。
3.根据权利要求2所述的中介层的制造方法，其特征在于，在多个导电体之间的间隙内填充塑封料之前，所述第一支撑层、所述至少一层重布层和所述第二支撑层中至少一层通过模压固化成型还包括：
在所述导电体的端部表面设置辅助膜。
4.根据权利要求2所述的中介层的制造方法，其特征在于，在所述多个安装孔位中的每个安装孔位内设置导电体包括：
在所述多个安装孔位中的每个安装孔位内粘贴、沉积、电镀、化学镀、溅射、印刷或打印导电体。
5.根据权利要求1所述的中介层的制造方法，其特征在于，在粘接层上设置第一支撑层包括：
在所述粘接层上设置第一光刻层；
蚀刻所述第一光刻层，以在所述第一光刻层上形成多个第一安装孔位；
在所述多个第一安装孔位中的每个第一安装孔位内设置第一导电柱；
去除所述第一光刻层；
在多个所述第一导电柱之间的间隙内填充塑封料；
模压固化塑封料，以形成所述第一支撑层。
6.根据权利要求5所述的中介层的制造方法，其特征在于，在所述第一支撑层上设置至少一层重布层包括：
在所述第一支撑层上设置第二光刻层；
蚀刻所述第二光刻层，以在所述第二光刻层上形成多个第二安装孔位和至少一个第三安装孔位；
在所述多个第二安装孔位中的每个第二安装孔位内设置第二导电柱；
在所述至少一个第三安装孔位内设置第一导线；
在所述第一导线上设置第三光刻层；
蚀刻所述第三光刻层，在所述第三光刻层上形成多个第四安装孔位；
在所述多个第四安装孔位内设置第二导线；
去除所述第二光刻层和所述第三光刻层；
在所述第二导电柱、所述第一导线和所述第二导线之间的间隙内填充塑封料；
模压固化塑封料，以形成第一重布层；
其中，所述第二导电柱与所述第一导电柱相对设置。
7.根据权利要求6所述的中介层的制造方法，其特征在于，在所述第一支撑层上设置至少一层重布层还包括：
在所述第一重布层上设置第四光刻层；
蚀刻所述第四光刻层，以在所述第四光刻层上形成多个第五安装孔位；
在所述多个第五安装孔位中的每个第五安装孔位内设置第三导线；
在所述第三导线上设置第五光刻层；
蚀刻所述第五光刻层，在所述第五光刻层上形成多个第七安装孔位；
在所述第七安装孔位内设置第三导电柱；
去除所述第四光刻层和所述第五光刻层；
在所述第三导电柱和所述第三导线之间的间隙内填充塑封料；
模压固化塑封料，以形成第二重布层。
8.根据权利要求7所述的中介层的制造方法，其特征在于，在所述至少一层重布层上设置第二支撑层包括：
在所述至少一层重布层上设置第六光刻层；
蚀刻所述第六光刻层，以在所述第六光刻层上形成多个第八安装孔位；
在所述多个第八安装孔位中的每个第八安装孔位内设置第四导电柱；
去除所述第六光刻层；
在多个所述第四导电柱之间的间隙内填充塑封料；
模压固化塑封料，以形成所述第二支撑层；
其中，所述第四导电柱和所述第三导电柱相对设置。
9.根据权利要求2所述的中介层的制造方法，其特征在于，
所述塑封料包括：以环氧树脂为基体树脂的高分子材料、硅胶、苯并环丁烯或聚亚酰胺。
10.根据权利要求1至9中任一项所述的中介层的制造方法，其特征在于，在所述至少一层重布层上设置第二支撑层之后，所述中介层的制造方法还包括：
处理所述粘接层，以使所述载板与所述第一支撑层相分离；
在所述第一支撑层和所述第二支撑层上设置覆晶焊垫；
在所述覆晶焊垫上设置导电凸块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911024817.1A CN111128751B (zh) | 2019-10-25 | 2019-10-25 | 中介层的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911024817.1A CN111128751B (zh) | 2019-10-25 | 2019-10-25 | 中介层的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111128751A true CN111128751A (zh) | 2020-05-08 |
| CN111128751B CN111128751B (zh) | 2022-02-25 |
Family
ID=70495436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911024817.1A Active CN111128751B (zh) | 2019-10-25 | 2019-10-25 | 中介层的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128751B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1461050A (zh) * | 2002-05-24 | 2003-12-10 | 富士通株式会社 | 半导体器件及其制造方法 |
| US20040124535A1 (en) * | 2002-12-31 | 2004-07-01 | Ruei-Chih Chang | Substrate with stacked vias and fine circuits thereon, and method for fabricating the same |
| US20080210935A1 (en) * | 2006-03-02 | 2008-09-04 | Atsushi Ebara | Semiconductor wafer, semiconductor device, and semiconductor device manufacturing method |
| CN102856213A (zh) * | 2012-08-24 | 2013-01-02 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种基于ltcc基板薄膜多层布线制作方法 |
| US20140138130A1 (en) * | 2012-11-21 | 2014-05-22 | Unimicron Technology Corp. | Substrate structure having component-disposing area and manufacturing process thereof |
| CN105225965A (zh) * | 2015-11-03 | 2016-01-06 | 中芯长电半导体（江阴）有限公司 | 一种扇出型封装结构及其制作方法 |
| CN106298728A (zh) * | 2015-06-29 | 2017-01-04 | 矽品精密工业股份有限公司 | 封装结构及其制法 |
| CN107424979A (zh) * | 2016-04-28 | 2017-12-01 | 李志雄 | 半导体装置的中介层制造方法 |
| CN107768295A (zh) * | 2016-08-21 | 2018-03-06 | 美光科技公司 | 半导体封装及其制造方法 |
| CN110190002A (zh) * | 2019-07-04 | 2019-08-30 | 环维电子(上海)有限公司 | 一种半导体组件及其制造方法 |
-
2019
- 2019-10-25 CN CN201911024817.1A patent/CN111128751B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1461050A (zh) * | 2002-05-24 | 2003-12-10 | 富士通株式会社 | 半导体器件及其制造方法 |
| US20040124535A1 (en) * | 2002-12-31 | 2004-07-01 | Ruei-Chih Chang | Substrate with stacked vias and fine circuits thereon, and method for fabricating the same |
| US20080210935A1 (en) * | 2006-03-02 | 2008-09-04 | Atsushi Ebara | Semiconductor wafer, semiconductor device, and semiconductor device manufacturing method |
| CN102856213A (zh) * | 2012-08-24 | 2013-01-02 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种基于ltcc基板薄膜多层布线制作方法 |
| US20140138130A1 (en) * | 2012-11-21 | 2014-05-22 | Unimicron Technology Corp. | Substrate structure having component-disposing area and manufacturing process thereof |
| CN106298728A (zh) * | 2015-06-29 | 2017-01-04 | 矽品精密工业股份有限公司 | 封装结构及其制法 |
| CN105225965A (zh) * | 2015-11-03 | 2016-01-06 | 中芯长电半导体（江阴）有限公司 | 一种扇出型封装结构及其制作方法 |
| CN107424979A (zh) * | 2016-04-28 | 2017-12-01 | 李志雄 | 半导体装置的中介层制造方法 |
| CN107768295A (zh) * | 2016-08-21 | 2018-03-06 | 美光科技公司 | 半导体封装及其制造方法 |
| CN110190002A (zh) * | 2019-07-04 | 2019-08-30 | 环维电子(上海)有限公司 | 一种半导体组件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111128751B (zh) | 2022-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI466245B (zh) | 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體製法 | |
| US8581402B2 (en) | Molded chip interposer structure and methods | |
| CN101499445B (zh) | 半导体器件及其制造方法 | |
| US20130026650A1 (en) | Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof | |
| CN109786340A (zh) | 集成扇出封装件及其形成方法 | |
| CN103779235A (zh) | 扇出晶圆级封装结构 | |
| CN102169842A (zh) | 用于凹陷的半导体基底的技术和配置 | |
| US20150054159A1 (en) | Semiconductor Module and a Method for Fabrication Thereof By Extended Embedding Technologies | |
| CN110323143B (zh) | 包括多芯片模块的电子卡 | |
| US10504841B2 (en) | Semiconductor package and method of forming the same | |
| US20240063176A1 (en) | Semiconductor device with hollow interconnectors | |
| US20230361013A1 (en) | Semiconductor device with composite middle interconnectors | |
| CN112928028A (zh) | 一种具有嵌入式线路的板级芯片封装方法及其封装结构 | |
| CN111128751B (zh) | 中介层的制造方法 | |
| CN107845610A (zh) | 基板结构及其制作方法 | |
| US20230207438A1 (en) | Semiconductor device with interconnectors of different density | |
| CN115332187A (zh) | 一种基于中介层的封装 | |
| CN114975388A (zh) | 一种堆叠扇出封装结构及其形成方法 | |
| US20170178993A1 (en) | Electronic component and methods of manufacturing the same | |
| US20210242100A1 (en) | Semiconductor package and manufacturing method thereof | |
| CN114743945A (zh) | 带有Si与有机中介层的先进封装结构及其制造方法 | |
| TWI593073B (zh) | 用於形成半導體封裝的方法、封裝設備以及晶片系統 | |
| US11876075B2 (en) | Semiconductor device with composite bottom interconnectors | |
| US20230326819A1 (en) | Dam structure for integrated passive device integration and methods of forming the same | |
| KR102631129B1 (ko) | 열 계면 재료 필름을 이용한 고효율 열 방출 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20200508 Assignee: Guilin Xinyi Semiconductor Technology Co.,Ltd. Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY Contract record no.: X2023980046246 Denomination of invention: Manufacturing method of intermediate layer Granted publication date: 20220225 License type: Common License Record date: 20231108 |