CN107424979A - 半导体装置的中介层制造方法 - Google Patents

半导体装置的中介层制造方法 Download PDF

Info

Publication number
CN107424979A
CN107424979A CN201710294892.4A CN201710294892A CN107424979A CN 107424979 A CN107424979 A CN 107424979A CN 201710294892 A CN201710294892 A CN 201710294892A CN 107424979 A CN107424979 A CN 107424979A
Authority
CN
China
Prior art keywords
layer
conductive
cushion
intermediary
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710294892.4A
Other languages
English (en)
Inventor
李志雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN107424979A publication Critical patent/CN107424979A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体装置的中介层制造方法,包括一提供载板、一形成缓冲层于载板上表面、一形成导电通道于缓冲层上、一形成非导电层于缓冲层上、一形成线路重布层、一形成电极通道于线路重布层表面、以及一使载板脱离的步骤,如此,使能被解离的载板上预先形成导电通路后,并利用沉积或涂布的技术形成包覆导电通路的非导电层,使本发明的中介层不具有晶圆、玻璃或有机层等基板,而能使导电通道更精准、更微细化,大幅提高其接脚的数量与密度,且无需通过化学机械研磨来薄化中介层,因此可完全省下研磨程序的工时,而提高中介层的生产速度,并使中介层不致因钻孔、研磨加工造成结构的破坏、裂痕,可有效的提高合格率,并降低制造成本。

Description

半导体装置的中介层制造方法
技术领域
本发明涉及一种半导体装置的中介层技术领域,具体而言是指一种不使用晶圆基板的中介层制作方法,以能达到中介层超薄化的目的,且能满足半导体装置更多信号接脚的需求,同时具有提高合格率及降低成本之效。
背景技术
按,随着电子产业的蓬勃发展,电子产品在型态上趋于轻薄短小,因此其半导体晶片在功能上也逐渐迈入高性能、高功能、高速度化的研发方向。一般而言,半导体晶片微小化最直接的方法即依靠微影技术的精进,然而现今微影技术已渐渐接近其物理极限,故解决方案须从横向尺度转至纵向尺度;此外,多功能电子产品如手机等,由各类关键模块组成,因此在产品设计方面,不仅须针对单一元组件的精进,更须考量个元件的异质整合及整体效能的呈现,因而才有三维积体电路(3D IC)的发展。
同时随着半导体晶片的线路图案缩小至数十奈米的尺寸,所制作的晶片整合了更多的运算功能以及数目更多的电晶体元件,使得信号接脚(I/O)的数量也急遽倍增,连带也使得传统晶片封装技术遭遇极为严苛的挑战。传统的晶片封装技术中,例如,利用打线技术(Wire Bonding)进行封装的方式,由于封装结构所需的导线数目大增,而造成打线难度增高,并且因为多重连线电阻的增加,导致晶片发生严重的散热问题。此外,例如覆晶封装(Flip Chip)技术,由于只能进行单层晶片的封装,也无法应付封装晶片数目遽增的信号接脚。
前述传统的打线技术与覆晶封装技术可被归类为二维积体电路(2D IC),晶片模块间使用打线技术(wire bonding)横向连接各模块的电信号;而理想的3D IC,各模块将以堆迭型式封装,纵向的连结也可减少导通通道长度甚多,进而增加效能,这个过程则考验着制程技术的精进与元件间的异质整合。在迈向3D IC的道路上,也有现今过渡期的2.5D IC的发展,而不论系3D IC或2.5D IC的发展,主要均系通过中介层(Interposer)来连接印刷电路板与半导体晶片间的电信号,这个中介层如同连结奈米与毫米世界的通道,并提高产品的封装密度,常见的中介层有如硅中介层(Si Interposer)、玻璃中介层(GlassInterposer)与有机中介层(Organic Interposer)等。
所述的这些中介层的结构是在晶圆基板(硅、玻璃、有机材…)上具有穿孔,例如硅穿孔(Through-Silicon Via,TSV)、玻璃穿孔(Through-Glass Via,TGV)或有机层穿孔(Through Organic Via,TOV),以及设于该硅穿孔顶端上的线路重布层(Redistributionlayer,RDL),令该硅穿孔的底端凭借导电垫电性结合间距较大的封装基板的覆晶焊垫,而该线路重布层的最上层线路具有电极垫,以凭借焊锡凸块电性结合间距较小的半导体晶片的电性连接垫(I/O接脚),再形成封装胶体,使该封装基板可结合具有高布线密度电性连接垫的半导体晶片,而达到整合高布线密度的半导体晶片的目的。这样的技术被广泛的应用于业界中,如中国台湾发明专利第093132237号、第099143617号以及中国发明专利第200910130333.5号及201210592167.2号等专利前案中。
而现有的中介层其制造方法,3D IC的关键制程以硅穿孔(TSV)技术最具代表性,相关步骤是如图1所示,其包括在晶圆上钻孔(以蚀刻或激光技术)、填入导电材料形成导电通道、粘贴载板(以粘贴或静电吸附于玻璃载板上)、晶圆薄化(以化学机械研磨法)、形成线路重布层(以溅镀、蚀刻)及载板解离等。由于受到半导体晶片的线路微细化与接触数目增加的影响,业界对中介层的未来需求包含厚度越薄越好、接脚的密度越高越好(Pitch越小越好)、以及导线越细越好(Line/Space越小越好)。如此对于晶圆基板上的钻孔而言,难度也就越来越高,其孔径、孔距及孔位的精准度就面临极大的挑战,同时钻孔加工会造成晶圆基板的结构破坏、裂痕,甚至在后续制程中因加热或加压而破裂,造成其不合格率的提升。再者,为了让原本厚度大约600~700微米的晶圆基板,能降低厚度到25~200微米,会采用化学机械研磨法对晶圆基板的背面进行研磨,以降低其厚度,由于需要移除相当厚度的晶圆基板,因此会耗费相当长的时间;并且,也可能会造成研磨后的晶圆基板,产生局部或整体厚度不均的缺陷,或是造成晶圆边缘损伤等问题,而导致产品合格率率降低。
此外,由于研磨后的晶圆基板相当薄,而会有翘曲(Warpage)的现象产生,因此后续要对薄化的晶圆基板进行加工也相对困难,发生晶圆基板破片的机率大增。在现有技术中,会在薄化研磨前采用暂时性贴合(Temporary Bonding)的技术,通过粘胶(例如UVTape、UV光固化解胶膜、UV硬化型液体粘合剂)或是静电吸附的方式,将薄化后的晶圆基板贴附于一载板(如玻璃)上再进行加工,如此可凭借载板的承载来提供晶圆基板足够的支撑。但即便如此,如果研磨后的晶圆基板厚度过薄,仍然容易于后续的解离或制程中发生破裂。并且,由于所使用的粘胶只能耐受摄氏200度左右的温度,因此无法在高温炉管中加工,也无法进行高温回火的制程。再加上彼此粘贴的晶圆基板与载具并非一体成形、或贴合密合性不佳(如有气泡),在温度较高的环境中也容易发生爆裂。同时在载板移除后,因为穿透硅穿孔中介层是容易碎裂的,故后续的覆晶接合工艺变为困难的,且许多穿透硅穿孔中介层因为毁坏而损失。
由此可见,上述现有的穿孔式的中介层不论系在制造上、结构上与使用上,显然仍存在有诸多的不便与缺陷,而亟待加以进一步改良。
缘是,为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决的道,但长久以来一直未见适用的设计被发展完成。因此,本发明人乃针对现有中介层所面临的问题深入探讨,并凭借多年从事相关产业的研发与制造经验,经不断努力的改良与试作,终于成功开发出一种不采用晶圆基板的半导体装置的中介层制作方法,以能有效的解决现有者因需使用硅穿孔的晶圆基板所衍生的不便与困扰。
发明内容
因此,本发明的主要目的系在提供一种无晶圆基板的半导体装置的中介层制造方法,以能不需使用硅穿孔技术,即可形成中介层的导电通道,使导电通道更微细化,大幅提高其接脚的数量与密度。
又,本发明的次一主要目的系在提供一种可机动调整厚度的半导体装置的中介层制造方法,其能控制中介层的厚度,且可配合厂商需求机动性的调整中介层的厚薄及电极图形(Pattern)的设计。
另,本发明的再一主要目的系在提供一种制造合格率高的半导体装置的中介层制造方法,其无需如习式者以穿孔方式形成导电通道,也不需以研磨方式来薄化,可以简化设备与制程,大幅降低其制造与建厂的成本。
再者,本发明的另一主要目的系在提供一种可减少制程损失的半导体装置的中介层制造方法,其可以避免中介层发生如习式者因为钻孔或研磨产生的应力所造成的变形或碎裂,因此可于在高温炉管中加工,也能进行高温回火的制程,故后续的覆晶接合加工变的较简单,使中介层不致因后续制程而毁坏。
基于此,本发明主要系通过下列的技术手段,来具体实现前述的目的及功效:
一种半导体装置的中介层制造方法,其特征在于,至少包含下列步骤:
a、一提供载板的步骤;
b、一形成缓冲层于载板上表面的步骤;
c、一形成导电通道于缓冲层上的步骤,该导电通道包含复数形成于缓冲层的导电垫及形成于各该导电垫上的内导线;
d、一形成非导电层于缓冲层上的步骤,形成一非导电层于该缓冲层上并填充于相邻的导电通道的导电垫与内导线之间,其中该非导电层曝露出该内导线的上表面;
e、一形成线路重布层的步骤,在非导电层上表面形成一层或更多层的线路重布层,各该线路重布层包含复数电性连接导电通路内导线上表面的导线图案、一覆盖于导线图案与非导电层表面的介电层及复数形成于介电层上且曝露出部份导线图案的内缺口;
f、一形成电极通道于线路重布层表面的步骤,形成一电极通道于最上层的线路重布层的上表面,该电极通道包含复数经由该线路重布层的各该内缺口电性连结其导线图案的电极垫,且各该电极垫的上表面并曝露于线路重布层的介电层表面上;以及
g、一使载板脱离的步骤,对该载板上的缓冲层以热化或汽化的技术,让该缓冲层解离,使该非导电层与导电通道的导电垫由该载板上表面脱离。
所述的半导体装置的中介层制造方法,其中:该提供载板的步骤中,是选自具有透光性的载板,而该使载板脱离的步骤,由该透光的载板下表面以激光照射该缓冲层,让该缓冲层汽化解离,使该导电垫与该非导电层由该透光的载板的上表面脱离。
所述的半导体装置的中介层制造方法,其中:该透光的载板是由石英玻璃、硼硅玻璃、钠硅玻璃或蓝宝石玻璃。
所述半导体装置的中介层制造方法,其中:该缓冲层的材料是氮化镓、氮化铝、氧化铝或氧化锌。
所述半导体装置的中介层制造方法,其中:该缓冲层的材料是硅、碳化硅、氮化硅或氧化硅。
所述半导体装置的中介层制造方法,其中:该缓冲层的材料是钛、钨化钛、镍、铝、铜、金或银。
所述半导体装置的中介层制造方法,其中:该激光是深紫外光激光、紫外光激光、可见光激光或红外光激光。
所述半导体装置的中介层制造方法,其中:该形成非导电层于缓冲层上的步骤,还包括沉积一硅层于该缓冲层上表面、并填充于该相邻导电通道的导电垫与内导线之间,其中该非导电层曝露出该内导线的上表面。
所述半导体装置的中介层制造方法,其中:该形成非导电层于缓冲层上的步骤,还包括涂布一玻璃层于该缓冲层上表面、并填充于相邻导电通道的导电垫与内导线之间,其中该非导电层曝露出该内导线的上表面。
所述半导体装置的中介层制造方法,其中:该形成非导电层于缓冲层上的步骤,还包括涂布一有机材料层于该缓冲层上表面、并填充于相邻导电通道的导电垫与内导线之间,其中该非导电层曝露出该内导线的上表面。
如此,通过上述具体技术手段的实现,本发明是在载板上预先形成导电通路后,利用沉积或涂布的技术形成非导电层,使本发明的中介层不具有晶圆、玻璃或有机层,而能不需如现有技术使用穿孔的技术,即可形成中介层的导电通道,使导电通道更精准、更微细化,大幅提高其接脚的数量与密度,同时无需如现有技术者通过化学机械研磨来薄化中介层,因此可完全省下研磨程序的工时,而提高中介层的生产速度,且本发明可使后续加工更为简单,使中介层不致因钻孔、研磨加工造成结构的破坏、裂痕,减少中介层于后续制程中因加热或加压而破裂的现象,可有效的提高合格率,并降低制造成本。
为使贵审查委员能进一步了解本发明的构成、特征及其他目的,以下乃举本发明的较佳实施例,并配合图式详细说明如后,同时让熟悉该项技术领域者能够具体实施。
附图说明
图1是现有中介层于制作过程中的横截面结构示意图。
图2是显示本发明所提供中介层制造方法的制作流程示意图;以及
图3、图4、图5、图6A、图6B、图6C、图7、图8是显示本发明制作中介层其各个过程中的横截面结构示意图。
图9是显示依本发明制造方法完成的中介层的横截面结构示意图。
附图标记说明:S01提供载板;S02形成缓冲层于载板上表面;S03形成导电通道于缓冲层上;S04形成非导电层于缓冲层;S05形成线路重布层;S06形成电极通道于线路重布层表面;S07使载板脱离;10载板;20缓冲层;30导电通路;31导电垫;32内导线;40非导电层;50线路重布层;51导线图案;52介电层;53内缺口;60电极通道;61电极垫;80印刷电路板;90半导体晶片。
具体实施方式
本发明是一种半导体装置的中介层制造方法,以下凭借特定的具体实施形态说明本发明的技术内容,使熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的优点与功效。然本发明也可凭借其他不同的具体实施形态加以施行或应用。因此随附图例的本发明的具体实施例及其构件中,所有关于前与后、左与右、顶部与底部、上部与下部、以及水平与垂直的参考,仅用于方便进行描述,并非限制本发明,也非将其构件限制于任何位置或空间方向。图式与说明书中所指定的尺寸,当可在不离开本发明的申请专利范围内,根据本发明的具体实施例的设计与需求而进行变化。
至于本发明的半导体装置的中介层制造方法的制造流程,则是如图2所揭示者,其包含有一提供载板(S01)、一形成缓冲层于载板上表面(S02)、一形成导电通道于缓冲层上(S03)、一形成非导电层于缓冲层上(S04)、一形成线路重布层(S05)、一形成电极通道于线路重布层表面(S06)、以及一使载板脱离(S07)。从而形成一无晶圆基板的半导体装置的中介层;
而各制造步骤的详细内容是如下所述,请同时参照图3~图8,此部份图式显示了本发明于制作无晶圆基板的中介层制程中各步骤的结构横截面图。
a、进行提供载板(S01)的步骤:系预先准备一表面可供形成陶瓷光学膜、金属薄膜或是非金属薄膜的载板10,在本发明的一较佳实施例中,该载板10可以是选自透光材质,此透光的载板10可以是石英玻璃、硼硅玻璃、钠硅玻璃或蓝宝石玻璃所构成;
b、进行形成缓冲层于载板上表面(S02)的步骤:如图3所示,于该载板10的其中一表面形成有一缓冲层20,该缓冲层20可被选择性热化或汽化解离,例如激光光,又该缓冲层20的材料可以选择自陶瓷光学膜、金属薄膜或是非金属薄膜。在陶瓷光学膜的部份实施例中,可选择氮化镓(GaN)、氮化铝(AlN)、氧化铝(AlO)或氧化锌(ZnO)等陶瓷光学膜来构成缓冲层20;或是在非金属薄膜的部份实施例中,可以选择诸如氮化硅(SixNx)、氧化硅(SixOx)、硅(Si)或碳化硅(SiC)等非金属膜来构成缓冲层20。又或在金属薄膜的部份实施例中,则可选择钛(Ti)、钨化钛(TiW)、镍(Ni)、铝(Al)、铜(Cu)、金(Au)、银(Ag)等材料金属薄膜来构成缓冲层20;
c、进行形成导电通道于缓冲层上(S03)的步骤:如图4所示,于缓冲层20的上表面形成有复数的导电垫31,供通过锡球焊点电性结合间距较大的封装基板(Substrate)或印刷电路板(PCB)的覆晶焊垫,并且于各该导电垫31上表面形成形成有一内导线32,该形成于导电垫31上表面的内导线32具有柱状结构,可做为如现有玻璃通孔连线(TGV,ThroughGlass Via)、硅通孔连线(TSV,Through Silicon Via)或是有机层通孔连线(TOV,ThroughOrganic Via)的功能使用,而使各该导电垫31与对应的内导线32分别形成一导电通路30;
d、进行形成非导电层于缓冲层(S04)上的步骤:请参见图5,接着形成一非导电层40于该缓冲层20上,该非导电层40并填充于相邻的导电通路30的相邻导电垫31与相邻内导线32之间,且所形成的非导电层40并未覆盖住各该导电通路30的内导线32上表面,所以内导线32的上表面会曝露出来。在部份实施例中,该非导电层40的材料与相关制程,可根据制造者的需求加以变化,例如可选择介电材料、绝缘材料或是半导体材料来制作非导电层40。在一实施例中,当非导电层40选择由硅材料构成时,所述形成非导电层40的步骤,更包括沉积一硅层于前述缓冲层20与导电通路30的上,接着再采用诸如化学机械研磨法,研磨硅层直到导电通路30的内导线32上表面曝露出来为止。在此实施例中,所制作连通该硅层的内导线32,即可做为如现有硅通孔连线TSV使用。在另一实施例中,当非导电层40选择由玻璃材料构成时,所述形成非导电层40的步骤,更包括涂布一玻璃层于缓冲层20上表面,并使玻璃层填充于相邻导电通路30的内导线32与导电垫31之间,其中玻璃层并会曝露出内导线32上表面。在此实施例中,所制作贯通玻璃层的内导线32,可做为如现有的玻璃通孔连线(TGV)使用。在另一实施例中,当非导电层40选择由有机材料构成时,所述形成非导电层40的步骤,更包括涂布有机材料层于缓冲层20上表面,并填充于相邻导电通路30的内导线32与导电垫31之间,其中有机材料层曝露出内导线32上表面。在此实施例中,所制作贯通有机材料层的内导线32,可做为如现有的有机层通孔连线(TOV,Through Organic Via)使用;
e、进行形成线路重布层(S05)的步骤:请参见图6A~图6C,接着利用线路重布制程(RDL,redistribution layer)的技术,形成一层或更多层的线路重布层50,各线路重布层50包含一电性连接导电通路30内导线32上表面的导线图案51、一覆盖于导线图案51与非导电层40表面的介电层52及复数曝露出部份导线图案51的内缺口53,供电性连结前述导电通路30与的后的步骤f所形成的一电极通道60(如图7所示),其中最接近电极通道60的线路重布层50的介电层52可以是一介电防护材料。如图6A~图6C所示,本发明较佳实施例可形成三层的线路重布层50,其被分别定义为第一线路重布层50A、第二线路重布层50B与第三线路重布层50C,其中该第一线路重布层50A包含形成于非导电层40上表面的导线图案51A,以连结导电通路30的内导线32。再形成一介电层52A于非导电层40上,以覆盖非导电层40与导线图案51A,并且形成对应导线图案51A的内缺口53A于介电层52A上,以曝露出部份导线图案51A,供另一线路重布层50(如图6B、图6C所示)或一电极通道60连接(如图7所示)。而如图6B所示,在制作完第一线路重布层50A的介电层52A后;接着,进行第二次重分布制程(RDL),在第一线路重布层50A上形成第二线路重布层50B,该第二线路重布层50B的导线图案51B于第一线路重布层50A的介电层52A上,并经由第一线路重布层50A的内缺口53A(如图6A所示)电性连结于第一线路重布层50A的导线图案51A,随后再形成第二线路重布层50B的介电层52B于其导线图案51B上,第二线路重布层50B并且形成复数内缺口53B于其介电层52B上,以曝露出部份第二线路重布层50B的导线图案51B,供另一线路重布层50(如图6C所示)或一电极通道60连接(如图7所示)。之后,进行第三次重分布制程(RDL),在第二线路重布层50B上形成第三线路重布层50C,该第三线路重布层50C的导线图案51C于第二线路重布层50B的介电层52B上,并经由第二线路重布层50B的内缺口53B(如图6B所示)电性连结于第二线路重布层50B的导线图案51B,随后再形成第三线路重布层50C的介电层52C于其导线图案51C上,第三线路重布层50C并且形成复数内缺口53C于其介电层52C上,以曝露出部份第三线路重布层50C的导线图案51C。要特别说明的是,上述的重分布制程的次数,可视需求加以调整。随着不同的封装规格,可制作数目更多的线路重布层50;
步骤f、进行形成电极通道于线路重布层表面(S06)的步骤:请参见图7,随后形成一电极通道60于最上层线路重布层50的上表面,该电极通道60并具有复数经由该线路重布层50的各该内缺口53电性连结其导线图案51的电极垫61,同时各该电极垫61的上表面并曝露于线路重布层50的介电层52表面上,此处的电极垫61在后续的封装程序中,可以凭借焊锡凸块电性结合间距较小的半导体晶片的电性连接垫I/O接脚。而在本发明的较佳实施例中,该电极通道60是在第三线路重布层50C介电层52C上的各该内缺口53C上形成有一电极垫61,且各该电极垫61并与第三线路重布层50C的导线图案51电性连结,同时各该电极垫61的上表面并曝露于第三线路重布层50C的介电层52C表面上,供与半导体晶片的电性连接垫I/O接脚产生电性连接;以及
步骤g、进行使载板脱离(S07)的步骤:在制作完电极通道60的电极垫61后,可根据缓冲层20的材料与相关制程,选择对应的解离技术,例如以加热热化或激光光照射汽化的方式解离缓冲层20,使载板10能与非导电层40及导电通路30的导电垫31下表面分离,而形成一中介层结构,如图9所示。在本发明的部份实施例中,该载板10是选自透光的载板10,其是如图8所示,由该透光的载板10的下表面,以激光光照射载板10并穿透至该缓冲层20,让该缓冲层20汽化解离,而使非导电层40与导电通路30的导电垫31由该透光的载板10上表面脱离,也即使所制作的中介层由该透光的载板10上脱离,如图9所示。而此处所使用的激光,可以选择自深紫外光激光(DUV Laser)、紫外光激光(UV Laser)、可见光激光或红外光激光(IR Laser)。由于载板10具有透光性,激光光可穿越透光的载板10,而照射于缓冲层20上,让缓冲层20发生汽化解离。值得注意的是,随着该透光的载板10的材料不同,所选择用来解离缓冲层20的激光光也有所变化,例如:当透光的载板10由石英玻璃或蓝宝石玻璃所构成,可采用深紫外光激光DUV、紫外光激光UV、可见光激光或红外光激光IR。当透光的载板10由硼硅玻璃或钠硅玻璃所构成,可采用紫外光激光UV、可见光激光或红外光激光IR。当透光的载板10由硅基板或碳化硅基板构成,可采用红外光激光IR。再者,随着缓冲层20材料的不同,可选择合适的激光光来提升汽化解离缓冲层20的效果,例如:当缓冲层20由诸如氮化镓(GaN)、氮化铝(AlN)、氧化铝(AlO)或氧化锌(ZnO)等陶瓷光学膜所构成时,可选择深紫外光激光(DUV)。当缓冲层20由诸如钛(Ti)、钨化钛(TiW)、镍(Ni)、铝(Al)、铜(Cu)、金(Au)或银(Ag)等金属膜所构成时,可选择深紫外光激光(DUV)或紫外光激光(UV)。至于,当缓冲层20由诸如硅Si、碳化硅(SiC)、氮化硅(SixNx)或氧化硅(SixOx)等非金属膜所构成时,可选择深紫外光激光(DUV)或紫外光激光(UV)。而在一较佳实施例中,该透光的载板10选择由石英玻璃或蓝宝石玻璃所构成,相较于硼硅玻璃或钠硅玻璃,该石英玻璃或蓝宝石玻璃具有高硬度、高透光率、耐高温、耐强酸碱的特性,因此可运用在高温制程中。又在一较佳实施例中,该透光的载板10选择由石英玻璃所构成。相较于硼硅玻璃或钠硅玻璃,石英玻璃具有更好的透光率,当激光光波长小于300奈米时,仍可有效的穿透石英玻璃,照射于缓冲层20上而达到汽化解离的效果。特别是,当缓冲层20由氮化铝所构成时,由于其透光特性,需要以波长大约266奈米的深紫外光激光DUV来进行汽化解离,因此会选择透光率较好的石英玻璃来构成透光的载板10。另在一较佳实施例中,该缓冲层20的材料为钛金属。相较于氮化铝,钛的金属薄膜的制作较为容易,并且只要使用波长约365奈米的紫外光激光(UV)来照射就能汽化解离。由于汽化解离钛的金属薄膜所需的功率很低,因此使用钛金属来构成缓冲层20,除了能缩短制程时间外,还能有效降低热效应。
最后,请参见图9,此图显示了根据本发明制造方法所制作的中介层的横截面结构。如同上述,位于中介层下表面的导电通路30的导电垫31以及上表面的电极通道60的电极垫61,在后续封装程序中,可分别电性结合间距较大的封装基板(Substrate)或印刷电路板80的覆晶焊垫以及凭借电性结合间距较小的半导体晶片90的电性连接垫。并且可通过各该线路重布层50的导线图案51,使该封装基板可结合具有高布线密度电性连接垫的半导体晶片,而达到整合高布线密度的半导体晶片的目的。
综上所述,本发明所提供的无晶圆基板的半导体装置的中介层制造方法,具有相当多的优点,从而增加产品的附加价值,并提升其经济效益。
首先,本发明是在载板10上预先形成导电通路30后,利用沉积或涂布的技术形成非导电层40,使本发明的中介层不具有晶圆基板、玻璃或有机层,而能不需如现有技术使用硅穿孔、玻璃穿孔或有机层穿孔的技术,即可形成中介层的导电通道,使导电通道更精准、更微细化,大幅提高其接脚的数量与密度。同时本发明的中介层不致因钻孔加工造成结构的破坏、裂痕,减少中介层于后续制程中因加热或加压而破裂,可有效的提高合格率。
其次,本发明是在主要系以半导体制程来完成,相较于研磨薄化与薄化翘曲的现象,本发明可使后续加工更为简单,减少发生破片的机率,并且克服现有者局部或整体厚度不均的缺陷,进一步提高产品合格率。
再者,本发明的非导电层40系利用沉积或涂布的技术形成,无需如现有技术者通过化学机械研磨薄化晶圆基板的方式,本发明的方法可免掉研磨减薄的程序,因此可完全省下研磨程序的工时,而提高中介层的生产速度。
其次,由于本发明无晶圆基板的中介层,是直接在承载的透光载板上从无到有加工生产出来,因此能随着生产者的规格需求,制作厚度更薄且应力更低的超薄型中介层。同时可控制中介层的厚度,而能配合厂商需求机动性的调整中介层的厚薄及电极图形(Pattern)的设计
另,相较于现有技术中需研磨去除晶圆基板相当厚度的材料,本案显然具有更加环保并且节省材料成本的优势。特别是,本发明中的透光载板可以重复使用,因此能更进一步的降低生产成本。更甚者,由于本发明无需如习式者以穿孔方式形成导电通道,也不需以研磨方式来薄化,不仅可大幅缩短作业时间,且可以简化设备与制程,进一步降低其制造与建厂的成本
更进一步而言,本发明可以避免中介层发生如习式者因为钻孔或研磨产生的应力所造成的变形或碎裂,因此可于在高温炉管中加工,也能进行高温回火的制程,故后续的覆晶接合加工变的较简单,使中介层不致因后续制程而毁坏或损失。
如此,可以理解到本发明为一创意极佳的实用新型,除了有效解决习式者所面临的问题,更大幅增进功效,且在相同的技术领域中未见相同或近似的产品实用新型或公开使用,同时具有功效的增进,故本发明已符合发明专利有关新颖性与创造性的要件,乃依法提出申请发明专利。

Claims (10)

1.一种半导体装置的中介层制造方法,其特征在于,至少包含下列步骤:
a、一提供载板的步骤;
b、一形成缓冲层于载板上表面的步骤;
c、一形成导电通道于缓冲层上的步骤,该导电通道包含复数形成于缓冲层的导电垫及形成于各该导电垫上的内导线;
d、一形成非导电层于缓冲层上的步骤,形成一非导电层于该缓冲层上并填充于相邻的导电通道的导电垫与内导线之间,其中该非导电层曝露出该内导线的上表面;
e、一形成线路重布层的步骤,在非导电层上表面形成一层或更多层的线路重布层,各该线路重布层包含复数电性连接导电通路内导线上表面的导线图案、一覆盖于导线图案与非导电层表面的介电层及复数形成于介电层上且曝露出部份导线图案的内缺口;
f、一形成电极通道于线路重布层表面的步骤,形成一电极通道于最上层的线路重布层的上表面,该电极通道包含复数经由该线路重布层的各该内缺口电性连结其导线图案的电极垫,且各该电极垫的上表面并曝露于线路重布层的介电层表面上;以及
g、一使载板脱离的步骤,对该载板上的缓冲层以热化或汽化的技术,让该缓冲层解离,使该非导电层与导电通道的导电垫由该载板上表面脱离。
2.根据权利要求1所述的半导体装置的中介层制造方法,其特征在于:该提供载板的步骤中,是选自具有透光性的载板,而该使载板脱离的步骤,由该透光的载板下表面以激光照射该缓冲层,让该缓冲层汽化解离,使该导电垫与该非导电层由该透光的载板的上表面脱离。
3.根据权利要求2所述的半导体装置的中介层制造方法,其特征在于:该透光的载板是由石英玻璃、硼硅玻璃、钠硅玻璃或蓝宝石玻璃。
4.根据权利要求2所述半导体装置的中介层制造方法,其特征在于:该缓冲层的材料是氮化镓、氮化铝、氧化铝或氧化锌。
5.根据权利要求2所述半导体装置的中介层制造方法,其特征在于:该缓冲层的材料是硅、碳化硅、氮化硅或氧化硅。
6.根据权利要求2所述半导体装置的中介层制造方法,其特征在于:该缓冲层的材料是钛、钨化钛、镍、铝、铜、金或银。
7.根据权利要求2所述半导体装置的中介层制造方法,其特征在于:该激光是深紫外光激光、紫外光激光、可见光激光或红外光激光。
8.根据权利要求2所述半导体装置的中介层制造方法,其特征在于:该形成非导电层于缓冲层上的步骤,还包括沉积一硅层于该缓冲层上表面、并填充于该相邻导电通道的导电垫与内导线之间,其中该非导电层曝露出该内导线的上表面。
9.根据权利要求2所述半导体装置的中介层制造方法,其特征在于:该形成非导电层于缓冲层上的步骤,还包括涂布一玻璃层于该缓冲层上表面、并填充于相邻导电通道的导电垫与内导线之间,其中该非导电层曝露出该内导线的上表面。
10.根据权利要求2所述半导体装置的中介层制造方法,其特征在于:该形成非导电层于缓冲层上的步骤,还包括涂布一有机材料层于该缓冲层上表面、并填充于相邻导电通道的导电垫与内导线之间,其中该非导电层曝露出该内导线的上表面。
CN201710294892.4A 2016-04-28 2017-04-28 半导体装置的中介层制造方法 Withdrawn CN107424979A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105113194 2016-04-28
TW105113194A TWI689996B (zh) 2016-04-28 2016-04-28 半導體裝置之中介層製造方法

Publications (1)

Publication Number Publication Date
CN107424979A true CN107424979A (zh) 2017-12-01

Family

ID=60424362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710294892.4A Withdrawn CN107424979A (zh) 2016-04-28 2017-04-28 半导体装置的中介层制造方法

Country Status (2)

Country Link
CN (1) CN107424979A (zh)
TW (1) TWI689996B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109824367A (zh) * 2019-02-21 2019-05-31 国网河南省电力公司社旗县供电公司 一种碳化硅基复合电路板及其制备方法
CN111128751A (zh) * 2019-10-25 2020-05-08 桂林电子科技大学 中介层的制造方法
CN115332215A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种用于芯片封装的中介层及制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI821085B (zh) * 2022-12-27 2023-11-01 宸寰科技有限公司 電子元件之中介層製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190885A (ja) * 2005-01-07 2006-07-20 Nec Corp 層形成用基板、配線基板及びその製造方法、並びに半導体装置の製造方法
CN101097867A (zh) * 2001-07-16 2008-01-02 株式会社半导体能源研究所 半导体器件及剥离方法以及半导体器件的制造方法
US20120161311A1 (en) * 2010-12-22 2012-06-28 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor package
CN105655309A (zh) * 2014-11-27 2016-06-08 鉝晶国际科技有限公司 无晶片基材的中介层的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097867A (zh) * 2001-07-16 2008-01-02 株式会社半导体能源研究所 半导体器件及剥离方法以及半导体器件的制造方法
JP2006190885A (ja) * 2005-01-07 2006-07-20 Nec Corp 層形成用基板、配線基板及びその製造方法、並びに半導体装置の製造方法
US20120161311A1 (en) * 2010-12-22 2012-06-28 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor package
CN105655309A (zh) * 2014-11-27 2016-06-08 鉝晶国际科技有限公司 无晶片基材的中介层的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109824367A (zh) * 2019-02-21 2019-05-31 国网河南省电力公司社旗县供电公司 一种碳化硅基复合电路板及其制备方法
CN111128751A (zh) * 2019-10-25 2020-05-08 桂林电子科技大学 中介层的制造方法
CN111128751B (zh) * 2019-10-25 2022-02-25 桂林电子科技大学 中介层的制造方法
CN115332215A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种用于芯片封装的中介层及制作方法
CN115332215B (zh) * 2022-10-14 2023-03-24 北京华封集芯电子有限公司 一种用于芯片封装的中介层及制作方法

Also Published As

Publication number Publication date
TW201738974A (zh) 2017-11-01
TWI689996B (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
US11705411B2 (en) Chip package with antenna element
JP5773082B2 (ja) モジュール
CN101740415B (zh) 集成电路结构及其形成方法
TWI545715B (zh) 三維積體電路封裝體
TWI550729B (zh) Semiconductor device manufacturing method and semiconductor device
TWI517322B (zh) 半導體元件及其製作方法
CN107424979A (zh) 半导体装置的中介层制造方法
TWI604570B (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
US20140054796A1 (en) Stacked microelectronic packages having patterened sidewall conductors and methods for the fabrication thereof
CN101188231A (zh) 半导体器件和半导体晶片及其制造方法
TWI594382B (zh) 電子封裝件及其製法
TWI574333B (zh) 電子封裝件及其製法
TW201637155A (zh) 半導體裝置
CN109545742A (zh) 半导体装置的制造方法及半导体装置
CN105655309B (zh) 无晶片基材的中介层的制作方法
TWM531651U (zh) 無基板中介層及應用彼之半導體裝置
TWI602277B (zh) 封裝基板及其製作方法
CN107359142A (zh) 无基板中介层及应用彼的半导体装置
CN106409813A (zh) 多元件封装体及其制备方法
TWI566330B (zh) 電子封裝結構之製法
TWI508157B (zh) 半導體結構及其製法
US20160155651A1 (en) Method of forming waferless interposer
CN102420202A (zh) 半导体装置及其制造方法
KR102653531B1 (ko) 반도체 패키지
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20171201

WW01 Invention patent application withdrawn after publication