CN105655309B - 无晶片基材的中介层的制作方法 - Google Patents

无晶片基材的中介层的制作方法 Download PDF

Info

Publication number
CN105655309B
CN105655309B CN201510851550.9A CN201510851550A CN105655309B CN 105655309 B CN105655309 B CN 105655309B CN 201510851550 A CN201510851550 A CN 201510851550A CN 105655309 B CN105655309 B CN 105655309B
Authority
CN
China
Prior art keywords
layer
wire pattern
buffer layer
intraconnections
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510851550.9A
Other languages
English (en)
Other versions
CN105655309A (zh
Inventor
张添祥
薛文皓
李志雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advance Process Integrate Technology Ltd
Original Assignee
Advance Process Integrate Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advance Process Integrate Technology Ltd filed Critical Advance Process Integrate Technology Ltd
Publication of CN105655309A publication Critical patent/CN105655309A/zh
Application granted granted Critical
Publication of CN105655309B publication Critical patent/CN105655309B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供了一种无晶片基材的中介层的制作方法,包括下列步骤。提供一透光载板。形成缓冲层于透光载板上表面。形成第一接触垫于缓冲层上,且形成内连线于第一接触垫上。形成非导电层于缓冲层上,并填充于相邻的内连线之间,所形成的非导电层会曝露出内连线上表面。进行第一次重分布制造工艺,形成第一导线图案于非导电层上以连接内连线。形成防护层于第一导线图案上方,且形成接触孔于防护层上。形成第二接触垫于防护层上,并经由接触孔连接第一导线图案。由透光载板下表面以激光照射缓冲层,让缓冲层汽化解离,使制作的中介层结构由透光载板上脱离。本发明的方法能够省下研磨程序的工时,且能制作厚度更薄且应力更低的超薄型中介层。

Description

无晶片基材的中介层的制作方法
技术领域
本发明是关于一种中介层的制作方法,特别是一种不使用晶片基材的中介层制作方法。
背景技术
随着集成电路的线路图案缩小至数十纳米的尺寸,所制作的晶片整合了更多的运算功能以及数目更多的晶体管元件,使得信号接脚(I/O)的数量也急剧倍增,连带也使得传统晶片封装技术遭遇极为严苛的挑战。
例如,现有技术中利用打线技术(wire bonding)进行封装的方式,由于封装结构所需的导线数目大增,而造成打线难度增高,并且因为多重连线电阻的增加,导致晶片发生严重的散热问题。此外,现有技术中的覆晶封装(Flip chip)技术,由于只能进行单层晶片的封装,也无法应付封装晶片数目遽增的信号接脚。
因此,在目前快速发展中的2.5D与3D封装技术中,广泛的使用中介层(interposer)来作为晶片与印刷电路板之间的连接桥梁。常见的中介层其制作程序,包括了晶片基板的薄化、钻孔、以及填充导电材料等过程。其中,为了让原本厚度大约600~700微米的晶片基板,能降低厚度到25~200微米,会采用化学机械研磨法对晶片基板的背面进行研磨,以降低其厚度。由于需要移除相当厚度的晶片基板,因此会耗费相当长的时间。并且,也可能会造成研磨后的晶片基板,产生局部或整体厚度不均的缺陷,或是造成晶片边缘损伤等问题,而导致产品良品率降低。
此外,由于研磨后的晶片基板相当薄,因此后续要对薄化的晶片基板进行加工也相对困难,发生晶片基板破片的机率大增。在现有技术中,会采用暂时性贴合(TemporaryBonding)的技术,通过粘胶或是静电吸附的方式,将薄化后的晶片基板贴附于一载具上再进行加工,藉由载具的承载来提供晶片基板足够的支撑。但即便如此,如果研磨后的晶片基板厚度过薄,仍然容易在后续制造工艺中发生破裂。并且,由于所使用的粘胶只能耐受摄氏200度左右的温度,因此无法在高温炉管中加工,也无法进行高温回火的制造工艺。再加上彼此粘贴的晶片基板与载具并非一体成形,在温度较高的环境中也容易发生爆裂。
考虑到上述情形,本案发明人乃希望能提供一种不采用晶片基板的中介层制作方法,以便能有效的解决上述问题。
发明内容
本发明提供一种无晶片基板的中介层制作方法,以解决现有技术中的一项或多项缺失。
本发明提供一种无晶片基板的中介层制作方法。首先,提供一透光载板。接着,形成一缓冲层于透光载板上表面。形成第一接触垫于缓冲层上,并且形成内连线于第一接触垫上表面。随后,形成一非导电层于缓冲层上,并填充于相邻的内连线之间,其中所形成的非导电层会曝露出内连线上表面。然后,进行第一次重分布制造工艺,形成第一导线图案于非导电层上表面,以连接内连线。再形成一防护层于第一导线图案上方,并且形成接触孔于防护层上。随后,形成第二接触垫于防护层上表面,并经由接触孔电连接第一导线图案。接着,由透光载板下表面以激光照射缓冲层,让缓冲层汽化解离,使所制作的中介层结构由透光载板上表面脱离。
在一实施例中,上述透光载板是由石英玻璃、硼硅玻璃、钠硅玻璃或蓝宝石玻璃构成。
在一实施例中,上述缓冲层的材料可选择陶瓷光学膜、金属薄膜或是非金属薄膜。例如:可选择氮化镓(GaN)、氮化铝(AlN)、氧化铝(AlO)或氧化锌(ZnO)等陶瓷光学膜来构成缓冲层;或是选择诸如氮化硅(SixNx)、氧化硅(SixOx)、硅(Si)或碳化硅(SiC)等非金属膜来构成缓冲层;或是选择诸如钛(Ti)、钨化钛(TiW)、镍(Ni)、铝(Al)、铜(Cu)、金(Au)、银(Ag)等金属薄膜来构成缓冲层。
在一实施例中,上述形成非导电层的步骤,还包括沉积一硅层于缓冲层、第一接触垫以及内连线上,且研磨硅层直到内连线上表面曝露出来。在另一实施例中,上述形成非导电层的步骤,则包括涂布一玻璃层于缓冲层上表面并填充于相邻的内连线间,其中玻璃层曝露出内连线上表面。在又一实施例中,上述形成非导电层的步骤,包括涂布一有机材料层于缓冲层上表面并填充于相邻的内连线间,其中有机材料层曝露出内连线上表面。
在一实施例中,在进行所述第一次重分布制造工艺形成第一导线图案之后,还包括下列步骤。形成第一介电层于非导电层上,以覆盖非导电层与第一导线图案;再形成接触孔于第一介电层上,以曝露出部份第一导线图案;并且进行第二次重分布制造工艺,形成第二导线图案于第一介电层上表面,其中第二导线图案经由接触孔连接第一导线图案。
在一实施例中,可重复进行数次上述重分布制造工艺,以便在内连线与非导电层上方制作所需数量的重分布导线层。
本发明所提供的无晶片基板的中介层制作方法,具有相当多的优点。首先,相较于现有技术中通过化学机械研磨薄化晶片基板的方式,本发明的方法可免掉研磨减薄的程序,因此可完全省下研磨程序的工时,而提高中介层的生产速度。其次,由于本发明无晶片基板的中介层,是直接在承载的透光载板上从无到有加工生产出来,因此能随着生产者的规格需求,制作厚度更薄且应力更低的超薄型中介层。再者,相较于现有技术中需研磨去除晶片基板相当厚度的材料,本案显然具有更加环保并且节省材料成本的优势。特别是,本发明中的透光载板可以重复使用,因此能更进一步的降低生产成本。
附图说明
图1显示本发明所提供一种无晶片基材中介层的制作步骤;以及
图2A~图2G,显示本发明制作无晶片基材的中介层其各个过程中的横截面结构图。
符号说明:
步骤 S1~S10
透光载板 10
缓冲层 20
中介层 3
第一接触垫 30
内连线 31
非导电层 32
第一导线图案 33
第一介电层 34
接触孔 35
第二导线图案 36
第二介电层 37
接触孔 38
第三导线图案 39
防护层 40
接触孔 41
第二接触垫 42
具体实施方式
请参照图1,此图显示了本发明所提供一种无晶片基材中介层的制作过程。首先,提供一透光载板(步骤S1)。接着,形成一缓冲层于透光载板上表面(步骤S2)。形成第一接触垫于缓冲层上(步骤S3),并且形成内连线于第一接触垫上表面(步骤S4)。随后,形成一非导电层于缓冲层上,并填充于相邻的内连线之间,其中所形成的非导电层会曝露出内连线上表面(步骤S5)。然后,进行第一次重分布制造工艺,形成第一导线图案于非导电层上表面,以连接内连线(步骤S6)。再形成一防护层于第一导线图案上方(步骤S7),并且形成接触孔于防护层上(步骤S8)。随后,形成第二接触垫于防护层上表面,并经由接触孔电连接第一导线图案(步骤S9)。接着,由透光载板下表面以激光照射缓冲层,让缓冲层汽化解离,使第一接触垫与非导电层由透光载板上表面脱离,亦即使所制作的中介层结构由透光载板上脱离(步骤S10)。
请参照图2A~图2G,此部份图式显示了本发明所制作无晶片基材的中介层在制造工艺中各阶段的结构横截面图。
如图2A所示,首先提供一透光载板10。在一较佳实施例中,此透光载板10是由石英玻璃、硼硅玻璃、钠硅玻璃、蓝宝石玻璃或其任意组合所构成。接着,形成一缓冲层20于透光载板10上表面。缓冲层20的材料可选择陶瓷光学膜、金属薄膜或是非金属薄膜。在一实施例中,可选择氮化镓(GaN)、氮化铝(AlN)、氧化铝(AlO)、氧化锌(ZnO)或其任意组合等陶瓷光学膜来构成缓冲层20;或是选择诸如氮化硅(SixNx)、氧化硅(SixOx)、硅(Si)、碳化硅(SiC)或其任意组合等非金属膜来构成缓冲层20。至于,可作为缓冲层20材料的金属薄膜,则可选择钛(Ti)、钨化钛(TiW)、镍(Ni)、铝(Al)、铜(Cu)、金(Au)、银(Ag)或其任意组合等材料。然后,形成第一接触垫30于缓冲层20上表面,并且形成内连线31于第一接触垫30上表面。此处的第一接触垫30在后续的封装程序中,可通过锡球焊点与印刷电路板产生电连接。至于,连接于第一接触垫30上表面的内连线31具有柱状结构,可作为玻璃通孔连线(TGV,ThroughGlass Via)、硅通孔连线(TSV,Through Silicon Via)、有机材料通孔连线(TOV,ThroughOrganic Via)、或是陶瓷材料通孔(TCV,Through Ceramic Via)。
请参见图2B,接着形成一非导电层32于缓冲层20上,并填充于相邻的内连线31以及相邻的第一接触垫30之间。由于所形成的非导电层32并未覆盖住内连线31,所以内连线31的上表面会曝露出来。
值得注意的是,上述非导电层32的材料与相关制造工艺,可根据制造者的需求加以变化,例如可选择介电材料、绝缘材料或是半导体材料来制作非导电层32。在一实施例中,当非导电层32选择由硅材料构成时,所述形成非导电层32的步骤,还包括沉积一硅层于前述缓冲层20、第一接触垫30与内连线31之上,接着再采用诸如化学机械研磨法,研磨硅层直到内连线31上表面曝露出来为止。在此实施例中,所制作贯通硅层的内连线31,即可作为硅通孔连线(TSV)使用。
在另一实施例中,当非导电层32选择由玻璃材料构成时,所述形成非导电层32的步骤,还包括涂布一玻璃层于缓冲层20上表面,并使玻璃层填充于相邻的内连线31与相邻的第一接触垫30之间,其中玻璃层并会曝露出内连线31上表面。在此实施例中,所制作贯通玻璃层的内连线31,可作为玻璃通孔连线(TGV)使用。
在一实施例中,当非导电层32选择由有机材料构成时,所述形成非导电层32的步骤,还包括涂布有机材料层于缓冲层20上表面,并填充于相邻的内连线31与相邻的第一接触垫30之间,其中有机材料层曝露出内连线31上表面。在此实施例中,所制作贯通有机材料层的内连线31,可作为有机层通孔连线(TOV,Through Organic Via)使用。
请参见图2C,接着进行第一次重分布制造工艺(RDL,redistribution layer),形成第一导线图案33于非导电层32上表面,以连接内连线31。再形成第一介电层34于非导电层32上,以覆盖非导电层32与第一导线图案33,并且形成接触孔35于第一介电层34上,以曝露出部份第一导线图案33。
请参见图2D,在制作完第一介电层34后,接着进行第二次重分布制造工艺(RDL),形成第二导线图案36于第一介电层34上,并经由接触孔35电连接于第一导线图案33。随后,再形成第二介电层37于第二导线图案36上,并且形成接触孔38于第二介电层37上,以曝露出部份第二导线图案36。
要特别说明的是,上述的重分布制造工艺的次数,可视需求加以调整。随着不同的封装规格,可制作数目更多的重分布导线层(RDL)。请参见图2E,在此实施例中,预计制作三个重分布导线层,因此在形成上述第二介电层37后,接着进行第三次重分布制造工艺,形成第三导线图案39于第二介电层37上,并经由接触孔38电连接于第二导线图案36。接着,形成一防护层40于第三导线图案39上表面,并且形成接触孔41于防护层40上以曝露出部份第三导线图案39上表面。
请参见图2F,随后形成第二接触垫42于防护层40上表面,并经由接触孔41电连接第三导线图案39。此处的第二接触垫42在后续的封装程序中,可与晶片上的接点连接而产生电连接。在制作完第二接触垫42后,接着可由透光载板10的下表面,以激光照射缓冲层20,如图中箭头,让缓冲层20汽化解离,而使第一接触垫30与非导电层32由透光载板10上表面脱离,亦即使所制作的中介层3由透光载板10上脱离,如图2G所示。此处所使用的激光,可以选择深紫外光激光(DUV Laser)、紫外光激光(UV Laser)、可见光激光或红外光激光(IRLaser)。由于透光载板10具有透光性,激光光可穿越透光载板10而照射于缓冲层20上,让缓冲层20发生汽化解离。
值得注意的是,随着透光载板10材料的不同,所选择用来解离缓冲层20的激光光源亦有所变化。例如:当透光载板10由石英玻璃或蓝宝石玻璃所构成,可采用深紫外光激光(DUV)、紫外光激光(UV)、可见光激光或红外光激光(IR)。当透光载板10由硼硅玻璃或钠硅玻璃所构成,可采用紫外光激光(UV)、可见光激光或红外光激光(IR)。当透光载板10由硅基板或碳化硅基板构成,可采用红外光激光(IR)。
再者,随着缓冲层20材料的不同,可选择合适的激光光源来提升汽化解离缓冲层20的效果。例如:当缓冲层20由诸如氮化镓(GaN)、氮化铝(AlN)、氧化铝(AlO)或氧化锌(ZnO)等光学膜所构成时,可选择深紫外光激光(DUV)。当缓冲层20由诸如钛(Ti)、钨化钛(TiW)、镍(Ni)、铝(Al)、铜(Cu)、金(Au)或银(Ag)等金属膜所构成时,可选择深紫外光激光(DUV)或紫外光激光(UV)。至于,当缓冲层20由诸如硅(Si)、碳化硅(SiC)、氮化硅(SixNx)或氧化硅(SixOx)等非金属膜所构成时,可选择深紫外光激光(DUV)或紫外光激光(UV)。
在一较佳实施例中,透光载板10选择由石英玻璃或蓝宝石玻璃所构成。相较于硼硅玻璃或钠硅玻璃,石英玻璃或蓝宝石玻璃具有高硬度、高透光率、耐高温、耐强酸碱的特性,因此可运用在高温制造工艺中。
在一较佳实施例中,透光载板10选择由石英玻璃所构成。相较于硼硅玻璃或钠硅玻璃,石英玻璃具有更好的透光率,当激光光波长小于300纳米时,仍可有效的穿透石英玻璃,照射于缓冲层20上而达到汽化解离的效果。特别是,当缓冲层20由氮化铝所构成时,由于其透光特性,需要以波长大约266纳米的深紫外光激光(DUV)来进行汽化解离,因此会选择透光率较好的石英玻璃来构成透光载板10。
在一较佳实施例中,缓冲层20的材料为钛金属。相较于氮化铝,钛金属膜的制作较为容易,并且只要使用波长约365纳米的紫外光激光(UV)来照射就能汽化解离。由于汽化解离钛金属膜所需的功率很低,因此使用钛金属来构成缓冲层20,除了能缩短制造工艺时间外,还能有效降低热效应。
请参见图2G,此图显示了根据本发明制造工艺所制作的中介层3其横截面结构。如同上述,位于中介层3下表面的第一接触垫30以及上表面的第二接触垫42,在后续封装程序中,可分别用来与印刷电路板以及晶片进行电连接。并且可通过位于中介层3内部的内连线31、第一导线图案33、第二导线图案36与第三导电图案39,使晶片与印刷电路板间产生所需的电连接。
本发明所提供的无晶片基板的中介层制作方法,具有相当多的优点。
首先,相较于现有技术中通过化学机械研磨薄化晶片基板的方式,本发明的方法可免掉研磨减薄的程序,因此可完全省下研磨程序的工时,而提高中介层的生产速度。
其次,由于本发明无晶片基板的中介层,是直接在承载的透光载板上从无到有加工生产出来,因此能随着生产者的规格需求,制作厚度更薄且应力更低的超薄型中介层。
再者,相较于现有技术中需研磨去除晶片基板相当厚度的材料,本案显然具有更加环保并且节省材料成本的优势。特别是,本发明中的透光载板可以重复使用,因此能更进一步的降低生产成本。
本发明虽以较佳实例阐明如上,然其并非用以限定本发明的精神与创作实体仅止于上述实施例。所以,在不脱离本发明的精神与范围内所作的修改,均应包括在所述权利要求保护范围内。

Claims (10)

1.一种无晶片基材中介层的制作方法,其特征在于,包含下列步骤:
提供一透光载板;
形成一缓冲层于该透光载板上表面;
形成第一接触垫于该缓冲层上;
形成内连线于该第一接触垫上表面;
形成一非导电层于该缓冲层上并填充于相邻的该内连线之间,其中该非导电层曝露出该内连线上表面;
进行第一次重分布制造工艺,形成第一导线图案于该非导电层上表面,以连接该内连线;
形成一防护层于该第一导线图案上方;
形成第一接触孔于该防护层上;
形成第二接触垫于该防护层上表面,并经由该第一接触孔电连接该第一导线图案;且
由该透光载板下表面以激光照射该缓冲层,让该缓冲层汽化解离,使该第一接触垫与该非导电层由该透光载板上表面脱离。
2.如权利要求1所述无晶片基材中介层的制作方法,其特征在于,该透光载板是由石英玻璃或蓝宝石玻璃构成。
3.如权利要求1所述无晶片基材中介层的制作方法,其特征在于,该缓冲层的材料选择氮化镓、氮化铝、氧化铝、氧化锌或其任意组合。
4.如权利要求1所述无晶片基材中介层的制作方法,其特征在于,所述形成一非导电层的步骤,还包括:
沉积一硅层于该缓冲层、该第一接触垫与该内连线之上;且
研磨该硅层直到该内连线上表面曝露出来。
5.如权利要求1所述无晶片基材中介层的制作方法,其特征在于,所述形成一非导电层的步骤,还包括涂布一玻璃层于该缓冲层上表面并填充于相邻的该内连线间,其中该玻璃层曝露出该内连线上表面。
6.如权利要求1所述无晶片基材中介层的制作方法,其特征在于,所述形成一非导电层的步骤,还包括涂布一有机材料层于该缓冲层上表面并填充于相邻的该内连线间,其中该有机材料层曝露出该内连线上表面。
7.如权利要求1所述无晶片基材中介层的制作方法,其特征在于,在进行所述第一次重分布制造工艺形成该第一导线图案之后,还包括下列步骤:
形成第一介电层于非导电层上,以覆盖该非导电层与该第一导线图案;
形成第二接触孔于该第一介电层上,以曝露出部份该第一导线图案;且
进行第二次重分布制造工艺,形成第二导线图案于该第一介电层上表面,其中该第二导线图案经由该第二接触孔连接该第一导线图案。
8.如权利要求7所述无晶片基材中介层的制作方法,其特征在于,在进行所述第二次重分布制造工艺形成该第二导线图案之后,还包括下列步骤:
形成第二介电层于该第二导线图案与该第一介电层上;
形成第三接触孔于该第二介电层上,以曝露出部份该第二导线图案;且
进行第三次重分布制造工艺,形成第三导线图案于该第二介电层上表面,其中该第三导线图案经由该第三接触孔连接该第二导线图案。
9.如权利要求1所述无晶片基材中介层的制作方法,其特征在于,该缓冲层的材料选择钛、钨化钛、镍、铝、铜、金、银或其任意组合。
10.如权利要求1所述无晶片基材中介层的制作方法,其特征在于,该缓冲层的材料选择钛。
CN201510851550.9A 2014-11-27 2015-11-27 无晶片基材的中介层的制作方法 Expired - Fee Related CN105655309B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103141292 2014-11-27
TW103141292 2014-11-27

Publications (2)

Publication Number Publication Date
CN105655309A CN105655309A (zh) 2016-06-08
CN105655309B true CN105655309B (zh) 2018-08-28

Family

ID=56193038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510851550.9A Expired - Fee Related CN105655309B (zh) 2014-11-27 2015-11-27 无晶片基材的中介层的制作方法

Country Status (2)

Country Link
KR (1) KR20160064031A (zh)
CN (1) CN105655309B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI689996B (zh) * 2016-04-28 2020-04-01 李志雄 半導體裝置之中介層製造方法
TW201739011A (zh) * 2016-04-28 2017-11-01 zhi-xiong Li 無基板中介層及應用彼之半導體裝置
US11164825B2 (en) * 2018-10-31 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. CoWos interposer with selectable/programmable capacitance arrays
US20200211968A1 (en) * 2018-12-27 2020-07-02 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207103B (zh) * 2006-12-15 2011-08-24 先进封装技术私人有限公司 半导体封装元件及其制造方法
US20130087959A1 (en) * 2010-06-16 2013-04-11 3M Innovative Properties Company Opitcally tuned metalized light to heat conversion layer for wafer support system
US8709933B2 (en) * 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
CN103887279B (zh) * 2014-04-02 2017-02-01 华进半导体封装先导技术研发中心有限公司 三维扇出型晶圆级封装结构及制造工艺

Also Published As

Publication number Publication date
KR20160064031A (ko) 2016-06-07
CN105655309A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN105655309B (zh) 无晶片基材的中介层的制作方法
CN105849891B (zh) 减少具有电路的结构中的翘曲
KR101691485B1 (ko) 굽힘 및 펼침이 가능한 전자 장치들 및 방법들
JP2018129528A (ja) 高密度有機ブリッジデバイスおよび方法
JP2005033141A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
CN104937733B (zh) 用于制造多个光电子器件的方法和光电子器件
TW200919632A (en) Through-silicon vias and methods for forming the same
TW201119005A (en) Chip package and fabrication method thereof
CN106571346B (zh) 用于芯片封装件的结构和形成方法
CN106328604A (zh) 芯片封装
JP2002368160A (ja) ウェーハレベルパッケージ及びその製造方法
US20120086035A1 (en) LED Device With A Light Extracting Rough Structure And Manufacturing Methods Thereof
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
TW200539465A (en) Chip heat sink device and method
TWI553750B (zh) 半導體結構的製造方法
CN109545742A (zh) 半导体装置的制造方法及半导体装置
TW201419430A (zh) 半導體封裝件之製法
TWI689996B (zh) 半導體裝置之中介層製造方法
CN111508899B (zh) 一种半导体封装的制备方法
US20190006219A1 (en) Method of packaging chip and chip package structure
TW201913899A (zh) 積體電路封裝及其製作方法
TWM531651U (zh) 無基板中介層及應用彼之半導體裝置
TW201631699A (zh) 無晶圓基材之中介層的製作方法
JP2004342862A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
CN105321904B (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180828

Termination date: 20191127

CF01 Termination of patent right due to non-payment of annual fee