JP2002368160A - ウェーハレベルパッケージ及びその製造方法 - Google Patents

ウェーハレベルパッケージ及びその製造方法

Info

Publication number
JP2002368160A
JP2002368160A JP2002139869A JP2002139869A JP2002368160A JP 2002368160 A JP2002368160 A JP 2002368160A JP 2002139869 A JP2002139869 A JP 2002139869A JP 2002139869 A JP2002139869 A JP 2002139869A JP 2002368160 A JP2002368160 A JP 2002368160A
Authority
JP
Japan
Prior art keywords
wafer
level package
forming
wafer level
side body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002139869A
Other languages
English (en)
Inventor
Young-Hee Song
永僖 宋
Min-Young Son
敏榮 孫
Woon Ky Ha
雄基 河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002368160A publication Critical patent/JP2002368160A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 外部衝撃に強いウェーハレベルパッケージ及
びその製造方法を提供する。 【解決手段】 半導体チップ１０を有する半導体ウェー
ハを形成する段階と、各半導体チップ１０の側面に側面
胴体部５０を形成する段階とを含む。側面胴体部５０
は、各半導体チップ１０の間に空間部を形成し、空間部
に成形樹脂のような側面胴体部５０の材料をポッティン
グすることによって形成される。ウェーハは、側面胴体
部５０を切断することにより、個別の半導体チップ１０
に分離される。側面胴体部５０により、強度が向上し、
外部衝撃に対する耐久性が向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップパッ
ケージ技術に関するもので、より具体的には、側面胴体
部を有するウェーハレベルパッケージ及びその製造方法
に関するものである。
【０００２】
【従来の技術】半導体チップパッケージは、チップの入
出力を外部と電気的に連結させる機能と、半導体チップ
を物理的に保護する機能とを有する。電子素子の小型化
・軽量化によって、半導体チップパッケージも小型化さ
れ、半導体チップの高集積化・高性能化によって、より
経済的で且つ高信頼性を有するパッケージを開発しよう
とする努力が続いている。このような努力により、半導
体チップパッケージも様々な形態に発展しているが、最
近、パッケージの外部電気接続手段を面配列（grid arr
ay）方式にしたボールグリッドアレイパッケージ（ball
grid array package）が主流をなしている。このよう
な面配列パッケージは、半導体チップの入出力ピン数の
増加に適切に対応し、電気接続部の誘導成分を減らしな
がらパッケージのサイズを半導体チップスケールに縮小
することができるという利点を有する。
【０００３】チップサイズレベルのパッケージから一層
発展した形態のパッケージとしてウェーハレベルパッケ
ージが登場した。ウェーハレベルパッケージは、ウェー
ハ段階で半導体チップの組立またはパッケージが完了す
るパッケージをいうが、ウェーハ製造工程（fabricatio
n）や組立工程（assembly）のいずれにおいても、ダイ
（die；ウェーハから分離された半導体チップ）に対す
る追加的な工程を必要とせず、それぞれの工程段階でウ
ェーハ上のすべての半導体チップに対して一括的に工程
を進行できなければならない。既存の標準半導体チップ
パッケージ技術において、パッケージの費用は、ウェー
ハ製造工程で半導体チップの縮小（shrink）を進行する
につれて、全体半導体素子の費用において多くの部分を
占め、パッケージの費用が半導体チップ自体の費用を超
過する場合も発生するが、ウェーハレベルパッケージ
は、単一工程により組立まで完了するため、半導体素子
の製造費用を顕著に軽減することができる。また、ウェ
ーハレベルパッケージは、パッケージの機能と半導体チ
ップの機能をより完璧に統合することができ、半導体素
子の熱的特性と電気的特性が改善され、パッケージのサ
イズを半導体チップのサイズに小型化できるという長所
がある。
【０００４】一方、ウェーハレベルパッケージは、一般
のプラスチックパッケージやセラミックパッケージとは
異なり、チップを取り囲むパッケージ胴体や基板、金属
板が構成されないので、取り扱い過程と使用環境におい
て、外部の物理的な接触や衝撃によってチッピング（ch
ipping）又はチップクラックが生じるおそれがあるとい
う欠点がある。特に、半導体チップの厚さを縮めるため
に進行されるウェーハ裏面研磨（wafer back lapping）
を行う場合、このような欠点が一層悪化する。
【０００５】
【発明が解決しようとする課題】本発明の目的は、外部
衝撃に強いウェーハレベルパッケージ及びその製造方法
を提供することにある。発明の他の目的は、半導体チッ
プの厚さを薄くしながらも物理的に堅固なウェーハレベ
ルパッケージ及びその製造方法を提供することにある。
本発明のさらに他の目的は、外部衝撃に強いウェーハレ
ベルパッケージを一括製造工程により製造できる方法を
提供することにある。
【０００６】
【課題を解決するための手段】本発明の一態様による
と、ウェーハレベルパッケージの製造方法は、複数の電
極パッドが形成された各半導体チップを有する半導体ウ
ェーハを形成する段階と、前記半導体チップのあらゆる
側面に側面胴体部を形成する段階とを含む。前記側面胴
体部を形成する段階は、各半導体チップの間に空間部を
形成する段階と、前記空間部に側面胴体部の材料、例え
ば、成形樹脂を提供する段階とを含む。前記ウェーハ
は、側面胴体部を介して切断することにより、個別半導
体チップに分離される。本発明の他の態様において、ウ
ェーハレベルパッケージが開示されている。前記ウェー
ハレベルパッケージは、活性面上に複数の電極パッドが
形成された半導体チップと、前記半導体チップの側面に
形成された側面胴体部とを含む。
【０００７】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を詳しく説明する。図１は、本発明の一実施例に係
るウェーハレベルパッケージを示す断面図である。本発
明の一実施例に係るウェーハレベルパッケージ１００
は、半導体チップ１０と、パッケージパターン３０と、
半導体チップ１０の側面に形成された側面胴体部５０と
を含む。半導体チップ１０には、ウェーハ製造工程（wa
fer fabrication process）により半導体チップ１０上
に集積されている回路素子（図示しない）を備えてい
る。この回路素子をオンチップ回路（on-chip circuit
s）といい、半導体チップ１０の電気的特性及び機能に
基づいて選択される。半導体チップ１０の活性面（図１
に示すように、半導体チップ１０の最上面）には、オン
チップ回路を外部に電気的に連結する金属電極パッド２
０が形成されている。
【０００８】半導体チップ１０の活性面に形成されたパ
ッケージパターン３０は、絶縁層２８と、金属配線層３
４と、第２絶縁層３６と、接続部３８とを含む。絶縁層
２８は、電極パッド２０が露出するようにチップ１０の
活性面上に形成される。絶縁層２８は、例えば、半導体
チップ１０の活性面にパッシベーション膜３１を塗布し
た後、図３及び図４に示すように、パッシベーション膜
３１上に第１絶縁層３２を蒸着することにより形成して
もよい。金属配線層３４は、露出した電極パッド２０に
連結されるように絶縁層２８上に形成され、第２絶縁層
３６は、金属配線層３４上に形成される。接続部３８
は、例えば、金属配線層３４と電気的に連結しているは
んだボール接続部３８である。
【０００９】絶縁層２８と第２絶縁層３６は、例えば、
ポリマ系の絶縁材料からなる。金属配線層３４は、例え
ば、銅金属層であり、絶縁層２８上にチタニウム金属を
スパッタリング（sputtering）塗布した後、銅金属をス
パッタリング塗布し、さらに、銅及びチタニウム金属を
スパッタリング塗布することによって形成することがで
きる。図１には、金属配線層３４が単層の場合を示した
が、金属配線層３４を複数層、例えば、信号伝達用配線
層と電源供給用配線層を含むように構成することもでき
る。上述したように、ウェーハ上には、例えば、一般の
ウェーハ製造工程において、絶縁層２８の下に形成され
たウェーハ表面に塗布されるパッシベーション膜（図
３）のような他の層を形成しても良い。
【００１０】図１に示すように、側面胴体部５０は、ウ
ェーハレベルパッケージ１００の高さを増加させない。
側面胴体部５０は、半導体チップ１０の下面２６からパ
ッケージパターン３０の第２絶縁層３６まで延びる高さ
を有する。側面胴体部５０は、例えば、一般のプラスチ
ックパッケージの製造に使用されるエポキシ成形樹脂か
らなる。ウェーハ裏面研磨工程後の半導体チップ１０の
厚さは、約１００〜１５０μｍである。図２は、本発明
の一実施例に係る側面胴体部５０の上面図である。図２
に示すように、側面胴体部５０は、半導体チップ１０の
あらゆる側面に形成され、半導体チップ１０の側面を保
護する。
【００１１】次に、本発明の一実施例に係るウェーハレ
ベルパッケージの製造方法について図３〜図１２を参照
して説明する。特に、図３〜図８は、ウェーハ状態に存
在する半導体チップにおいて、パッケージパターンの形
成段階を示す。一方、図９〜図１２は、本発明の一実施
例に係るダイボンディング工程を示す。まず、図３に示
したように、半導体チップ製造工程においてチップの活
性面に一般に適用されるパッシベーション膜（passivat
ion layer）３１を、半導体チップ１０の活性面に塗布
し、電極パッド２０に開放部３３を形成する。パッシベ
ーション膜３１は、例えば、ＰＳＧ（Photo-Silicate G
lass）膜、又はＳｉＯ2及びＳｉ3Ｎ4を主成分とする膜
を化学気相蒸着（ＣＶＤ；Chemical Vapor Depositio
n）した後、エッチングすることにより形成される。
【００１２】そして、図４に示したように、パッシベー
ション膜３１上に第１絶縁層３２を塗布し、電極パッド
２０を露出する開放部３３を例えば、写真エッチング工
程により形成する。第１絶縁層３２は、例えば、ポリイ
ミド系の誘電体層である。
【００１３】図５は、本発明の一実施例に係るウェーハ
レベルの製造方法において、金属層の形成について説明
する。第１絶縁層３２上に金属層、例えば、銅金属層を
塗布し、写真エッチングすることによって金属配線層３
４を形成する。金属配線層３４は、開放部３３を介して
電極パッド２０と接触する。金属配線層３４は、例え
ば、第１絶縁層３２上にチタニウム金属をスパッタリン
グ塗布した後、銅金属をスパッタリング塗布し、さら
に、チタニウム金属をスパッタリング塗布することによ
って形成することもできる。また、金属配線層３４は、
例えば、第１絶縁層３２上にクロム金属をスパッタリン
グ塗布した後、銅金属を塗布し、さらに、ニッケル金属
をスパッタリング塗布することによって形成することが
できる。ここで、クロムは、第１絶縁層３２との強い接
着力を提供し、電極パッド２０に対する障壁層（barrie
r）機能を提供する。また、ニッケルは、はんだボール
に対するはんだ障壁層の役目をするとともに、酸化を防
止する。
【００１４】次に、図６に示したように、金属配線層３
４上に第２絶縁層３６を塗布し、写真エッチング工程に
より開放部３７を形成する。複数層の金属配線層を含む
ウェーハレベルパッケージにおいて、前記第１絶縁層の
形成段階、前記金属配線層の形成段階、及び前記第２絶
縁層の形成段階を必要に応じて繰り返す。
【００１５】図７及び図８に示したように、はんだボー
ル３８ａを半導体チップ１０の開放部３７上に載置し、
リフロー・ソルダリングにより加熱する。はんだボール
３８ａを加熱するにつれて、はんだボール３８ａが溶け
ながら金属配線層３４と接続され、電気接続部３８を形
成する。
【００１６】このように、ウェーハのそれぞれの半導体
チップ１０にパッケージパターン３０を形成するウェー
ハ製造工程が完了すると、ウェーハの半導体チップの電
気的特性をテストする。次いで、ＥＤＳ（Electrical D
ie Sorting）工程を行う。ＥＤＳ工程では、電気的特性
が不良で、且つリペア（repair）が不可能なチップは、
例えば、リペアが不可能なチップの表面をインクで表示
することにより、良品チップと区別させる。良品チップ
をウェーハ切断（wafer sawing）工程により分離した
後、高密度実装型パッケージの基板に付着する。この工
程をダイボンディング（die bonding）という。
【００１７】図９は、本発明の一実施例に係る半導体ウ
ェーハの切断について説明するための図である。まず、
テープ６０を半導体チップ１０の下面に貼付する。前記
テープ６０は、ウェーハ切断工程に一般に使用される膨
脹可能なテープである。次に、ウェーハ切断手段７０を
用いてウェーハを切断する。ウェーハ切断手段７０は、
例えば、回転するダイアモンドホイール（wheel）また
はレーザーである。この切断工程においてウェーハを支
持するために、真空チャック（vacuum chuck、図示せ
ず）からウェーハの下面まで真空を加えて前記ウェーハ
を真空チャックに固定させる。ウェーハ切断装備（図示
せず）をウェーハ上に整列させる場合、ウェーハ切断手
段７０によりウェーハを個別チップに切断する。この
時、テープ６０は切断されない。
【００１８】図１０に示したように、第１ウェーハ切断
工程が終了すると、ウェーハは、個別半導体チップに分
離されている。ところが、各半導体チップ１０は、テー
プ６０に付着している状態なので、前記半導体チップは
ウェーハ形状を維持している。また、ウェーハの下面に
付着しているテープ６０の両側面を引っ張って伸ばすこ
とにより、各個別チップは、空間部７５で表される距離
をもって互いに分離される。空間部７５のサイズは、ウ
ェーハ上に形成された半導体ＩＣ素子のタイプによって
異なるが、半導体ＩＣ素子のテストに使用されるテスト
ソケットのサイズによって６００μｍ以下にすることが
好ましい。
【００１９】図１１は、本発明の一実施例に係る側面胴
体部の形成を説明するための図である。前記空間部７５
に、例えば、ニードル（needle）８０を用いてエポキシ
成形樹脂をポッティング（potting）することにより、
側面胴体部５０を形成する。ポッティングされた成形樹
脂を硬化させ、個別半導体チップ１０の側面に側面胴体
部５０を形成する。
【００２０】図１２は、個別半導体チップ１０の完全な
分離を説明するための図である。未だにテープ６０に付
着している前記個別半導体チップ１０は、図９に示した
ように切断装備に実装され、切断手段７０で側面胴体部
５０の一部を切断することにより、個別半導体チップ１
０に分離される。この分離段階の切断手段７０は、第１
分離段階に使用された切断手段７０と同じものである。
【００２１】個別半導体チップ１０は、切断手段７０で
側面胴体部５０を切断することにより分離されるので、
切断手段７０によって個別チップが損なわれることを低
減することができる。また、切断手段が回転するダイア
モンドホイールである場合、ホイールの衝撃は、側面胴
体部５０により吸収される。
【００２２】以上説明した実施例に限らず、本発明は、
本発明の技術的思想から逸脱することなく、他の種々の
形態で実施することができる。前述の実施例は、あくま
でも、本発明の技術内容を明らかにするものであって、
そのような具体例のみに限定して狭義に解釈されるべき
ものではなく、本発明の精神と特許請求の範囲内で、い
ろいろと変更して実施することができるものである。
【００２３】
【発明の効果】以上説明したように、本発明によると、
半導体チップの側面に側面胴体部が形成されているウェ
ーハレベルパッケージは、外部衝撃に強くて、かつ厚さ
を薄くしても外部衝撃による損傷を防止することができ
る。 また、本発明によると、外部衝撃に強いウェーハ
レベルパッケージを簡単な工程により実現することがで
き、ウェーハ状態で一括に製造されるので、高生産性の
ウェーハレベルパッケージを製造することが可能であ
る。
【図面の簡単な説明】
【図１】本発明の一実施例に係るウェーハレベルパッケ
ージを示す図２のＩ−Ｉ線に沿って切断した断面図であ
る。
【図２】本発明の一実施例に係るウェーハレベルパッケ
ージを示す平面図である。
【図３】本発明の一実施例に係るウェーハレベルパッケ
ージの製造方法において、半導体チップの電極パッドを
開放する段階を説明するための断面図である。
【図４】本発明の一実施例に係るウェーハレベルパッケ
ージの製造方法において、半導体ウェーハの表面に絶縁
層を形成する段階を説明するための断面図である。
【図５】本発明の一実施例に係るウェーハレベルパッケ
ージの製造方法において、絶縁層が形成されたウェーハ
表面に金属層を形成する段階を説明するための断面図で
ある。
【図６】本発明の一実施例に係るウェーハレベルパッケ
ージの製造方法において、金属層が形成されたウェーハ
表面に接続部領域を形成する段階を説明するための断面
図である。
【図７】本発明の一実施例に係るウェーハレベルパッケ
ージの製造方法において、半導体ウェーハにはんだボー
ルを整列する段階を説明するための断面図である。
【図８】本発明の一実施例に係るウェーハレベルパッケ
ージの製造方法において、半導体ウェーハに接続部を形
成する段階を説明するための断面図である。
【図９】本発明の一実施例に係るウェーハレベルパッケ
ージの製造方法において、半導体ウェーハを１次切断す
る段階を説明するための断面図である。
【図１０】本発明の一実施例に係るウェーハレベルパッ
ケージの製造方法において、１次切断された半導体ウェ
ーハを個別チップに分離し、個別チップ間に空間部を形
成する段階を説明するための断面図である。
【図１１】本発明の一実施例に係るウェーハレベルパッ
ケージの製造方法において、個別チップが分離されたウ
ェーハ状態で側面胴体部を形成する段階を説明するため
の断面図である。
【図１２】本発明の一実施例に係るウェーハレベルパッ
ケージの製造方法において、側面胴体部が形成された半
導体ウェーハを２次切断し、個別チップに最終分離する
段階を説明するための断面図である。
【符号の説明】
１０ 半導体チップ ２０ 電極パッド ３０ パッケージパターン ２８ 絶縁層 ３４ 金属配線層 ３６ パッシベーション膜 ３８ 接続部 ５０ 側面胴体部 ７０ 切断手段 ８０ ニードル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河 雄基 大韓民国京畿道城南市盆唐区九美洞カチ− マウル409棟2103号

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 活性面上に複数の電極パッドが形成され
    た半導体チップと、 前記半導体チップの側面に形成された側面胴体部と、 を備えることを特徴とするウェーハレベルパッケージ。
  2. 【請求項２】 前記複数の電極パッドが露出するように
    前記活性面上に形成された絶縁層と、 前記絶縁層上に形成され、前記複数の電極パッドと電気
    的に連結される金属配線層と、 前記金属配線層上に形成され、開放部を有する絶縁層
    と、 をさらに備えることを特徴とする請求項１に記載のウェ
    ーハレベルパッケージ。
  3. 【請求項３】 前記活性面上に形成された前記絶縁層
    は、前記活性面上に形成されるパッシベーション膜と、
    前記パッシベーション膜上に形成される第１絶縁層とを
    有することを特徴とする請求項２に記載のウェーハレベ
    ルパッケージ。
  4. 【請求項４】 前記金属配線層は、複数の金属配線層部
    を有することを特徴とする請求項２に記載のウェーハレ
    ベルパッケージ。
  5. 【請求項５】 前記金属配線層は、銅金属層であること
    を特徴とする請求項２に記載のウェーハレベルパッケー
    ジ。
  6. 【請求項６】 前記側面胴体部の高さは、前記半導体チ
    ップの下面から前記金属配線層上に形成された前記絶縁
    層の上部まで延びることを特徴とする請求項２に記載の
    ウェーハレベルパッケージ。
  7. 【請求項７】 前記開放部を介して前記金属配線層上に
    形成される接続部をさらに備えることを特徴とする請求
    項２に記載のウェーハレベルパッケージ。
  8. 【請求項８】 前記接続部は、はんだボール接続部であ
    ることを特徴とする請求項７に記載のウェーハレベルパ
    ッケージ。
  9. 【請求項９】 前記側面胴体部は、前記半導体チップに
    接していることを特徴とする請求項１に記載のウェーハ
    レベルパッケージ。
  10. 【請求項１０】 前記側面胴体部は、エポキシ成形樹脂
    からなることを特徴とする請求項１に記載のウェーハレ
    ベルパッケージ。
  11. 【請求項１１】 複数の半導体チップが形成されたウェ
    ーハと、 前記複数の半導体チップの各半導体チップのあらゆる側
    面に形成された側面胴体部と、 を備えることを特徴とするウェーハレベルパッケージ。
  12. 【請求項１２】 複数の電極パッドが形成された複数の
    半導体チップを有するウェーハを形成する段階と、 前記複数の半導体チップの各半導体チップのあらゆる側
    面に側面胴体部を形成する段階と、 を含むことを特徴とするウェーハレベルパッケージの製
    造方法。
  13. 【請求項１３】 前記ウェーハを形成する段階は、前記
    ウェーハ上に絶縁層を形成する段階と、 前記複数の電極パッドを露出させる段階と、 を含むことを特徴とする請求項１２に記載のウェーハレ
    ベルパッケージの製造方法。
  14. 【請求項１４】 前記ウェーハ上に絶縁層を形成する段
    階は、前記ウェーハ上にパッシベーション膜を形成する
    段階と、 前記パッシベーション膜上に第１絶縁層を形成する段階
    と、 を含むことを特徴とする請求項１２に記載のウェーハレ
    ベルパッケージの製造方法。
  15. 【請求項１５】 前記ウェーハを形成する段階は、前記
    絶縁層上に、前記電極パッドと電気的に連結される金属
    配線層を形成する段階をさらに含むことを特徴とする請
    求項１３に記載のウェーハレベルパッケージの製造方
    法。
  16. 【請求項１６】 前記ウェーハを形成する段階は、前記
    金属配線層上に絶縁層を形成する段階と、 前記金属配線層に開放部を設ける段階と、 をさらに含むことを特徴とする請求項１５に記載のウェ
    ーハレベルパッケージの製造方法。
  17. 【請求項１７】 前記ウェーハを形成する段階は、前記
    開放部を介して前記金属配線層上に電気接続部を形成す
    る段階をさらに含むことを特徴とする請求項１６に記載
    のウェーハレベルパッケージの製造方法。
  18. 【請求項１８】 前記側面胴体部を形成する段階は、前
    記複数の半導体チップの各チップの間に空間部を形成す
    る段階と、 前記空間部に側面胴体部の材料を提供する段階と、 を含むことを特徴とする請求項１３に記載のウェーハレ
    ベルパッケージの製造方法。
  19. 【請求項１９】 前記側面胴体部の材料は、成形樹脂で
    あることを特徴とする請求項１８に記載のウェーハレベ
    ルパッケージの製造方法。
  20. 【請求項２０】 前記ウェーハを複数の個別半導体チッ
    プに分離する段階をさらに含むことを特徴とする請求項
    １３に記載のウェーハレベルパッケージの製造方法。
  21. 【請求項２１】 前記ウェーハの分離段階は、前記側面
    胴体部を切断する段階を含むことを特徴とする請求項２
    ０に記載のウェーハレベルパッケージの製造方法。
  22. 【請求項２２】 前記側面胴体部の切断段階は、回転す
    る切断手段により側面胴体部を切断することを特徴とす
    る請求項２１に記載のウェーハレベルパッケージの製造
    方法。
JP2002139869A 2001-05-31 2002-05-15 ウェーハレベルパッケージ及びその製造方法 Pending JP2002368160A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-30372 2001-05-31
KR1020010030372A KR20020091327A (ko) 2001-05-31 2001-05-31 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법

Publications (1)

Publication Number Publication Date
JP2002368160A true JP2002368160A (ja) 2002-12-20

Family

ID=19710217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002139869A Pending JP2002368160A (ja) 2001-05-31 2002-05-15 ウェーハレベルパッケージ及びその製造方法

Country Status (3)

Country Link
US (2) US6852607B2 (ja)
JP (1) JP2002368160A (ja)
KR (1) KR20020091327A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281538A (ja) * 2003-03-13 2004-10-07 Seiko Epson Corp 電子装置及びその製造方法、回路基板並びに電子機器
JP2005117151A (ja) * 2003-10-03 2005-04-28 Murata Mfg Co Ltd 弾性表面波装置の製造方法及び弾性表面波装置
JP4537702B2 (ja) * 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI303870B (en) * 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
US20070202680A1 (en) * 2006-02-28 2007-08-30 Aminuddin Ismail Semiconductor packaging method
DE102006032251A1 (de) 2006-07-12 2008-01-17 Infineon Technologies Ag Verfahren zum Herstellen von Chip-Packages sowie derartig hergestelltes Chip-Package
KR100871707B1 (ko) * 2007-03-30 2008-12-05 삼성전자주식회사 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
US8445325B2 (en) 2007-05-04 2013-05-21 Stats Chippac, Ltd. Package-in-package using through-hole via die on saw streets
US7569421B2 (en) * 2007-05-04 2009-08-04 Stats Chippac, Ltd. Through-hole via on saw streets
US7829998B2 (en) 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US7687318B2 (en) 2007-05-04 2010-03-30 Stats Chippac, Ltd. Extended redistribution layers bumped wafer
US7723159B2 (en) * 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
US8129845B2 (en) * 2007-09-25 2012-03-06 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure in non-active area of wafer
KR100924551B1 (ko) * 2007-11-21 2009-11-02 주식회사 하이닉스반도체 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법
US7790576B2 (en) * 2007-11-29 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming through hole vias in die extension region around periphery of die
US7648911B2 (en) * 2008-05-27 2010-01-19 Stats Chippac, Ltd. Semiconductor device and method of forming embedded passive circuit elements interconnected to through hole vias
US7659145B2 (en) * 2008-07-14 2010-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming stepped-down RDL and recessed THV in peripheral region of the device
US8193610B2 (en) * 2010-08-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming B-stage conductive polymer over contact pads of semiconductor die in Fo-WLCSP
US8692366B2 (en) 2010-09-30 2014-04-08 Analog Device, Inc. Apparatus and method for microelectromechanical systems device packaging
US8836132B2 (en) 2012-04-03 2014-09-16 Analog Devices, Inc. Vertical mount package and wafer level packaging therefor
US20130337614A1 (en) * 2012-06-14 2013-12-19 Infineon Technologies Ag Methods for manufacturing a chip package, a method for manufacturing a wafer level package, and a compression apparatus
KR101419601B1 (ko) * 2012-11-20 2014-07-16 앰코 테크놀로지 코리아 주식회사 Emc 웨이퍼 서포트 시스템을 이용한 반도체 디바이스 및 이의 제조방법
US9475694B2 (en) 2013-01-14 2016-10-25 Analog Devices Global Two-axis vertical mount package assembly
US9018045B2 (en) 2013-07-15 2015-04-28 Freescale Semiconductor Inc. Microelectronic packages and methods for the fabrication thereof
US11647678B2 (en) 2016-08-23 2023-05-09 Analog Devices International Unlimited Company Compact integrated device packages
US10629574B2 (en) 2016-10-27 2020-04-21 Analog Devices, Inc. Compact integrated device packages
US10697800B2 (en) 2016-11-04 2020-06-30 Analog Devices Global Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits
US11628275B2 (en) 2018-01-31 2023-04-18 Analog Devices, Inc. Electronic devices
KR20220090664A (ko) 2020-12-22 2022-06-30 삼성전자주식회사 스트립 기판 및 반도체 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111896A (ja) * 1997-10-03 1999-04-23 Nec Corp 半導体装置及びその製造方法
JPH11121507A (ja) * 1997-10-08 1999-04-30 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2000228413A (ja) * 1999-02-05 2000-08-15 Seiko Epson Corp 半導体パッケージの製造方法
JP2001007252A (ja) * 1999-06-25 2001-01-12 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001110828A (ja) * 1999-10-13 2001-04-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001135742A (ja) * 1999-11-01 2001-05-18 Toppan Printing Co Ltd 半導体装置の製造方法
JP2001144213A (ja) * 1999-11-16 2001-05-25 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
JPH1116959A (ja) * 1997-06-25 1999-01-22 Hitachi Ltd 半導体装置
AU4726397A (en) * 1997-10-30 1999-05-24 Hitachi Limited Semiconductor device and method for manufacturing the same
US6064114A (en) * 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
KR19990055277A (ko) * 1997-12-27 1999-07-15 윤종용 칩 스케일 패키지
KR19990057571A (ko) * 1997-12-30 1999-07-15 구본준 플립 칩 패키지 실장구조 및 제조방법
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
KR20000025861A (ko) * 1998-10-15 2000-05-06 김영환 반도체 칩 사이즈 패키지 및 그 제조방법
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
KR100388288B1 (ko) * 1999-08-24 2003-06-19 앰코 테크놀로지 코리아 주식회사 반도체패키지의 제조 방법
TW451436B (en) * 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111896A (ja) * 1997-10-03 1999-04-23 Nec Corp 半導体装置及びその製造方法
JPH11121507A (ja) * 1997-10-08 1999-04-30 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2000228413A (ja) * 1999-02-05 2000-08-15 Seiko Epson Corp 半導体パッケージの製造方法
JP2001007252A (ja) * 1999-06-25 2001-01-12 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001110828A (ja) * 1999-10-13 2001-04-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001135742A (ja) * 1999-11-01 2001-05-18 Toppan Printing Co Ltd 半導体装置の製造方法
JP2001144213A (ja) * 1999-11-16 2001-05-25 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法

Also Published As

Publication number Publication date
US20050110124A1 (en) 2005-05-26
US6852607B2 (en) 2005-02-08
KR20020091327A (ko) 2002-12-06
US20020180017A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
JP2002368160A (ja) ウェーハレベルパッケージ及びその製造方法
US7514767B2 (en) Fan out type wafer level package structure and method of the same
US7196408B2 (en) Fan out type wafer level package structure and method of the same
US6818998B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
US7919833B2 (en) Semiconductor package having a crack-propagation preventing unit
US7413925B2 (en) Method for fabricating semiconductor package
US20030122246A1 (en) Integrated chip package structure using silicon substrate and method of manufacturing the same
US8101461B2 (en) Stacked semiconductor device and method of manufacturing the same
KR20090021019A (ko) 재배선 기판을 이용한 반도체 패키지 제조방법
US7825468B2 (en) Semiconductor packages, stacked semiconductor packages, and methods of manufacturing the semiconductor packages and the stacked semiconductor packages
US8178977B2 (en) Semiconductor device and method of manufacturing the same
KR100557516B1 (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
US7388297B2 (en) Semiconductor device with reduced thickness of the semiconductor substrate
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
US20070190908A1 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
JP2004342862A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
JP4056360B2 (ja) 半導体装置及びその製造方法
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP4131256B2 (ja) 半導体装置及びその製造方法
KR100577015B1 (ko) 반도체 소자의 적층 칩 패키지 및 그 제조 방법
US20080179727A1 (en) Semiconductor packages having immunity against void due to adhesive material and methods of fabricating the same
KR20090126811A (ko) 반도체 패키지의 제조방법
TW200423364A (en) Semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090304