KR20090021019A - 재배선 기판을 이용한 반도체 패키지 제조방법 - Google Patents

재배선 기판을 이용한 반도체 패키지 제조방법 Download PDF

Info

Publication number
KR20090021019A
KR20090021019A KR1020070085727A KR20070085727A KR20090021019A KR 20090021019 A KR20090021019 A KR 20090021019A KR 1020070085727 A KR1020070085727 A KR 1020070085727A KR 20070085727 A KR20070085727 A KR 20070085727A KR 20090021019 A KR20090021019 A KR 20090021019A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
redistribution
redistribution substrate
circuit board
Prior art date
Application number
KR1020070085727A
Other languages
English (en)
Other versions
KR101348748B1 (ko
Inventor
고준영
천대상
김희석
신화수
박재용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070085727A priority Critical patent/KR101348748B1/ko
Priority to US12/197,067 priority patent/US7713788B2/en
Publication of KR20090021019A publication Critical patent/KR20090021019A/ko
Application granted granted Critical
Publication of KR101348748B1 publication Critical patent/KR101348748B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

별도로 제작된 재배선 기판을 사용하여 반도체 패키지의 두께를 얇게 하고 제조비용을 절약할 수 있는 반도체 패키지 제조방법에 관해 개시한다. 이를 위하여 본 발명은, 재배선 기판 위에 반도체 칩을 부착하는 단계와, 반도체 칩이 부착된 재배선 기판을 인쇄회로기판에 부착하는 단계와, 재배선 기판의 지지기판을 제거하는 단계와, 반도체 칩의 본드패드와 상기 인쇄회로기판의 본드 핑거를 노출시키는 비아홀을 형성하는 단계와, 비아홀에 도전물질을 충진하는 단계를 구비하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법을 제공한다. 상기 재배선 기판 위에는 다른 반도체 칩이 부착된 재배선 기판이 추가로 탑재될 수 있다.
적층형 반도체 패키지, 재배선 기판, 도전성 잉크, 마스크층.

Description

재배선 기판을 이용한 반도체 패키지 제조방법{Method for manufacturing a semiconductor package using a pad redistribution substrate}
본 발명은 반도체 패키지의 제조공정에 관한 것으로, 더욱 상세하게는 두께를 보다 얇게 만들고, 제조비용의 절감이 가능한 재배치 기판을 이용한 반도체 패키지 및 적층형 반도체 패키지 제조방법에 관한 것이다.
일반적으로 반도체 소자에서 고집적화가 달성되는 방향은, 종래에는 웨이퍼 제조단계에서 디자인 룰(design rule)의 선폭(line width)을 보다 가늘게 만들고, 트랜지스터나 커패시터와 같은 내부 구성 부품을 3차원적으로 배열하여 한정된 웨이퍼 면적 내에 좀더 많은 전자회로를 집어넣어 집적도를 높이는 방향이 주류였다. 그러나 최근에는 두께가 얇아진 반도체 칩들을 수직으로 적층하여 하나의 반도체 패키지 내에 보다 많은 개수의 반도체 칩들을 실장하여 전체적인 집적도를 높이는 방법이 소개되고 있다.
이렇게 반도체 패키지 제조기술을 통하여 반도체 소자의 집적도를 높이는 방식은, 웨이퍼 제조단계에서 집적도를 높일 때와 비교하여 전체 비용, 연구개발에 소요되는 시간 및 공정의 실현 가능성 면에서 많은 장점을 지니고 있기 때문에, 현 재 이에 대한 연구가 활발히 이루어지고 있다.
또한 최근들어 전자제품의 소형화 추세에 맞추어, 여러 기능을 수행하는 반도체 칩을 하나의 반도체 패키지에 넣고 조립하는 시스템 인 패키지(SIP: System In Package)의 필요성도 증가되고 있다. 앞서 소개한 반도체 칩을 수직으로 적층하여 반도체 패키지로 조립하는 구조는, 시스템 인 패키지(SIP)의 제조공정에서도 많이 채택되고 있는 구조이다. 하지만, 복수개의 반도체 칩들이 수직으로 적층된 반도체 패키지를 제조하는데 있어서, 두께로 보다 얇게 만들고, 제조비용을 낮추고, 전체적인 신뢰성을 향상하는 데에는 아직 해결해야 할 많은 과제가 남아 있는 실정이다.
본 발명이 이루고자 하는 기술적 과제는 반도체 패키지의 두께를 보다 얇게 만들 수 있고, 제조비용을 절감하며, 얇은 반도체 칩을 취급하는 과정에서 발생할 수 있는 손상을 억제할 수 있는 재배선 기판을 이용한 반도체 패키지 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 본 발명의 일 태양에 의한 재배선 기판을 이용한 반도체 패키지 제조방법은, 재배선 기판 위에 반도체 칩을 부착하고, 상기 반도체 칩이 부착된 재배선 기판을 인쇄회로기판에 부착하고, 상기 재배선 기판의 지지기판을 제거하고, 상기 반도체 칩의 본드패드와 상기 인쇄회로기판의 본드 핑거를 노출시키는 비아홀(via hole)을 형성하고, 상기 비아홀에 도전물질을 충진하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 재배선 기판은, 상부에 위치한 지지기판과, 상기 지지기판 아래에 위치하며 상기 반도체 칩의 본드패드 및 상기 인쇄회로기판의 본드핑거에 대응하는 영역이 개구되고 절연재질로 이루어진 마스크층과, 상기 마스크층 아래에 형성되어 상기 반도체 칩의 본드패드 및 상기 인쇄회로기판의 본드핑거를 연결할 수 있는 금속 배선층을 포함하는 것이 적합하다.
또한 상기 재배선 기판은, 상부에 위치한 지지기판과, 상기 지지기판 아래에 위치하고 상기 반도체 칩의 본드패드 및 상기 인쇄회로기판의 본드핑거를 연결할 수 있는 금속 배선층을 포함하는 것으로 변형될 수도 있다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 재배선 기판을 상기 인쇄회로기판에 부착하기 전에, 상기 재배선 기판에 부착된 반도체 칩의 밑면을 연마하는 단계를 더 진행할 수 있으며, 이때 상기 반도체 칩의 두께가 50㎛ 이하가 되도록 연마하는 것이 적합하다.
바람직하게는, 상기 비아홀을 채우는 도전물질은, 도전성 잉크인 것이 적합하며, 상기 비아홀에 도전물질을 충진하는 단계 후에, 상기 인쇄회로기판의 하부면에 솔더볼을 부착하는 단계를 더 진행할 수 있다.
상기 기술적 과제를 달성하기 위하여 본 발명의 다른 태양에 의한 재배선 기판을 이용한 반도체 패키지 제조방법은, 제1 재배선 기판 위에 제1 반도체 칩을 부착하고, 상기 제1 반도체 칩이 부착된 제1 재배선 기판을 제1 인쇄회로기판에 부착하고, 상기 제1 재배선 기판의 지지기판을 제거하고, 상기 제1 반도체 칩의 본드패드와 상기 제1 인쇄회로기판의 본드 핑거를 노출시키는 제1 비아홀을 형성하고, 상기 제1 비아홀에 도전물질을 충진하고, 제2 반도체 칩이 하부에 부착된 제2 재배선 기판을 준비하고, 상기 지지기판이 제거된 제1 재배선 기판 위에 상기 제2 반도체 칩이 하부로 위치하도록 상기 제2 재배선 기판을 부착하고, 상기 제2 재배선 기판의 지지기판을 제거하고, 상기 제1 비아홀을 채우는 도전물질 및 상기 제2 반도체 칩의 본드패드가 노출되도록 제2 비아홀을 형성하고, 상기 제2 비아홀을 도전물질로 충진하는 것을 특징으로 한다.
이때, 상기 제1 및 제2 반도체 패키지는, 밑면이 연마되어 두께가 50㎛ 이하 인 것이 적합하고, 상기 제1 내지 제3 비아홀을 채우는 도전물질은, 도전성 잉크인 것이 적합하다.
본 발명의 바람직한 실시예에 의하면, 상기 제2 재배선기판 위에 제3 반도체 칩이 부착된 제3 재배선기판을 추가로 형성할 수 있다.
한편, 상기 제1 내지 제3 재배선기판은, 상부에 위치한 지지기판과, 상기 지지기판 아래에 위치하며 상기 반도체 칩의 본드패드 및 상기 인쇄회로기판의 본드핑거에 대응하는 영역이 개구되고 절연재질로 이루어진 마스크층과, 상기 마스크층 아래에 형성되어 상기 반도체 칩의 본드패드 및 상기 인쇄회로기판의 본드핑거를 연결할 수 있는 구조의 금속 배선층을 포함하는 구조이거나, 혹은 상부에 위치한 지지기판과, 상기 지지기판 아래에 위치하고 상기 반도체 칩의 본드패드 및 상기 인쇄회로기판의 본드핑거를 연결할 수 있는 구조의 금속 배선층을 포함하는 구조일 수 있다.
따라서, 상술한 본 발명에 따르면, 첫째 반도체 칩을 재배선 기판에 부착시킨 상태에서 반도체 칩의 밑면을 연마하고 이를 취급 및 이동하기 때문에, 반도체 칩의 두께를 최대한 얇게 함과 동시에 이동 및 취급 과정에서 반도체 칩에 대한 손상이 발생하는 문제점을 개선할 수 있다.
둘째, 비용이 비교적 많이 소요되는 웨이퍼 제조공정의 패드 재배선 공정이 아닌, 별도로 제작된 재배선 기판을 통하여 반도체 칩에 있는 본드패드의 전기적 연결이 다시 이루어지기 때문에, 반도체 소자의 제조비용을 절감할 수 있다.
셋째, 재배선 기판의 하부에 형성된 금속배선층을 통하여 반도체 칩 밖으로 10㎛ 내외의 두께를 갖는 얇은 박막을 통하여 본드패드의 재배선이 이루어지기 때문에 와이어를 사용하여 반도체 칩을 적층할 때와 비교하여 반도체 패키지의 두께를 더욱 얇게 만들 수 있다. 또한 상기 재배선기판에 포함된 지지기판이 제조공정에서만 사용되고 다시 제거되기 때문에 반도체 패키지의 전체 두께를 더욱 얇게 만드는데 도움이 된다.
넷째, 재배선 기판에 포함된 마스크층을 사용하여 비아홀을 뚫을 수 있기 때문에 비아홀을 형성하는 과정에서 별도의 포토 공정을 통하여 마스크층을 형성할 필요가 없다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 1 내지 도 10은 본 발명의 일 실시예에 의한 재배선 기판을 이용한 반도체 패키지 제조방법을 보여주는 단면도들이다.
도 1을 참조하면, 본 발명의 바람직한 실시예에 의한 재배선 기판(110)의 단면도로서, 상기 재배선 기판(110)의 구조는, 상부에 위치한 지지기판(112), 상기 지지기판(112) 하부에 접착수단을 통하여 접착된 마스크층(114) 및 상기 마스크 층(114) 하부에 형성된 금속 배선층(118)으로 이루어진다.
상기 지지기판(112)은 빛의 투과가 가능한 PET 필름(Polyethylene - terephthalate film)과 재질을 사용하여 적용할 수 있으며, 기타 다른 경질(hard type)의 재질로 대체될 수도 있다. 상기 마스크층(114)은, 절연재질로서 후속 공정에서 상기 재배선 기판(110) 아래에 부착되는 반도체 칩의 본드패드(도3의 104) 영역과, 인쇄회로기판의 본드핑거(도5의 132) 영역을 노출시킬 수 있는 개구부(116)가 뚫려져 있는 형태이다. 상기 지지기판(112)과 상기 마스크층(114)은 접착제 또는 빛의 조사에 의하여 접착력이 변화하는 접착수단에 의해 접착되어 있다.
또한 상기 마스크층(114) 아래에는 금속 배선층(118), 예컨대 상기 반도체 칩의 본드 패드와 인쇄회로기판의 본드 핑거를 평면적으로 연결할 수 있는 구리 재질의 배선이 형성되어 있다. 상기 금속 배선층(118)은 상기 마스크층(114) 하부에 전기도금 방식을 사용하여 형성되거나 혹은 라미네이션(Lamination) 방식 등을 통하여 형성될 수 있다.
도 2 및 도 3을 참조하면, 상기 재배선 기판(110) 하부에 제1 접착제(120)를 도포하고 프리-큐어링(pre-curing)을 진행한다. 상기 제1 접착제(120)는 일반적인 투명 혹은 반투명 재질의 접착제가 사용될 수 있으나, 본 발명의 바람직한 실시예에 의하면, 빛의 조사에 의해 내부 구조가 변화할 수 있는 PSR(Photo Solder Resist) 접착제가 사용될 수 있다. 상기 프리-큐어링 공정의 온도 및 시간은 사용되는 제1 접착제의 재질에 따라 달라지며, 상기 제1 접착제(120)가 흘러내리지 않고, 젤(jell) 상태가 될 정도로 큐어링(curing)을 진행하는 것이 바람직하다.
이어서 상기 제1 접착제(120)에 반도체 칩(102)을 부착시키되, 반도체 칩(120)에서 회로가 형성된 활성면(active surface)이 상기 제1 접착제(120)와 맞닿도록 부착시킨다. 상기 반도체 칩(102)은 본드 패드(104)가 반도체 칩(102)의 가장자리에 형성된 것을 사용할 수 있다. 그러나 본 발명의 바람직한 실시예에 따르면, 본드 패드(104)가, 일반적인 메모리 반도체 소자에서 형성되는 것과 같이, 중앙부에 형성된 것을 사용하는 것이 적합하다. 이어서 상기 반도체 칩(102)이 부착된 재배선 기판(110)에 다시 큐어링을 진행하여 상기 제1 접착제(120)가 완전히 경화되면서 상기 반도체 칩(102)이 상기 재배선 기판(110)에 완전히 접합되게 한다.
도 4를 참조하면, 상기 재배선 기판(110) 하부에 접합된 반도체 칩(102)의 밑면을 연마한다. 일반적으로 단위 반도체 칩(102)에 대한 밑면 연마는 여러 가지 이유로 인하여 얇게 연마하는데 한계가 있다. 왜냐하면 반도체 칩에 휘어짐(warpage), 손상(damage)등과 결함이 쉽게 발생하기 때문에 일정 두께 이상으로 연마하는 것이 어려웠다. 그러나 본 발명의 바람직한 실시예에 따르면, 반도체 칩(102)을 재배선 기판(110)에 먼저 붙이고, 그 상태에서 반도체 칩(102)의 밑면을 연마하고, 취급 및 이송시키기 때문에 이러한 제약을 극복할 수 있는 장점이 있다. 본 발명의 바람직한 실시예에 의하면 상기 반도체 칩(102A)의 두께(T1)는 50㎛ 이하로 얇게 만드는 것이 적합하다.
따라서, 본 발명의 바람직한 실시예에 따르면, 반도체 패키지(100) 내부에서 반도체 칩(102A)의 두께를 최대한 얇게 적용할 수 있기 때문에, 전체적으로 반 도체 패키지(100)의 두께를 얇게 할 뿐만 아니라, 적층형 반도체 패키지(도16의 500)에서는 전체 두께를 줄일 수 있는 정도가 더욱 커지게 된다.
도 5를 참조하면, 상기 연마가 진행된 반도체 칩(102A)이 부착된 재배선 기판(110)을 인쇄회로기판(130) 위에 부착시킨다. 상기 인쇄회로기판(130)은 절연기판(134)을 중심으로 상부에 본드 핑거(bond finger, 132)를 포함하는 금속배선이 있으며, 상기 본드 핑거(132)를 포함하는 금속배선은 다시 관통홀(136)을 통하여 절연기판(134) 하부에 있는 솔더볼 패드(138)와 연결된다. 그리고 상기 인쇄회로기판(130)의 하부면에는 절연재질의 솔더 마스크(142)가 도포(coating)되어 있다.
상기 반도체 칩(102A)이 부착된 재배선 기판(110)을 인쇄회로기판(130) 위에 부착시키는 방법은, 먼저 인쇄회로기판(132) 위에 프리 큐어링이 진행된 제2 접착제(122)를 형성하여 상기 재배선 기판(110)과 인쇄회로기판(130)을 결합시킨 후, 다시 큐어링을 진행하여 완전히 접합되도록 한다. 이때, 상기 제2 접착제(122)는 상기 제1 접착제와 동일한 것이 적합하며, 바람직하게는 상기 제1 및 제2 접착제의 재질로 UV광의 조사에 의하여 내부구조가 변화할 수 있는 접착제, 예를 들어 PSR(photo Solder Resist) 접착제를 사용할 경우, 1회의 UV 광 조사에 의하여 비아홀을 뚫는 공정을 간단하게 달성할 수 있다.
도 6 내지 도 8을 참조하면, 상기 재배선 기판(110)과 인쇄회로기판(130)이 접합된 결과물 상부에서 UV광(140)을 조사한다. 이때 상기 재배선 기판(110)에 있는 지지기판(112)이 투명재질인 경우, 상기 UV광(140)의 조사에 의하여 상기 지지기판(112)과 마스크층(114) 사이에 존재하는 접착수단(미도시)의 접착력이 약화된 다.
이와 동시에 상기 UV광(140)을 재배선 기판(110)에 있는 개구부(도1의 116)를 통하여 하부에 존재하는 제1 접착제(120)의 내부구조(120A, 120B) 및 제2 접착제(122)의 내부구조(122A)가 변화된다. 계속해서 상기 재배선 기판(110)에 있는 지지기판(112)을 떼어내어 제거한다. 그 후, 건식 혹은 습식 식각을 통하여 상기 UV광 조사에 의하여 제1접착제(120)에서 내부구조가 변화된 부분(120A, 120B)과, 제2 접착제의 내부구조가 변화된 부분(122A)에 비아홀(144A, 144B)을 각각 형성한다. 상기 비아홀(144A, 144B)은 인쇄회로기판(130)의 상부 금속배선인 본드 핑거(132)와 반도체 칩(104)의 본드패드(104)를 각각 노출시키는 형태로 형성된다.
도 9 및 도 10을 참조하면, 상기 식각에 의하여 노출된 비아홀(144A, 144B)에 도전물질(150)을 충진시킨다. 상기 도전물질(150)을 충진시키는 방식은 금속을 분사(jet)시켜 형성하거나, 도전성 잉크를 채워 넣은 방식으로 형성할 수 있다. 계속해서 상기 인쇄회로기판(130)의 하부에 있는 솔더볼 패드(138)에 솔더볼을 부착시켜 본 발명의 일 실시예에 의한 재배선 기판을 이용한 반도체 패키지 제조 공정을 완료한다.
도 11은 상기 일 실시예의 변형예를 보여주는 단면도이다.
도 11을 참조하면, 상술한 실시예는 재배선 기판(110)으로, 지지기판(112), 마스크층(114) 및 금속 배선층(118)을 포함하는 것을 사용하였다. 그러나 본 발명의 변형예에 의하면 상기 재배선 기판(111)으로 도면에 도시된 바와 같이 지지기판(112) 아래에 바로 반도체 칩의 본드 패드와 인쇄회로기판의 본드 핑거를 연결할 수 있는 금속 배선층(118)이 형성된 재배선 기판(111)을 사용할 수 있다.
이 경우, 지지기판(112) 아래에는 빛이나 열에 의해 쉽게 접착성이 약화되는 물질이 코팅된 것이 적합하며, 비아홀 식각 공정에서는 별도의 포토 마스크층을 형성하거나, 습식 및 건식 식각 대신에 레이저 드릴닝(Lazer drilling)과 같은 방식을 채택할 수 있다.
도 12 내지 도 16은 본 발명의 다른 실시예에 의한 재배선 기판을 이용한 반도체 패키지 제조방법을 보여주는 단면도들이다.
도 12 내지 도 16을 참조하면, 본 실시예는 상기 도 9의 결과물(100) 위에 도 16에 나타난 바와 같이 제2 내지 제 4 적층 반도체 패키지(200, 300, 400)를 쌓아 적층형 반도체 패키지(도16 500)를 만드는 반도체 패키지 제조방법에 관한 것이다.
상세히 설명하면, 먼저 제2 재배선 기판(210)에 제1 접착제(220)를 사용하여 제2 반도체 칩(202A)을 부착시킨다. 상기 제2 재배선 기판(210)은 상술한 실시예와 같이 내부에 지지기판(212), 마스크층(214) 및 금속 배선층(218)을 포함하는 구조인 것이 적합하다. 그 후, 상기 도 9의 결과물(100) 위에 제2 접착제(222)를 도포하여 젤(jell) 형태로 존재하게 한 후, 상기 재배선 기판(210)과 제1 반도체 패키지(100)를 도 12와 같이 서로 접착시킨다.
이어서 상기 제2 재배선 기판(210)에 UV광을 조사하고 지지기판(212)을 떼어내어 제거한다. 계속해서 상기 UV광의 조사에 의하여 내부 구조가 변화된 제1 및 제2 접착제(220, 222)의 일부분을 건식 혹은 습식식각으로 제거하여 제2 비아 홀(244A, 244B)을 도 13과 같이 형성한다. 도면의 비아홀(244A, 244B) 중에서 하나(244A)는, 상기 제1 비아홀을 채우는 도전물질(150)을 노출시키는 것이 적합하고, 다른 하나(244B)는 제2 반도체 칩(202A)의 본드 패드(204)를 노출시키는 것이 적합하다. 이때, 상기 제2 반도체 칩(202A)은 본드 패드(204)가 중앙부에 형성된 것이 적합하며, 그 두께가 50㎛ 이하로 연마된 것이 적합하다. 마지막으로 상기 제2 비아홀(244A, 244B) 내부에 도전물질(250), 예컨대 도전성 잉크를 채워 넣어 제1 반도체 패키지(100) 위에 제2 적층 반도체 패키지(200)를 만들 수 있다.
한편, 지금까지는 두 개의 반도체 패키지(100, 200)가 적층되는 구조를 설명하였으나, 도 15와 같이 제2 적층 반도체 패키지(200) 위에 제3 적층 반도체 패키지(300)를 위에서 설명된 것과 동일한 방식으로 형성하는 것이 가능하며, 도 16은 4개의 적층 반도체 패키지(100, 200, 300, 400)를 쌓아 올린 후, 인쇄회로기판 하부면에 솔더볼(160)을 부착시킨 적층형 반도체 패키지(500)를 보여준다.
따라서 본 실시예에 의하면, 본드패드와 인쇄회로기판의 연결을 외부에서 별도로 제작된 재배선 기판(110, 210, 310, 410)내에 포함된 약 10㎛ 두께의 금속 배선층(118, 218, 318, 418)을 통하여 구현하기 때문에 적층형 반도체 패키지(500)의 두께를 현저하게 얇게 제작할 수 있다. 또한 본 발명의 바람직한 실시예에 의하여 적층형 반도체 패키지(500)를 얇게 제작하는 방법은, 재배선 기판(110, 210, 310, 410)내에서 지지기판(112, 212, 312, 412)을 반도체 패키지 제조 공정에서만 이용하고 추후에 이를 제거하는 방법을 통해서도 실현된다고 할 수 있다. 마지막으로 반도체 칩(102A, 202A, 302A, 402A)을 재배선 기판(110, 210, 310, 410)에 붙여서 연마하기 때문에, 반도체 칩의 두께를 50㎛ 이하로 더욱 얇게 적용할 수 있기 때문에 적층형 반도체 패키지(500)의 전체 두께를 낮추는데 도움이 된다.
도 17 및 도 18은 상기 다른 실시예에서 비아홀에 도전물질을 채워 전기적 연결을 진행하는 방식을 보여주는 평면도들이다.
도 17 및 도 18을 참조하면, 본 발명의 바람직한 실시예에 의한 적층형 반도체 패키지(500)의 전기적 연결은, 각각의 반도체 칩(102, 202, 302, 402)에 있는 본드패드가 금속배선(118, 218, 318, 418)에 연결되어 비아홀을 채우는 도전물질(150, 250, 350, 450)을 통하여 인쇄회로기판의 본드 핑거(132)를 경유하여 최종적으로 솔더볼(160)로 연결된다.
한편, 도 17은 비아홀을 채우는 도전물질(250)중에서 복수개가 금속 배선층(218)을 통하여 하나의 본드 패드(204)와 연결되는 것을 보여주며, 반대로 도 18은 복수개의 본드 패드(304)가 금속 배선층(318)을 통하여 하나의 본드 핑거(132)에 연결될 수 있는 것을 보여준다. 따라서 적층형 반도체 패키지(500) 내부에서 전기적 연결은 비아홀 내부에 도전물질을 채워 넣을 때, 도면과 같이 도전물질(250, 350)을 선택적으로 채워넣어서 달성할 수 있다. 따라서, 동일 종류 혹은 다른 종류의 반도체 칩들이 적층될 경우, 이러한 연결관계를 조절하여 효과적으로 전기적 연결을 달성할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
도 1 내지 도 10은 본 발명의 일 실시예에 의한 재배선 기판을 이용한 반도체 패키지 제조방법을 보여주는 단면도들이다.
도 11은 상기 일 실시예의 변형예를 보여주는 단면도이다.
도 12 내지 도 16은 본 발명의 다른 실시예에 의한 재배선 기판을 이용한 반도체 패키지 제조방법을 보여주는 단면도들이다.
도 17 및 도 18은 상기 다른 실시예에서 비아홀에 도전물질을 채워 전기적 연결을 진행하는 방식을 보여주는 평면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 반도체 패키지, 102: 반도체 칩,
104: 본드패드, 110: 재배선 기판,
112: 지지기판, 114: 마스크층,
116: 마스크층 개구부, 118: 금속 배선층,
120: 제1 접착제, 122: 제2 접착제,
130: 인쇄회로기판, 132: 본드핑거(bond finger),
134: 절연기판, 136: 관통홀,
138: 솔더볼 패드, 140: UV광,
142: 솔더 마스크, 144: 비아 홀,
150: 도전물질(도전성 잉크), 160: 솔더볼,
200: 제2 적층 반도체 패키지, 300: 제2 적층 반도체 패키지,
400: 제4 적층 반도체 패키지, 500: 적층형 반도체 패키지.

Claims (24)

  1. 재배선 기판 위에 반도체 칩을 부착하는 단계;
    상기 반도체 칩이 부착된 재배선 기판을 인쇄회로기판에 부착하는 단계;
    상기 재배선 기판의 지지기판을 제거하는 단계;
    상기 반도체 칩의 본드패드와 상기 인쇄회로기판의 본드 핑거를 노출시키는 비아홀(via hole)을 형성하는 단계; 및
    상기 비아홀에 도전물질을 충진하는 단계를 구비하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  2. 제1항에 있어서,
    상기 재배선 기판은,
    상부에 위치한 지지기판;
    상기 지지기판 아래에 위치하며 상기 반도체 칩의 본드패드 및 상기 인쇄회로기판의 본드핑거에 대응하는 영역이 개구되고 절연재질로 이루어진 마스크층; 및
    상기 마스크층 아래에 위치하며 상기 반도체 칩의 본드패드 및 상기 인쇄회로기판의 본드핑거를 연결할 수 있는 금속 배선층을 포함하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  3. 제2항에 있어서,
    상기 지지기판은, 투명재질인 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  4. 제2항에 있어서,
    상기 지지기판과 상기 마스크층은,
    빛에 의해 접착력이 약화되는 접착수단에 의하여 접착된 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  5. 제1항에 있어서,
    상기 재배선 기판은,
    상부에 위치한 지지기판; 및
    상기 지지기판 아래에 위치하고 상기 반도체 칩의 본드패드 및 상기 인쇄회로기판의 본드핑거를 연결할 수 있는 금속 배선층을 포함하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  6. 제1항에 있어서,
    상기 반도체 칩을 상기 재배선 기판 위에 부착하는 방법은,
    상기 재배선 기판에 재1 접착제를 도포하는 단계; 및
    상기 제1 접착제가 도포된 재배선 기판에 반도체 칩의 활성면이 닿도록 반도체 칩을 부착하는 단계를 포함하는 것을 특징으로 하는 재배선 기판을 이용한 반도 체 패키지 제조방법.
  7. 제6항에 있어서,
    상기 재배선 기판 위에 도포된 제1 접착제는,
    빛의 조사에 의해 내부 구조가 변화되는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  8. 제1항에 있어서,
    상기 반도체 칩은, 본드패드가 반도체 칩의 중앙부에 형성된 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  9. 제1항에 있어서,
    상기 반도체 칩이 부착된 재배선 기판을 상기 인쇄회로기판에 부착하는 방법은,
    상기 인쇄회로기판 위에 제2 접착제를 도포하는 단계;
    상기 제2 접착제가 도포된 인쇄회로기판 위에 상기 반도체 칩의 밑면이 접촉하도록 상기 재배선 기판을 부착하는 단계를 포함하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  10. 제9항에 있어서,
    상기 제2 접착제는 상기 제1 접착제와 동일 재질인 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  11. 제1항에 있어서,
    상기 재배선 기판을 상기 인쇄회로기판에 부착하기 전에,
    상기 재배선 기판에 부착된 반도체 칩의 밑면을 연마하는 단계를 더 진행하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  12. 제11항에 있어서,
    상기 반도체 칩의 밑면을 연마하는 방법은,
    상기 반도체 칩의 두께가 50㎛ 이하의 범위로 연마하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  13. 제4항에 있어서,
    상기 재배선 기판의 지지기판을 제거하는 방법은,
    상기 지지기판 위로 UV광을 조사하여 상기 접착수단의 접착력을 약화시키는 단계; 및
    상기 지지기판을 상기 마스크층에서 떼어내어 제거하는 단계를 포함하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  14. 제13항에 있어서,
    상기 UV광은 상기 제1 및 제2 접착제의 내부구조를 변화시키는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  15. 제1항에 있어서,
    상기 비아홀을 채우는 도전물질은, 도전성 잉크인 것을 특징으로 재배선 기판을 이용한 반도체 패키지 제조방법.
  16. 제1항에 있어서,
    상기 비아홀에 도전물질을 충진하는 단계 후에,
    상기 인쇄회로기판의 하부면에 솔더볼을 부착하는 단계를 더 진행하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  17. 제1 재배선 기판 위에 제1 반도체 칩을 부착하는 단계;
    상기 제1 반도체 칩이 부착된 제1 재배선 기판을 제1 인쇄회로기판에 부착하는 단계;
    상기 제1 재배선 기판의 지지기판을 제거하는 단계;
    상기 제1 반도체 칩의 본드패드와 상기 제1 인쇄회로기판의 본드 핑거를 노출시키는 제1 비아홀을 형성하는 단계;
    상기 제1 비아홀에 도전물질을 충진하는 단계;
    제2 반도체 칩이 하부에 부착된 제2 재배선 기판을 준비하는 단계;
    상기 지지기판이 제거된 제1 재배선 기판 위에 상기 제2 반도체 칩이 하부로 위치하도록 상기 제2 재배선 기판을 부착하는 단계;
    상기 제2 재배선 기판의 지지기판을 제거하는 단계;
    상기 제1 비아홀을 채우는 도전물질 및 상기 제2 반도체 칩의 본드패드가 노출되도록 제2 비아홀을 형성하는 단계; 및
    상기 제2 비아홀을 도전물질로 충진하는 단계를 구비하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  18. 제17항에 있어서,
    상기 제1 및 제2 반도체 패키지는,
    밑면이 연마되어 두께가 50㎛ 이하인 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  19. 제17항에 있어서,
    상기 지지기판이 제거된 제1 재배선 기판 위에 상기 제2 반도체 칩이 하부로 위치하도록 상기 제2 재배선 기판을 부착하는 방법은,
    빛의 조사에 의해 내부구조가 변화하는 제2 접착제를 사용하여 부착하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  20. 제17항에 있어서,
    상기 제2 비아홀을 도전물질로 충진하는 단계 후에,
    제3 반도체 칩이 하부에 부착된 제3 재배선 기판을 준비하는 단계;
    상기 지지기판이 제거된 제2 재배선 기판 위에 상기 제3 반도체 칩이 하부로 위치하도록 상기 제3 재배선 기판을 부착하는 단계;
    상기 제3 재배선 기판의 지지기판을 제거하는 단계;
    상기 제2 비아홀을 채우는 도전물질 및 상기 제3 반도체 칩의 본드패드가 노출되도록 제3 비아홀을 형성하는 단계; 및
    상기 제3 비아홀을 도전물질로 충진하는 단계를 더 구비하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  21. 제17항에 있어서,
    상기 제1 비아홀을 도전물질로 충진하는 단계 후에,
    상기 인쇄회로기판 하부에 솔더볼을 부착하는 단계를 더 진행하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  22. 제20항에 있어서,
    상기 제1 내지 제3 재배선 기판은,
    상부에 위치한 지지기판;
    상기 지지기판 아래에 위치하며 상기 반도체 칩의 본드패드 및 상기 인쇄회 로기판의 본드핑거에 대응하는 영역이 개구되고 절연재질로 이루어진 마스크층; 및
    상기 마스크층 아래에 형성되어 상기 반도체 칩의 본드패드 및 상기 인쇄회로기판의 본드핑거를 연결할 수 있는 금속 배선층을 포함하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  23. 제1항에 있어서,
    상기 제1 내지 제3 재배선 기판은,
    상부에 위치한 지지기판; 및
    상기 지지기판 아래에 위치하고 상기 반도체 칩의 본드패드 및 상기 인쇄회로기판의 본드핑거를 연결할 수 있는 금속 배선층을 포함하는 것을 특징으로 하는 재배선 기판을 이용한 반도체 패키지 제조방법.
  24. 제1항에 있어서,
    상기 제2 및 제3 비아홀을 채우는 도전물질은, 도전성 잉크인 것을 특징으로 재배선 기판을 이용한 반도체 패키지 제조방법.
KR1020070085727A 2007-08-24 2007-08-24 재배선 기판을 이용한 반도체 패키지 제조방법 KR101348748B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070085727A KR101348748B1 (ko) 2007-08-24 2007-08-24 재배선 기판을 이용한 반도체 패키지 제조방법
US12/197,067 US7713788B2 (en) 2007-08-24 2008-08-22 Method of manufacturing semiconductor package using redistribution substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070085727A KR101348748B1 (ko) 2007-08-24 2007-08-24 재배선 기판을 이용한 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20090021019A true KR20090021019A (ko) 2009-02-27
KR101348748B1 KR101348748B1 (ko) 2014-01-08

Family

ID=40382572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070085727A KR101348748B1 (ko) 2007-08-24 2007-08-24 재배선 기판을 이용한 반도체 패키지 제조방법

Country Status (2)

Country Link
US (1) US7713788B2 (ko)
KR (1) KR101348748B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140145378A (ko) * 2013-06-13 2014-12-23 에스케이하이닉스 주식회사 칩 내장형 패키지 및 그 제조방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG155096A1 (en) 2008-03-03 2009-09-30 Micron Technology Inc Board-on-chip type substrates with conductive traces in multiple planes, semiconductor device packages including such substrates, and associated methods
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
US10181454B2 (en) * 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
KR20120091694A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 반도체 패키지
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US9548251B2 (en) 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
US20130187284A1 (en) 2012-01-24 2013-07-25 Broadcom Corporation Low Cost and High Performance Flip Chip Package
US8558395B2 (en) 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US8587132B2 (en) 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US8872321B2 (en) 2012-02-24 2014-10-28 Broadcom Corporation Semiconductor packages with integrated heat spreaders
KR20130097481A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈
US8749072B2 (en) 2012-02-24 2014-06-10 Broadcom Corporation Semiconductor package with integrated selectively conductive film interposer
US9275976B2 (en) 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
US8928128B2 (en) 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
KR101626536B1 (ko) * 2015-07-03 2016-06-01 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조 방법
JP6662337B2 (ja) * 2017-03-27 2020-03-11 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体
KR102464066B1 (ko) * 2018-04-30 2022-11-07 에스케이하이닉스 주식회사 쓰루 몰드 비아를 포함하는 스택 패키지
KR102508552B1 (ko) * 2018-04-30 2023-03-10 에스케이하이닉스 주식회사 쓰루 몰드 비아를 포함하는 스택 패키지
KR20220138539A (ko) * 2021-04-05 2022-10-13 삼성전자주식회사 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100600A1 (en) * 2001-01-26 2002-08-01 Albert Douglas M. Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
KR100638379B1 (ko) * 2001-08-24 2006-10-26 쇼오트 아게 집적회로의 컨택 제조 및 하우징 공정
FR2834180B1 (fr) 2001-12-20 2004-03-12 Org Europeene De Rech Procede de fabrication d'un module multicouches a circuits imprimes a haute densite
JP2005011856A (ja) 2003-06-17 2005-01-13 Sony Corp チップ状電子部品及びその製造方法、並びにその実装構造
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140145378A (ko) * 2013-06-13 2014-12-23 에스케이하이닉스 주식회사 칩 내장형 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US20090053858A1 (en) 2009-02-26
US7713788B2 (en) 2010-05-11
KR101348748B1 (ko) 2014-01-08

Similar Documents

Publication Publication Date Title
KR101348748B1 (ko) 재배선 기판을 이용한 반도체 패키지 제조방법
KR101767108B1 (ko) 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
JP4143345B2 (ja) チップ積層型パッケージ素子及びその製造方法
TWI417995B (zh) 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
JP5161732B2 (ja) 半導体装置の製造方法
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
TWI533412B (zh) 半導體元件封裝結構及其形成方法
JP5460388B2 (ja) 半導体装置及びその製造方法
US8373276B2 (en) Printed wiring board and method for manufacturing the same
US8334174B2 (en) Chip scale package and fabrication method thereof
JP4441974B2 (ja) 半導体装置の製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
US7999401B2 (en) Semiconductor device and method of manufacturing same
JP2008211213A (ja) 減少した構造を有するマルチチップパッケージおよびそれを形成するための方法
TWI409923B (zh) 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法
JP2019075580A (ja) 印刷回路基板
JP2002368160A (ja) ウェーハレベルパッケージ及びその製造方法
US9324580B2 (en) Process for fabricating a circuit substrate
US20120032347A1 (en) Chip scale package and fabrication method thereof
JP5998792B2 (ja) 半導体ｉｃ内蔵基板及びその製造方法
US20220375919A1 (en) Manufacturing method of package structure
JP2004165277A (ja) 電子部品実装構造及びその製造方法
TWI663693B (zh) 封裝結構及其製造方法
JP2006100666A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 7