KR100871707B1 - 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 - Google Patents
깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 Download PDFInfo
- Publication number
- KR100871707B1 KR100871707B1 KR1020070031931A KR20070031931A KR100871707B1 KR 100871707 B1 KR100871707 B1 KR 100871707B1 KR 1020070031931 A KR1020070031931 A KR 1020070031931A KR 20070031931 A KR20070031931 A KR 20070031931A KR 100871707 B1 KR100871707 B1 KR 100871707B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- molding
- level package
- semiconductor chip
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 230000007547 defect Effects 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims abstract description 81
- 238000000465 moulding Methods 0.000 claims abstract description 75
- 239000011347 resin Substances 0.000 claims abstract description 59
- 229920005989 resin Polymers 0.000 claims abstract description 59
- 238000005538 encapsulation Methods 0.000 claims abstract description 37
- 229910000679 solder Inorganic materials 0.000 claims abstract description 27
- 238000005520 cutting process Methods 0.000 claims description 45
- 238000005336 cracking Methods 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 19
- 239000007788 liquid Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000007789 sealing Methods 0.000 claims description 10
- 239000003112 inhibitor Substances 0.000 claims description 8
- 230000002940 repellent Effects 0.000 claims description 5
- 239000005871 repellent Substances 0.000 claims description 5
- 238000007598 dipping method Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000007493 shaping process Methods 0.000 claims 3
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 230000003449 preventive effect Effects 0.000 claims 1
- 238000003698 laser cutting Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
Claims (25)
- 반도체 칩;상기 반도체 칩 표면에 형성된 돌출된 형태의 연결부;상기 연결부를 노출시키고 상기 반도체 칩의 6면을 감싸는 깨짐을 억제하는 몰딩부(molding portion); 및상기 반도체 칩의 측면에 상기 몰딩부에 의해 감싸지지 않는 실리콘(silicon) 노출부를 구비하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 연결부는,솔더볼(solder ball) 및 솔더범프(solder bump) 중에서 선택된 하나인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 실리콘 노출부는,상기 반도체 칩 측면의 중앙 영역에 존재하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 실리콘 노출부는,상기 반도체 칩 측면의 모서리 영역에 존재하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 반도체 칩 측면에 존재하는 몰딩부의 두께는,웨이퍼에 형성된 스크라이브 레인(scribe lane) 폭의 1/2 이하인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 실리콘 노출부의 개수는 1개인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 실리콘 노출부의 개수는 2개인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 실리콘 노출부의 개수는 4개인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 복수개의 반도체 칩이 형성된 웨이퍼를 준비하는 단계;상기 웨이퍼를 제1 선폭으로 두께 방향을 따라 완전히 절단하되 반도체 칩이 웨이퍼에 붙어있도록 일부분을 절단하지 않는 단계;상기 반도체 칩이 상기 웨이퍼에 그대로 붙어있는 상태에서 몰딩을 수행하는 단계;상기 몰딩이 수행된 웨이퍼를 상기 제1 선폭보다 가는 제2 선폭으로 완전히 절단하는 단계를 구비하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 반도체 칩은,연결부가 표면에 형성된 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 제1 선폭으로 웨이퍼를 절단할 때 절단되지 않는 일부분은 반도체 칩 주변의 스크라이브 레인에서 1곳인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 제1 선폭으로 웨이퍼를 절단할 때 절단되지 않는 일부분은 반도체 칩 주변의 스크라이브 레인에서 2곳인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 제1 선폭으로 웨이퍼를 절단할 때 절단되지 않는 일부분은 반도체 칩 주변의 스크라이브 레인에서 4곳인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 제1 선폭으로 웨이퍼를 절단할 때 절단되지 않는 일부분은,반도체 칩의 중앙부인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 제1 선폭으로 웨이퍼를 절단할 때 절단되지 않는 일부분은,반도체 칩의 모서리인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 제1 선폭 및 제2 선폭으로 상기 웨이퍼를 절단하는 방법은,레이저(LASER)를 사용하여 절단하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 몰딩을 수행하는 단계는,1회의 몰딩공정으로 상기 반도체 칩의 6면을 봉지수지가 감싸도록 진행하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제10항에 있어서,상기 연결부는 솔더볼 및 솔더범프 중에서 선택된 하나인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제10항에 있어서,상기 연결부는 상부가 노출된 것을 특징으로 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제19항에 있어서,상기 반도체 칩이 상기 웨이퍼에 그대로 붙어있는 상태로 몰딩을 수행하는 방법은,액상의 봉지수지가 담겨있는 베드(bath)를 준비하는 단계;상기 베드에 웨이퍼를 침지(dipping)시켜 상기 제1 라인으로 절단된 슬릿을 통하여 웨이퍼의 6면에 봉지수지를 코팅하는 단계; 및상기 베드로부터 웨이퍼를 꺼내어 상기 봉지수지를 경화시키는 단계를 구비하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제20항에 있어서,상기 웨이퍼를 상기 베드에 침지시키는 정도는,상기 연결부의 높이의 10~80%로 상기 봉지수지가 코팅(coating)되도록 침지시키는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제20항에 있어서,상기 액상의 봉지수지가 담겨있는 베드는,일정한 깊이로 상기 웨이퍼를 침지시키기 위해 봉지수지에 진동(vibration)을 가할 수 있는 베드인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제10항에 있어서,상기 연결부는 상부에 액상의 봉지수지에 대한 코팅 방지제(coating repellent)가 형성된 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제23항에 있어서,상기 코팅 방지제는 상기 연결부 높이의 1/2 이하로 형성된 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제23항에 있어서,상기 반도체 칩이 상기 웨이퍼에 그대로 붙어있는 상태로 몰딩을 수행하는 방법은,상기 웨이퍼 위에 봉지수지를 스핀(spin) 코팅시키는 단계;상기 웨이퍼 위에 코팅된 봉지수지를 경화시키는 단계; 및상기 연결부 위에 있는 코팅 방지제를 제거하는 단계를 구비하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070031931A KR100871707B1 (ko) | 2007-03-30 | 2007-03-30 | 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 |
US12/076,903 US8026601B2 (en) | 2007-03-30 | 2008-03-25 | Encapsulated wafer level package with protection against damage and manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070031931A KR100871707B1 (ko) | 2007-03-30 | 2007-03-30 | 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080088990A KR20080088990A (ko) | 2008-10-06 |
KR100871707B1 true KR100871707B1 (ko) | 2008-12-05 |
Family
ID=39792863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070031931A KR100871707B1 (ko) | 2007-03-30 | 2007-03-30 | 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8026601B2 (ko) |
KR (1) | KR100871707B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI540644B (zh) * | 2011-07-01 | 2016-07-01 | 漢高智慧財產控股公司 | 斥性材料於半導體總成中保護製造區域之用途 |
KR102341732B1 (ko) | 2015-01-30 | 2021-12-23 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
US10559512B2 (en) | 2015-11-16 | 2020-02-11 | Hewlett-Packard Development Company, L.P. | Circuit package |
US10522505B2 (en) * | 2017-04-06 | 2019-12-31 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method for manufacturing the same |
KR102123419B1 (ko) * | 2018-10-29 | 2020-06-17 | 한국기계연구원 | 소자 간격 제어가 가능한 시트 및 이를 이용한 소자 간격 제어방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050022558A (ko) * | 2003-08-20 | 2005-03-08 | 삼성전자주식회사 | Bga 패키지, 그 제조방법 및 bga 패키지 적층 구조 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5824569A (en) * | 1992-07-15 | 1998-10-20 | Micron Technology, Inc. | Semiconductor device having ball-bonded pads |
JPH06268101A (ja) * | 1993-03-17 | 1994-09-22 | Hitachi Ltd | 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板 |
KR100246333B1 (ko) * | 1997-03-14 | 2000-03-15 | 김영환 | 비 지 에이 패키지 및 그 제조방법 |
JP3655069B2 (ja) * | 1997-10-27 | 2005-06-02 | 沖電気工業株式会社 | 樹脂封止型半導体装置とその製造方法 |
JPH11312749A (ja) * | 1998-02-25 | 1999-11-09 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
KR100315030B1 (ko) * | 1998-12-29 | 2002-04-24 | 박종섭 | 반도체패키지의제조방법 |
WO2001006558A1 (fr) * | 1999-07-16 | 2001-01-25 | Matsushita Electric Industrial Co., Ltd. | Emballage de dispositifs a semi-conducteurs et leur procede de fabrication |
JP2001102486A (ja) * | 1999-07-28 | 2001-04-13 | Seiko Epson Corp | 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器 |
DE19940564C2 (de) * | 1999-08-26 | 2002-03-21 | Infineon Technologies Ag | Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls |
TW451436B (en) | 2000-02-21 | 2001-08-21 | Advanced Semiconductor Eng | Manufacturing method for wafer-scale semiconductor packaging structure |
JP3405456B2 (ja) * | 2000-09-11 | 2003-05-12 | 沖電気工業株式会社 | 半導体装置,半導体装置の製造方法,スタック型半導体装置及びスタック型半導体装置の製造方法 |
KR20020091327A (ko) | 2001-05-31 | 2002-12-06 | 삼성전자 주식회사 | 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법 |
SG102639A1 (en) * | 2001-10-08 | 2004-03-26 | Micron Technology Inc | Apparatus and method for packing circuits |
US6929981B2 (en) * | 2002-09-06 | 2005-08-16 | Advanpack Solutions Pte, Ltd. | Package design and method of manufacture for chip grid array |
TWI255538B (en) * | 2003-06-09 | 2006-05-21 | Siliconware Precision Industries Co Ltd | Semiconductor package having conductive bumps on chip and method for fabricating the same |
US7122906B2 (en) * | 2004-01-29 | 2006-10-17 | Micron Technology, Inc. | Die-wafer package and method of fabricating same |
TWI240399B (en) * | 2004-04-06 | 2005-09-21 | Advanced Semiconductor Eng | Chip package structure and process for fabricating the same |
CN102306635B (zh) * | 2004-11-16 | 2015-09-09 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
CN101473258B (zh) * | 2006-05-05 | 2014-11-19 | 里夫莱克斯光子公司 | 可光通的集成电路封装 |
JP5028988B2 (ja) * | 2006-12-13 | 2012-09-19 | ヤマハ株式会社 | 半導体装置の製造方法 |
US8013350B2 (en) * | 2007-02-05 | 2011-09-06 | Panasonic Corporation | Optical device and method for manufacturing optical device, and camera module and endoscope module equipped with optical device |
US20100072600A1 (en) * | 2008-09-22 | 2010-03-25 | Texas Instrument Incorporated | Fine-pitch oblong solder connections for stacking multi-chip packages |
-
2007
- 2007-03-30 KR KR1020070031931A patent/KR100871707B1/ko active IP Right Grant
-
2008
- 2008-03-25 US US12/076,903 patent/US8026601B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050022558A (ko) * | 2003-08-20 | 2005-03-08 | 삼성전자주식회사 | Bga 패키지, 그 제조방법 및 bga 패키지 적층 구조 |
Also Published As
Publication number | Publication date |
---|---|
KR20080088990A (ko) | 2008-10-06 |
US8026601B2 (en) | 2011-09-27 |
US20080237896A1 (en) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12057362B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR100665777B1 (ko) | 반도체장치 및 그 제조방법 | |
JP3497722B2 (ja) | 半導体装置及びその製造方法及びその搬送トレイ | |
US7129110B1 (en) | Semiconductor device and method for manufacturing the same | |
JP5175803B2 (ja) | 半導体装置の製造方法 | |
US8053337B2 (en) | Method of manufacturing semiconductor device | |
KR20050120280A (ko) | 웨이퍼 레벨 칩 스택 패키지 제조 방법 | |
KR20140147648A (ko) | 집적 회로의 패키징에서의 정렬 | |
JP2009094451A (ja) | 耐クラック性半導体パッケージ及びその製造方法 | |
KR20020091327A (ko) | 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법 | |
US10224243B2 (en) | Method of fabricating electronic package | |
KR100871707B1 (ko) | 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 | |
KR102164047B1 (ko) | 반도체 패키지의 제조방법 | |
KR20130132161A (ko) | 반도체 패키지 및 그 제조 방법 | |
US11855023B2 (en) | Wafer level fan out semiconductor device and manufacturing method thereof | |
US20190244861A1 (en) | Method for Singulating Packaged Integrated Circuits and Resulting Structures | |
US7795718B2 (en) | Warpage resistant semiconductor package and method for manufacturing the same | |
CN112310060A (zh) | 半导体封装结构 | |
CN205810795U (zh) | 半导体结构 | |
JP2003124392A (ja) | 半導体装置及びその製造方法 | |
US20100283129A1 (en) | Semiconductor device and method for fabricating the same | |
US6656765B1 (en) | Fabricating very thin chip size semiconductor packages | |
US8742575B2 (en) | Semiconductor device and fabrication method thereof | |
KR100867521B1 (ko) | 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법 | |
US11164755B1 (en) | Electronic package and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191031 Year of fee payment: 12 |