JP2001102486A - 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2001102486A
JP2001102486A JP2000173294A JP2000173294A JP2001102486A JP 2001102486 A JP2001102486 A JP 2001102486A JP 2000173294 A JP2000173294 A JP 2000173294A JP 2000173294 A JP2000173294 A JP 2000173294A JP 2001102486 A JP2001102486 A JP 2001102486A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
cutting
resin
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000173294A
Other languages
English (en)
Inventor
Toshiki Nakayama
敏紀 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000173294A priority Critical patent/JP2001102486A/ja
Priority to US09/626,146 priority patent/US6774500B1/en
Priority to KR1020000043287A priority patent/KR100356323B1/ko
Priority to SG200004247A priority patent/SG112797A1/en
Priority to TW089115171A priority patent/TW515011B/zh
Publication of JP2001102486A publication Critical patent/JP2001102486A/ja
Priority to US10/873,158 priority patent/US20040227259A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

(57)【要約】 【課題】 切削くずの発生を減らす半導体装置用基板、
半導体チップ搭載基板、半導体装置及びその製造方法、
回路基板並びに電子機器を提供することにある。 【解決手段】 半導体装置用基板１０は、切削切断可能
な材料からなり、複数の半導体チップの搭載領域１２を
有し、複数の個片に切断するための複数の切削ラインＬ
が交差する位置に、少なくとも１つの穴１６が形成され
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置用基
板、半導体チップ搭載基板、半導体装置及びその製造方
法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】ＣＳＰ（Chip Scale/Size Package）の
ような小型パッケージを供給するために、フレキシブル
基板に複数の半導体チップを搭載し、これらを一括して
樹脂封止する方法が開発されている。一括封止された製
品は、切削で個片化される。
【０００３】この場合、フレキシブル基板をブレードや
ルータ等で切削すると、個片の角部に切削くずが生じる
という問題があり、一層の改良が求められている。
【０００４】本発明は、この問題点を解決するものであ
り、その目的は、切削くずの発生を減らす半導体装置用
基板、半導体チップ搭載基板、半導体装置及びその製造
方法、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係る半導
体装置用基板は、半導体チップの搭載領域を有し、切削
ラインが交差する位置に、少なくとも１つの穴が形成さ
れている。
【０００６】本発明に係る半導体装置用基板は、切削に
より個々の半導体装置用の個片に切断できるものであ
る。切削は、切削ラインに沿って行われる。切削ライン
は、実際には、幅を有するラインであって帯状をなす。
切削ラインが交差する位置では、個片の角部が形成され
る。
【０００７】本発明で、穴とは、貫通した穴のみなら
ず、貫通しない穴すなわち凹部も含む。切削ラインが交
差する位置に、穴が形成されていれば、個片の角部で
は、半導体装置用基板の一部が、内側に入り込んだ形状
となる。切削ラインが交差する位置に、凹部が形成され
ていれば、個片の角部では、半導体装置用基板の一部が
薄肉になる。
【０００８】したがって、交差する切削を行っても、個
片の角部では、半導体装置用基板の一部が内側に入り込
んだ形状あるいは薄肉になっているので、切削くずを減
少させることができる。
【０００９】（２）この半導体装置用基板において、前
記切削ラインが交差する位置に１つの前記穴が形成さ
れ、前記穴は、前記切削ラインの交差部を含む大きさで
形成されていてもよい。
【００１０】これによれば、穴の内壁面又は凹部の形成
による薄肉部によって、個片の角部が形成される。そし
て、個片の角部では、半導体装置用基板の一部が、内側
に入り込んだ形状あるいは薄肉になっている。
【００１１】（３）この半導体装置用基板において、前
記切削ラインが交差する位置に複数の前記穴が形成さ
れ、それぞれの穴の端部が、前記切削ラインの交差部に
重なっていてもよい。
【００１２】これによれば、穴の内壁面又は凹部の形成
による薄肉部によって、個片の角部が形成される。そし
て、個片の角部では、半導体装置用基板の一部が、内側
に入り込んだ形状あるいは薄肉になっている。
【００１３】しかも、穴の一部分が、切削ラインの交差
部に重なればよいため、それぞれの穴を小さく形成する
ことができる。
【００１４】（４）この半導体装置用基板において、前
記複数の穴は、前記切削ラインのうち、前記交差部にお
ける最後に切削が行われる切削ラインを挟んで形成され
ていてもよい。
【００１５】（５）この半導体装置用基板において、前
記複数の穴は、前記切削ラインの交差部よりも、前記最
後に切削が行われる切削ラインの上流側に形成されてい
てもよい。
【００１６】（６）この半導体装置用基板において、前
記複数の穴は、前記切削ラインの交差部よりも、前記最
後に切削が行われる切削ラインの下流側に形成されてい
てもよい。
【００１７】（７）この半導体装置用基板において、前
記最後に切削が行われる切削ラインを挟んで、一方の側
に形成された１つの前記穴と、他方の側に形成された１
つの前記穴との間隔は、切削ツールの切削部の厚みより
も小さくてもよい。
【００１８】こうすることで、穴の一部を切り欠いて切
削を行うことができ、穴の内壁面や凹部によって形成さ
れた薄肉部で、個片の角部を形成することができる。
【００１９】（８）この半導体装置用基板において、少
なくとも１つの前記穴が形成され、前記穴は、カバーに
よって開口が塞がれていてもよい。
【００２０】これによれば、穴に封止樹脂が流入するこ
とを防止でき、穴を介して封止樹脂が、半導体装置用基
板の一方の面から他方の面に回り込むことを防止でき
る。
【００２１】（９）この半導体装置用基板において、配
線パターンが形成されており、前記カバーは、前記配線
パターンと同じ材料で形成されていてもよい。
【００２２】これによれば、製造工程を増やすことな
く、カバーを形成することができる。
【００２３】（１０）本発明に係る半導体チップ搭載基
板は、切削切断可能な材料からなり、複数の個片に切断
するための切削ラインが交差する位置に、少なくとも１
つの穴が形成された基板と、前記基板に搭載された複数
の半導体チップと、を含む。
【００２４】本発明で、複数の半導体チップが搭載され
た基板は、切削により複数の個片に切断できるものであ
る。切削は、切削ラインに沿って行われる。切削ライン
は、実際には、幅を有するラインであって帯状をなす。
切削ラインが交差する位置では、個片の角部が形成され
る。
【００２５】本発明で、穴とは、貫通した穴のみなら
ず、貫通しない穴すなわち凹部も含む。切削ラインが交
差する位置に、穴が形成されていれば、個片となった基
板の角部は、内側に入り込んだ形状となる。切削ライン
が交差する位置に、凹部が形成されていれば、個片とな
った基板の角部は薄肉になる。
【００２６】したがって、交差する切削ラインに沿って
切削を行っても、個片となった基板の角部は、内側に入
り込んだ形状あるいは薄肉になっているので、切削くず
を減少させることができる。
【００２７】（１１）この半導体チップ搭載基板におい
て、前記複数の半導体チップが樹脂によって封止されて
いてもよい。
【００２８】これによれば、基板を切削切断するとき
に、樹脂も同時に切削切断する。
【００２９】（１２）この半導体チップ搭載基板におい
て、前記穴に、前記樹脂が充填されていてもよい。
【００３０】これによれば、切削ラインの交差部に樹脂
が設けられる。基板に穴が形成されている場合は、基板
及び樹脂の個片の角部は、樹脂で形成される。基板に凹
部が形成されている場合は、基板及び樹脂の個片の角部
は、薄肉の基板と樹脂とで形成される。
【００３１】（１３）この半導体チップ搭載基板におい
て、前記基板として、請求項２から請求項８のいずれか
に記載の半導体装置用基板が使用されていてもよい。
【００３２】（１４）この半導体チップ搭載基板におい
て、前記基板として、上記半導体装置用基板が使用さ
れ、前記半導体装置用基板における前記カバーが設けら
れた面に、前記樹脂が設けられていてもよい。
【００３３】これによれば、樹脂が穴に流入することを
防止でき、穴を介して基板の一方の面から他方の面に樹
脂が回り込むことを防止できる。
【００３４】（１５）本発明に係る半導体装置は、半導
体チップと、前記半導体チップが搭載され、切削切断に
より形成された基板と、前記半導体チップを封止する樹
脂と、を含み、角部を有する外形をなし、前記角部にお
いて、前記基板の一部が、前記樹脂の端面よりも内側に
入り込んでいる。
【００３５】本発明によれば、角部において、基板を交
差して切削切断したときに生じてそのまま基板に残る切
削くずが減少した構造となっている。
【００３６】（１６）この半導体装置において、前記角
部において、前記基板が、前記角部の突出方向とは反対
方向に入り込む形状をなすことで、前記基板の端面が、
前記樹脂の端面よりも内側に入り込んでいてもよい。
【００３７】（１７）この半導体装置において、前記角
部において、前記基板に薄肉部が形成されることで、前
記基板の前記薄肉部の面が、前記樹脂の端面よりも内側
に入り込んでいてもよい。
【００３８】（１８）この半導体装置において、前記角
部において、前記樹脂の端面よりも内側に入り込んでい
る前記基板の前記一部は、前記樹脂にて覆われていても
よい。
【００３９】これによれば、角部において、基板の一部
が樹脂にて覆われているので、交差する切削による基板
の切削くずが生じていない。
【００４０】（１９）この半導体装置において、前記角
部において、前記基板と前記樹脂との間にカバーが設け
られ、前記樹脂の端面よりも内側に入り込んでいる前記
基板の前記一部は、露出していてもよい。
【００４１】（２０）本発明に係る回路基板には、上記
半導体装置が搭載されている。
【００４２】（２１）本発明に係る電子機器は、上記半
導体装置を備える。
【００４３】（２２）本発明に係る半導体装置の製造方
法は、切削ラインが交差する位置に少なくとも１つの穴
が形成された基板に複数の半導体チップを搭載し、前記
複数の半導体チップを樹脂で封止する第１工程と、前記
切削ラインに沿って、前記穴の少なくとも一部を通っ
て、前記基板及び樹脂を切削して個片に切断する第２工
程と、を含む。
【００４４】本発明で、複数の半導体チップが搭載され
た基板は、切削により複数の個片に切断される。切削
は、切削ラインに沿って行われる。切削ラインは、実際
には、幅を有するラインであって帯状をなす。切削ライ
ンが交差する位置では、基板及び樹脂の個片の角部が形
成される。
【００４５】本発明で、穴とは、貫通した穴のみなら
ず、貫通しない穴すなわち凹部も含む。切削ラインが交
差する位置に、穴が形成されていれば、基板及び樹脂の
個片の角部では、基板の一部が、内側に入り込んだ形状
となる。切削ラインが交差する位置に、凹部が形成され
ていれば、基板及び樹脂の個片の角部では、基板の一部
が薄肉になる。
【００４６】したがって、交差する切削ラインに沿って
切削を行っても、基板及び樹脂の個片の角部では、基板
の一部が内側に入り込んだ形状あるいは薄肉になってい
るので、切削くずを減少させることができる。
【００４７】（２３）この半導体装置の製造方法におい
て、前記第１工程で、前記穴に前記樹脂を充填してもよ
い。
【００４８】これによれば、切削ラインの交差部に樹脂
が設けられる。基板に穴が形成されている場合は、基板
及び樹脂の個片の角部は樹脂で形成される。基板に凹部
が形成されている場合は、基板及び樹脂の個片の角部
は、薄肉の基板と樹脂とで形成される。
【００４９】（２４）この半導体装置の製造方法におい
て、前記基板には、少なくとも１つの前記穴が形成さ
れ、前記第１工程前に、前記穴の開口を塞ぐカバーを設
け、前記第１工程で、前記樹脂を、前記カバーによって
前記穴への流入を防止して設けてもよい。
【００５０】これによれば、樹脂が穴に流入することを
防止でき、さらに、穴を介して基板の反対側に樹脂が回
り込むことを防止できる。
【００５１】（２５）この半導体装置の製造方法におい
て、前記第１工程前に、前記基板に配線パターンを形成
する工程を含み、前記カバーを、配線パターンを形成す
る工程で形成してもよい。
【００５２】これによれば、工程を増やすことなくカバ
ーを設けることができる。
【００５３】（２６）この半導体装置の製造方法におい
て、前記切削ラインが交差する位置に１つの前記穴が形
成され、前記第２工程で、前記穴の内側を通って、前記
基板及び樹脂を切削してもよい。
【００５４】これによれば、穴の内壁面又は凹部の形成
による薄肉部によって、基板の角部を形成することがで
きる。
【００５５】（２７）この半導体装置の製造方法におい
て、前記切削ラインが交差する位置に複数の前記穴が形
成され、前記複数の穴は、前記切削ラインのうち、前記
切削ラインが交差する位置で最後に切削が行われる切削
ラインを挟んで形成され、前記第２工程で、それぞれの
穴の端部を通って、前記基板及び樹脂を切削してもよ
い。
【００５６】これによれば、穴の内壁面又は凹部の形成
による薄肉部によって、基板の角部を形成することがで
きる。しかも、穴の一部分が、切削ラインの交差部に重
なればよいため、それぞれの穴を小さく形成することが
できる。
【００５７】（２８）この半導体装置の製造方法におい
て、前記最後に切削が行われる切削ラインを挟んで、一
方の側に形成された１つの前記穴と、他方の側に形成さ
れた１つの前記穴と、の間隔よりも厚みの大きい切削ツ
ールで、前記基板及び樹脂を切削してもよい。
【００５８】こうすることで、穴の一部を切り欠いて切
削を行うことができ、穴の内壁面や凹部によって形成さ
れた薄肉部で、個片の角部を形成することができる。
【００５９】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。
【００６０】（第１の実施の形態）図１は、本発明を適
用した第１の実施の形態に係る半導体装置用基板を示す
図である。半導体装置用基板（以下、基板という）１０
は、図２に示すように、複数の半導体チップ２０を搭載
した後、複数の個片に切断して、複数の半導体装置３０
（図８参照）を製造するためのものである。基板１０
は、個片になると半導体装置のインターポーザとなる。
【００６１】基板１０は、切削切断可能な材料からな
る。特に、切削切断によって角部が形成されたときに、
その角部に切削くずが生じやすい材料で基板１０が形成
されているときに、本発明は効果的である。例えば、基
板１０が弾力性のある材料で形成されているときには、
本発明を適用することが好ましい。基板１０の材料は、
無機系の材料又は無機系の材料を含むものであってもよ
いが、有機系の材料が好ましい。有機系の材料から形成
された基板１０として、例えばポリイミド樹脂からなる
フレキシブル基板が挙げられる。
【００６２】基板１０には、複数の半導体チップ２０を
搭載するために、少なくとも１つの（図１には複数示さ
れているが１つでもよい）搭載領域１２が設けられてい
る。各搭載領域１２の少なくとも一方の面（多くの場合
一方の面のみであるが両面であってもよい）には、配線
パターン１３（図８参照）が形成されていてもよい。基
板１０には、一方の面と他方の面とを電気的に接続する
ための複数の貫通孔１４が形成されていてもよい。各搭
載領域１２に、複数の貫通孔１４が形成されていてもよ
い。貫通孔１４は、内壁面が銅や金などの導電材料でメ
ッキされてスルーホールとなっていてもよいし、導電材
料で埋められてもよい。また、貫通孔１４上に、ハンダ
ボールなどの外部端子となる部材が載っていてもよい。
【００６３】基板１０には、貫通孔１４とは別に、少な
くとも１つの穴１６が形成されている。詳しくは、切削
ラインＬが交差する位置に、少なくとも１つ（図１では
１つのみ）の穴１６が形成されている。穴１６の形状は
限定されず、丸穴又は角穴のいずれでもよい。穴１６の
大きさ（丸穴であれば直径）は、切削ラインＬの幅、す
なわち切削ツールの刃の厚み以上である。例えば、切削
ツールの刃の厚みが１００〜３００μｍ（一般的には１
００〜２００μｍで好ましくは１５０μｍ程度）である
とき、切削ラインＬの位置の誤差が５０〜２００μｍあ
ると考えて、穴１６の直径を１５０〜５００μｍとする
ことが好ましい。
【００６４】切削ラインＬは、基板１０を切断する位置
を示し、基板１０から得られる複数の個片を区画する位
置に設定されている。図１に示す例では、複数の切削ラ
インＬは、平行な複数の切削ラインＬからなる第１のグ
ループと、第１のグループの各切削ラインＬとは直角に
延びる複数の切削ラインＬからなる第２のグループと、
に分けられる。
【００６５】切削ラインＬは、基板１０を所定幅で削り
ながら切断する領域を示すので、実際には所定幅の帯状
をなす。例えば、切削ラインＬは、切削ツールの刃の厚
みの幅を有する。したがって、複数の切削ラインＬの交
差部１８は、実際には点ではなく所定の面積を有する領
域である。
【００６６】穴１６は、複数の切削ラインＬの交差部１
８を内側に含む大きさ、すなわち、交差部１８よりも大
きく形成されている。交差部１８の全体が、穴１６の内
側に位置すれば、交差部１８によって、基板１０の個片
の角部が形成されない。基板１０の個片の角部は、穴１
６の内壁面によって形成される。したがって、基板１０
を切削切断して複数の個片を形成したときに、各個片の
角部に、切削くずが生じない。
【００６７】本実施の形態では、基板１０の外周端部を
切除して、その内側の領域から複数の個片を形成する。
切除される外周端部に切削くずが生じてもかまわないと
きには、交差部１８の一部が、外周端部の方向に穴１６
からはみだしてもよい。この場合、基板１０の個片の角
部は上述したように穴１６の内壁面で形成されるが、切
除される外周端部の角部は、交差する切削によって形成
されて、切削くずが生じることがあり得る。
【００６８】本実施の形態に係る半導体装置用基板は、
上述したように構成されており、以下これを用いた半導
体装置の製造方法を説明する。半導体装置の製造方法
は、半導体チップ搭載基板の製造工程（第１の工程）
と、半導体チップ搭載基板の切削切断工程（第２の工
程）と、を含む。
【００６９】（半導体チップ搭載基板の製造工程）図２
〜図４（Ａ）は、半導体チップ搭載基板の製造工程を示
す図である。図２に示すように、基板１０の複数の搭載
領域１２のそれぞれに、半導体チップ２０を搭載する。
本実施の形態では、半導体チップ２０を、電極を上に向
けてボンディング（フェースアップボンディング）す
る。半導体チップ２０を接着剤２１等で基板１０に接着
してもよい。基板１０には、配線パターン１３（図８参
照）が形成されている。半導体チップ２０を、基板１０
における配線パターン１３が形成された面に搭載し、後
述する工程で、貫通孔１４を介して反対側の面に複数の
外部端子２６を設けてもよい。
【００７０】次に、半導体チップ２０と配線パターン１
３と電気的に接続する。例えば、図３に示すように、ワ
イヤ２２によって両者の電気的な接続を図ってもよい。
あるいは、本実施の形態とは異なり、フェースダウンボ
ンディングによって半導体チップ２０を基板１０に実装
してもよい。その場合、電気的な接続には、異方性導電
材料やハンダや導電ペースト等を用いたり、超音波を使
用した金属接合を適用してもよい。超音波には、熱や圧
力を加えてもよい。
【００７１】次に、図４（Ａ）に示すように、複数の半
導体チップ２０を、樹脂２４によって封止（例えば一括
封止）する。基板１０全体を樹脂２４によって封止して
もよい。封止には、金型を使用すればよい。金型を使用
した場合には、樹脂２４をモールド樹脂と称してもよ
い。あるいは、樹脂２４を、基板１０上に設けてスキー
ジによって均してもよいし、ポッティングによって設け
てもよい。基板１０上に設けられた樹脂２４の表面は、
平らであってもよいし凹凸になっていてもよい。例え
ば、図４（Ｂ）に示す変形例のように、樹脂１２４に、
溝１２６を形成してもよい。溝１２６を切削ラインＬに
沿って形成すれば、切削の位置決めが容易になる。
【００７２】基板１０における半導体チップ２０が搭載
された面に配線パターン１３が形成されていれば、樹脂
２４によって配線パターン１３が覆われて保護される。
樹脂２４は、基板１０に形成された穴１６に入り込んで
もよい。
【００７３】以上の工程によって、図４（Ａ）に示す半
導体チップ搭載基板が得られる。半導体チップ搭載基板
は、複数の半導体装置を製造するための中間製品であ
り、複数の半導体チップ２０を内蔵している。複数の半
導体チップ２０は、樹脂２４によって封止されている。
半導体チップ搭載基板の基板１０の構成については、上
述した通りである。基板１０の穴１６には、樹脂２４が
充填されていてもよい。
【００７４】半導体チップ搭載基板を切断する前に、図
５に示すように、基板１０に複数の外部端子２６を設け
てもよい。この時点では、複数の半導体装置に対応する
外部端子２６を同時に設けることができる。外部端子２
６は、ハンダボールであってもよい。外部端子２６は、
基板１０に形成されたランド部上に設けてもよい。配線
パターン１３が樹脂２４が設けられた面に形成されてい
る場合は、貫通孔１４内に設けられたハンダ等の導電材
料や、貫通孔１４内を銅などの導電材料でメッキして形
成されたスルーホールを介して、外部端子２６と配線パ
ターン１３との電気的な接続が図られる。
【００７５】（半導体チップ搭載基板の切削切断工程）
次に、図６に示すように、基板１０、複数の半導体チッ
プ２０及び樹脂２４を含む半導体チップ搭載基板を切削
切断する。切削切断には、シリコンウエーハを切断する
ときに使用されるブレード２８などの切削ツールを使用
してもよい。ブレード２８などの切削ツールを、基板１
０に対して相対的に移動させて、基板１０を切断する。
ブレード２８を移動させてもよいし、基板１０を移動さ
せてもよい。切削の位置は、図１に示す切削ラインＬで
ある。すなわち、穴１６の内側を通って、基板１０及び
樹脂２４を切削切断して、個片としての半導体装置３０
が得られる。穴１６に樹脂２４が充填されていれば、樹
脂２４によって半導体装置３０の角部３２（図７参照）
が形成される。したがって、基板１０の切削くずが生じ
ない。
【００７６】図７には、基板１０及び樹脂２４の切断面
が示されている。図７の例では、半導体装置３０の角部
３２において、基板１０の一部が樹脂２４の端面よりも
内側に入り込んでいる。上述したように、基板１０は、
穴１６の内側に切削ラインＬの交差部１８が位置するの
で、基板１０の角部は、穴１６の内壁面で形成されてい
る。したがって、半導体装置３０の角部３２において、
基板１０の穴１６の内壁面が、角部３２の突出方向とは
反対方向に入り込んだ形状をなしている。また、半導体
チップ搭載基板の製造工程で、基板１０の穴１６に樹脂
２４が充填されたので、穴１６の内壁面は、樹脂２４で
覆われている。
【００７７】図８は、本実施の形態に係る半導体装置３
０を示す図である。半導体装置３０は、半導体チップ２
０と、半導体チップ２０が搭載され、切削切断により形
成された基板１０の個片と、半導体チップ２０を封止
し、切削切断により形成された樹脂２４の個片と、を含
む。その他の特徴は、上述した通りである。
【００７８】図８では、半導体装置３０が、回路基板３
４に実装されている。回路基板３４には例えばガラスエ
ポキシ基板等の有機系基板を用いることが一般的であ
る。回路基板３４には例えば銅からなる配線パターン３
６が所望の回路となるように形成されていて、それらの
配線パターン３６と半導体装置３０の外部端子２６とを
接続することでそれらの電気的導通が図られている。
【００７９】（第２の実施の形態）図９は、本発明を適
用した第２の実施の形態に係る半導体装置用基板を示す
図である。図９に示す半導体装置用基板（以下基板とい
う）４０には、複数の穴４６が形成されている。基板４
０は、穴１６を除いて図１に示す基板１０と同じ構成で
あってもよい。
【００８０】本実施の形態では、複数の切削ライン
Ｌ1、Ｌ2が交差する位置に、複数の穴４６が形成されて
いる。切削ラインＬ1と切削ラインＬ2とは直角に交差す
る。切削ラインＬ1、Ｌ2は、第１の実施の形態で説明し
た切削ラインＬと同じである。したがって、図１０に示
すように、切削ラインＬ1、Ｌ2は、所定幅の帯状をな
す。それぞれの穴４６は、その一部（端部）が、切削ラ
インＬ1、Ｌ2の交差部４８に重なって形成されている。
【００８１】本実施の形態では、切削ラインＬ1、Ｌ2の
それぞれを挟んで、複数の穴４６が形成されている。ま
た、図１０に示すように、切削ラインＬ1、Ｌ2の交差部
４８の角部と穴４６とが重複している。
【００８２】図９に拡大して示すように、切削ラインＬ
1、Ｌ2のいずれか１つを挟む一対の穴４６の間隔Ｄは、
切削ラインＬ1、Ｌ2の幅、すなわち切削ツール（例えば
ブレード２８）の厚みよりも小さいことが好ましい。例
えば、切削ツールの刃の厚みが１００〜３００μｍ（一
般的には１００〜２００μｍで好ましくは１５０μｍ程
度）であるとき、間隔Ｄは、それ未満であることが好ま
しい。また、穴４６の直径は、切削ラインＬの位置の誤
差に応じた大きさでよく、例えば５０〜２００μｍ程度
でよい。本実施の形態によれば、第１の実施の形態より
も、穴４６の直径を小さくすることができる。その結
果、穴４６に入り込んだ樹脂が、基板４０の表面にはみ
出す状態を減少させることができる。
【００８３】本実施の形態では、複数の交差する切削ラ
インＬ1、Ｌ2のうち、先に切削ラインＬ1に沿って切削
が行われ、その後（最後に）、切削ラインＬ2に沿って
切削が行われる。最後に行われる切削によって、基板４
０の個片の角部に切削くずが生じるので、少なくとも個
片の角部となる位置に穴１４６が形成されていることが
好ましい。基板４０の外周端部を切除して、それ以外の
領域から複数の個片を形成するときには、切除される外
周端部において角部となる位置には穴２４６、３４６、
４４６は必ずしも必要ではない。
【００８４】また、複数の交差する切削ラインＬ1、Ｌ2
によって、複数の個片の角部が形成されるときでも、最
後の切削が行われる切削ラインＬ2を挟んで穴４６が形
成されていればよい。
【００８５】図１１（Ａ）及び図１１（Ｂ）は、本実施
の形態の変形例を示す図であり、図の上から下に向かっ
て、切削ラインＬ2に沿った切削が行われる。
【００８６】例えば、最後の切削が行われる切削ライン
Ｌ2において、交差部４８よりも上流側で、切削くずが
生じる場合には図１１（Ａ）に示すように穴４６を形成
する。すなわち、交差部４８よりも、切削ラインＬ2の
上流側のみに穴４６を形成してもよい。この場合、切削
ラインＬ2において、交差部４８よりも下流側の部分に
は、もともと切削くずが生じにくい。
【００８７】あるいは、最後の切削が行われる切削ライ
ンＬ2において、交差部４８よりも下流側で、切削くず
が生じる場合には図１１（Ｂ）に示すように穴４６を形
成する。すなわち、交差部４８よりも、切削ラインＬ2
の下流側のみに穴４６を形成してもよい。この場合、切
削ラインＬ2において、交差部４８よりも上流側の部分
には、もともと切削くずが生じにくい。
【００８８】交差部４８の上流側及び下流側のどちらの
部分で切削くずが生じるかは、基板４０や樹脂の材質、
切削の方法（例えば、切削ツールの回転方向又は移動方
向、基板４０における切削ツールを当てる面）によって
異なる。
【００８９】本実施の形態は、上記のように構成されて
おり、第１の実施の形態で説明した内容を可能な限り適
用することができる。また、本実施の形態に係る基板４
０を使用した半導体チップ搭載基板についても、基板４
０の構成の相違を除いて、第１の実施の形態で説明した
内容を適用できる。
【００９０】本実施の形態に係る基板４０を使用した半
導体装置の製造方法では、それぞれの穴４６の端部を通
って、基板４０及び樹脂を切削する。また、切削工程で
は、一対の穴４６の間隔Ｄよりも厚みの大きい切削ツー
ルで、基板４０及び樹脂を切削する。その他の詳細は、
第１の実施の形態で説明した内容を適用できる。
【００９１】（第３の実施の形態）図１２は、本発明を
適用した第３の実施の形態に係る半導体装置を示す図で
ある。図１２に示す半導体装置は、個片となった基板５
０と、基板５０に搭載された複数の半導体チップを封止
する樹脂５２と、を含む。半導体装置の角部５４におい
て、基板５０には薄肉部５６が形成されている。薄肉部
５６は、基板５０の表裏面の少なくともいずれか一方が
くぼんで形成される。例えば、薄肉部５６の厚みは、基
板５０の厚みの１／３〜１／４程度であることが好まし
い。薄肉部５６は、平面的に（基板５０に対して垂直に
みて）、切削ツールの刃の厚み以上の大きさ（丸い形状
であれば直径）であることが好ましい。図１２に示すよ
うに、くぼんだ面が樹脂５２を向いていれば、このくぼ
んだ面を樹脂５２が覆っていてもよい。あるいは、くぼ
んだ面が樹脂５２とは反対側を向いていてもよい。そし
て、薄肉部５６が形成されることで、基板５０のくぼん
だ面が、樹脂５２の端面よりも内側に入り込んでいる。
【００９２】本実施の形態に係る半導体装置で使用され
る個片の基板５０も、複数の半導体チップの搭載領域を
有する半導体装置用基板から形成することができる。詳
しくは、第１又は第２の実施の形態で説明した基板１
０、４０の穴１６、４６を、凹部に変えた構造の半導体
装置用基板を使用すればよい。ここで、凹部は切断され
て、上述した薄肉部５６を形成する。
【００９３】本実施の形態に係る半導体装置用基板は、
穴の代わりに凹部が形成されているので、樹脂を設けて
も反対側に樹脂が回り込むことがない。この半導体装置
用基板を使用して半導体チップ搭載基板を製造してもよ
い。また、半導体チップ搭載基板を切削切断して半導体
装置を製造してもよい。これらの方法については、上述
した実施の形態で説明した内容を適用することができ
る。そして、穴の代わりに凹部を通って切削切断するの
で、薄肉になった部分で切削が終了するため、切削くず
が小さくなる。
【００９４】また、半導体装置用基板に凹部を形成する
ときは、化学的なハーフエッチングを行えばよい。その
場合は、樹脂を設ける面又はその反対側の面のいずれに
凹部を形成してもよい。あるいは、半導体装置用基板を
使用して半導体チップ搭載基板を製造してから、その一
部を構成する半導体装置用基板に凹部を形成してもよ
い。その場合、樹脂が既に設けられている面とは反対側
に凹部を形成する。
【００９５】（第４の実施の形態）図１３は、本発明を
適用した第４の実施の形態に係る半導体装置を説明する
図である。本実施の形態に係る半導体装置は、第１又は
第２の実施の形態で説明した半導体装置の構成に、カバ
ー（あるいはシール材又は遮蔽材）６６を付加したもの
である。
【００９６】すなわち、半導体装置の角部６４におい
て、基板６０と樹脂６２の間にカバー６６が設けられて
いる。そして、角部６４において、基板６０が角部６４
の突出方向とは反対方向に入り込んで形成された端面６
８が露出している。端面６８は、樹脂６２の端面よりも
内側に入り込んでいる。なお、端面６８を覆うために樹
脂などの材料を設けてもよい。
【００９７】本実施の形態に係る半導体装置は、第１又
は第２の実施の形態で説明した基板１０、４０の穴１
６、４６の開口をカバー６６で塞いだ半導体装置用基板
を使用して製造することができる。カバー６６の材料
は、樹脂であっても銅などの金属であってもよい。例え
ば、半導体装置用基板に配線パターンを形成するとき
に、同一の材料（銅などの導電材料）でカバー６６を形
成してもよい。しかも、配線パターンを形成するときに
同時にカバー６６を形成すれば、工程を増やさなくて済
む。あるいは、配線パターンとは反対側の面にカバー６
６を設けてもよい。あるいは、液状のコーティング剤を
穴１６、４６に充填し、これを固化させてもよい。な
お、カバー６６の色が、半導体装置用基板と異なるとき
には、穴１６、４６を通してカバー６６の色を認識でき
る。すなわち、穴１６、４６を、カバー６６の色によっ
て認識できる。穴１６、４６は、切削ラインＬ、Ｌ1、
Ｌ2が通るので、切削の目印となる。
【００９８】本実施の形態に係る半導体装置用基板を使
用し、カバー６６が設けられた面に樹脂を設ければ、穴
１６、４６から樹脂が流出して反対側に回り込むことが
なくなる。
【００９９】その他の詳細については、第１及び第２の
実施の形態で説明した内容を適用することができる。
【０１００】そして、本発明を適用した半導体装置を有
する電子機器として、図１４には、ノート型パーソナル
コンピュータ１００が示されている。
【０１０１】なお、上記本発明の構成要件「半導体チッ
プ」を「電子素子」に置き換えて、半導体チップと同様
に電子素子（能動素子か受動素子かを問わない）を、基
板に実装して電子部品を製造することもできる。このよ
うな電子素子を使用して製造される電子部品として、例
えば、光素子、抵抗器、コンデンサ、コイル、発振器、
フィルタ、温度センサ、サーミスタ、バリスタ、ボリュ
ーム又はヒューズなどがある。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態に
係る半導体装置用基板を示す図である。
【図２】図２は、本発明を適用した第１の実施の形態に
係る半導体装置の製造方法を示す図である。
【図３】図３は、本発明を適用した第１の実施の形態に
係る半導体装置の製造方法を示す図である。
【図４】図４（Ａ）及び図４（Ｂ）は、本発明を適用し
た第１の実施の形態に係る半導体装置の製造方法を示す
図である。
【図５】図５は、本発明を適用した第１の実施の形態に
係る半導体装置の製造方法を示す図である。
【図６】図６は、本発明を適用した第１の実施の形態に
係る半導体装置の製造方法を示す図である。
【図７】図７は、本発明を適用した第１の実施の形態に
係る半導体装置を示す図である。
【図８】図８は、本発明を適用した第１の実施の形態に
係る半導体装置を示す図である。
【図９】図９は、本発明を適用した第２の実施の形態に
係る半導体装置用基板を示す図である。
【図１０】図１０は、本発明を適用した第２の実施の形
態に係る半導体装置の製造方法を示す図である。
【図１１】図１１（Ａ）及び図１１（Ｂ）は、本発明を
適用した第２の実施の形態に係る半導体装置用基板の変
形例を示す図である。
【図１２】図１２は、本発明を適用した第３の実施の形
態に係る半導体装置を示す図である。
【図１３】図１３は、本発明を適用した第４の実施の形
態に係る半導体装置を示す図である。
【図１４】図１４は、本発明に係る方法を適用して製造
された半導体装置を備える電子機器を示す図である。
【符号の説明】
１０ 半導体装置用基板 １２ 搭載領域 １６ 穴 １８ 交差部 ２０ 半導体チップ ２４ 樹脂 ３０ 半導体装置 ３２ 角部 ３４ 回路基板 ４０ 半導体装置用基板 ４６ 穴 ４８ 交差部 ５０ 基板 ５２ 樹脂 ５４ 交差部 ５６ 薄肉部 ６０ 半導体装置用基板 ６２ 樹脂 ６４ 角部 ６６ カバー ６８ 端面

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの搭載領域を有し、切削ラ
    インが交差する位置に、少なくとも１つの穴が形成され
    た半導体装置用基板。
  2. 【請求項２】 請求項１記載の半導体装置用基板におい
    て、 前記切削ラインが交差する位置に１つの前記穴が形成さ
    れ、 前記穴は、前記切削ラインの交差部を含む大きさで形成
    されている半導体装置用基板。
  3. 【請求項３】 請求項１記載の半導体装置用基板におい
    て、 前記切削ラインが交差する位置に複数の前記穴が形成さ
    れ、 それぞれの穴の端部が、前記切削ラインの交差部に重な
    る半導体装置用基板。
  4. 【請求項４】 請求項３記載の半導体装置用基板におい
    て、 前記複数の穴は、前記切削ラインのうち、前記交差部に
    おける最後に切削が行われる切削ラインを挟んで形成さ
    れている半導体装置用基板。
  5. 【請求項５】 請求項４記載の半導体装置用基板におい
    て、 前記複数の穴は、前記切削ラインの交差部よりも、前記
    最後に切削が行われる切削ラインの上流側に形成されて
    いる半導体装置用基板。
  6. 【請求項６】 請求項４記載の半導体装置用基板におい
    て、 前記複数の穴は、前記切削ラインの交差部よりも、前記
    最後に切削が行われる切削ラインの下流側に形成されて
    いる半導体装置用基板。
  7. 【請求項７】 請求項４から請求項６のいずれかに記載
    の半導体装置用基板において、 前記最後に切削が行われる切削ラインを挟んで、一方の
    側に形成された１つの前記穴と、他方の側に形成された
    １つの前記穴との間隔は、切削ツールの切削部の厚みよ
    りも小さい半導体装置用基板。
  8. 【請求項８】 請求項１から請求項７のいずれかに記載
    の半導体装置用基板において、 少なくとも１つの前記穴が形成され、 前記穴は、カバーによって開口が塞がれてなる半導体装
    置用基板。
  9. 【請求項９】 請求項８記載の半導体装置用基板におい
    て、 配線パターンが形成されており、 前記カバーは、前記配線パターンと同じ材料で形成され
    ている半導体装置用基板。
  10. 【請求項１０】 切削切断可能な材料からなり、複数の
    個片に切断するための切削ラインが交差する位置に、少
    なくとも１つの穴が形成された基板と、 前記基板に搭載された複数の半導体チップと、 を含む半導体チップ搭載基板。
  11. 【請求項１１】 請求項１０記載の半導体チップ搭載基
    板において、 前記複数の半導体チップが樹脂によって封止されてなる
    半導体チップ搭載基板。
  12. 【請求項１２】 請求項１１記載の半導体チップ搭載基
    板において、 前記穴に、前記樹脂が充填されてなる半導体チップ搭載
    基板。
  13. 【請求項１３】 請求項１０から請求項１２のいずれか
    に記載の半導体チップ搭載基板において、 前記基板として、請求項２から請求項９のいずれかに記
    載の半導体装置用基板が使用されてなる半導体チップ搭
    載基板。
  14. 【請求項１４】 請求項１１記載の半導体チップ搭載基
    板において、 前記基板として、請求項８又は請求項９記載の半導体装
    置用基板が使用され、 前記半導体装置用基板における前記カバーが設けられた
    面に、前記樹脂が設けられてなる半導体チップ搭載基
    板。
  15. 【請求項１５】 半導体チップと、 前記半導体チップが搭載され、切削切断により形成され
    た基板と、 前記半導体チップを封止する樹脂と、 を含み、 角部を有する外形をなし、 前記角部において、前記基板の一部が、前記樹脂の端面
    よりも内側に入り込んでいる半導体装置。
  16. 【請求項１６】 請求項１５記載の半導体装置におい
    て、 前記角部において、前記基板が、前記角部の突出方向と
    は反対方向に入り込む形状をなすことで、前記基板の端
    面が、前記樹脂の端面よりも内側に入り込んでいる半導
    体装置。
  17. 【請求項１７】 請求項１５記載の半導体装置におい
    て、 前記角部において、前記基板に薄肉部が形成されること
    で、前記基板の前記薄肉部の面が、前記樹脂の端面より
    も内側に入り込んでいる半導体装置。
  18. 【請求項１８】 請求項１５から請求項１７のいずれか
    に記載の半導体装置において、 前記角部において、前記樹脂の端面よりも内側に入り込
    んでいる前記基板の前記一部は、前記樹脂にて覆われて
    いる半導体装置。
  19. 【請求項１９】 請求項１５から請求項１７のいずれか
    に記載の半導体装置において、 前記角部において、前記基板と前記樹脂との間にカバー
    が設けられ、 前記樹脂の端面よりも内側に入り込んでいる前記基板の
    前記一部は、露出してなる半導体装置。
  20. 【請求項２０】 請求項１５から請求項１９のいずれか
    に記載の半導体装置が搭載された回路基板。
  21. 【請求項２１】 請求項１５から請求項１９のいずれか
    に記載の半導体装置を備える電子機器。
  22. 【請求項２２】 切削ラインが交差する位置に少なくと
    も１つの穴が形成された基板に複数の半導体チップを搭
    載し、前記複数の半導体チップを樹脂で封止する第１工
    程と、 前記切削ラインに沿って、前記穴の少なくとも一部を通
    って、前記基板及び樹脂を切削して個片に切断する第２
    工程と、 を含む半導体装置の製造方法。
  23. 【請求項２３】 請求項２２記載の半導体装置の製造方
    法において、 前記第１工程で、前記穴に前記樹脂を充填する半導体装
    置の製造方法。
  24. 【請求項２４】 請求項２２記載の半導体装置の製造方
    法において、 前記基板には、少なくとも１つの前記穴が形成され、 前記第１工程前に、前記穴の開口を塞ぐカバーを設け、 前記第１工程で、前記樹脂を、前記カバーによって前記
    穴への流入を防止して設ける半導体装置の製造方法。
  25. 【請求項２５】 請求項２４記載の半導体装置の製造方
    法において、 前記第１工程前に、前記基板に配線パターンを形成する
    工程を含み、 前記カバーを、配線パターンを形成する工程で形成する
    半導体装置の製造方法。
  26. 【請求項２６】 請求項２２から請求項２５のいずれか
    に記載の半導体装置の製造方法において、 前記切削ラインが交差する位置に１つの前記穴が形成さ
    れ、 前記第２工程で、前記穴の内側を通って、前記基板及び
    樹脂を切削する半導体装置の製造方法。
  27. 【請求項２７】 請求項２２から請求項２５のいずれか
    に記載の半導体装置の製造方法において、 前記切削ラインが交差する位置に複数の前記穴が形成さ
    れ、 前記複数の穴は、前記切削ラインのうち、前記切削ライ
    ンが交差する位置で最後に切削が行われる切削ラインを
    挟んで形成され、 前記第２工程で、それぞれの穴の端部を通って、前記基
    板及び樹脂を切削する半導体装置の製造方法。
  28. 【請求項２８】 請求項２７記載の半導体装置の製造方
    法において、 前記最後に切削が行われる切削ラインを挟んで、一方の
    側に形成された１つの前記穴と、他方の側に形成された
    １つの前記穴と、の間隔よりも厚みの大きい切削ツール
    で、前記基板及び樹脂を切削する半導体装置の製造方
    法。
JP2000173294A 1999-07-28 2000-06-09 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器 Withdrawn JP2001102486A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000173294A JP2001102486A (ja) 1999-07-28 2000-06-09 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器
US09/626,146 US6774500B1 (en) 1999-07-28 2000-07-26 Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment
KR1020000043287A KR100356323B1 (ko) 1999-07-28 2000-07-27 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기
SG200004247A SG112797A1 (en) 1999-07-28 2000-07-27 Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment
TW089115171A TW515011B (en) 1999-07-28 2000-07-28 Substrate for semiconductor device, semiconductor-chip mounting substrate, semiconductor device and its manufacturing method, circuit board, and electronic machine
US10/873,158 US20040227259A1 (en) 1999-07-28 2004-06-23 Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-213184 1999-07-28
JP21318499 1999-07-28
JP2000173294A JP2001102486A (ja) 1999-07-28 2000-06-09 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2001102486A true JP2001102486A (ja) 2001-04-13

Family

ID=26519652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000173294A Withdrawn JP2001102486A (ja) 1999-07-28 2000-06-09 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (5)

Country Link
US (2) US6774500B1 (ja)
JP (1) JP2001102486A (ja)
KR (1) KR100356323B1 (ja)
SG (1) SG112797A1 (ja)
TW (1) TW515011B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005094146A1 (de) * 2004-03-24 2005-10-06 Siemens Aktiengesellschaft Leiterplattennutzen mit einer vielzahl an schaltungsträgern, schaltungsträger und verfahren zum vereinzeln von schaltungsträgern aus einem leiterplattennutzen
JP2008141082A (ja) * 2006-12-05 2008-06-19 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
KR101001352B1 (ko) 2008-09-04 2010-12-14 삼성전기주식회사 패키지용 기판

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1401020A4 (en) 2001-06-07 2007-12-19 Renesas Tech Corp SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
JP5037521B2 (ja) * 2006-11-30 2012-09-26 株式会社トクヤマ メタライズドセラミック基板チップの製造方法
KR100871707B1 (ko) * 2007-03-30 2008-12-05 삼성전자주식회사 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
US7859084B2 (en) * 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2010004011A (ja) * 2008-05-19 2010-01-07 Panasonic Corp 半導体装置及び半導体装置の製造方法
KR100951308B1 (ko) * 2008-08-07 2010-04-05 삼성전기주식회사 카메라 모듈용 기판 제조방법 및 카메라 모듈용 기판 제조를 위한 기판 트레이
KR101049466B1 (ko) 2010-05-28 2011-07-15 삼성전기주식회사 기판 어레이 및 이를 이용한 카메라 모듈의 제조방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584814B2 (ja) * 1976-04-27 1983-01-27 三菱電機株式会社 半導体装置
US4263341A (en) * 1978-12-19 1981-04-21 Western Electric Company, Inc. Processes of making two-sided printed circuit boards, with through-hole connections
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
US4355457A (en) * 1980-10-29 1982-10-26 Rca Corporation Method of forming a mesa in a semiconductor device with subsequent separation into individual devices
JPS63226053A (ja) * 1987-03-13 1988-09-20 Matsushita Electric Ind Co Ltd 混成集積チツプモジユ−ル
KR910003735B1 (ko) * 1988-12-17 1991-06-10 삼성전자 주식회사 발광장치
KR920005461B1 (ko) * 1990-03-03 1992-07-04 현대전자산업 주식회사 인쇄회로기판 제조방법
US5153379A (en) * 1990-10-09 1992-10-06 Motorola, Inc. Shielded low-profile electronic component assembly
JPH05136261A (ja) * 1991-11-15 1993-06-01 Kawasaki Steel Corp 半導体チツプ及びウエハのダイシング方法
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US5455456A (en) * 1993-09-15 1995-10-03 Lsi Logic Corporation Integrated circuit package lid
JP2742514B2 (ja) * 1993-11-30 1998-04-22 亞南産業株式會社 集積回路パッケージの成型方法
US5686171A (en) * 1993-12-30 1997-11-11 Vlsi Technology, Inc. Integrated circuit scribe line structures and methods for making same
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
EP0704896B1 (en) * 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
JP3306272B2 (ja) * 1995-10-20 2002-07-24 富士通株式会社 弾性表面波装置
US5691242A (en) * 1996-02-26 1997-11-25 Motorola, Inc. Method for making an electronic component having an organic substrate
KR100192760B1 (ko) * 1996-02-29 1999-06-15 황인길 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US6107161A (en) * 1996-06-07 2000-08-22 Rohm Co., Ltd. Semiconductor chip and a method for manufacturing thereof
JPH10233593A (ja) * 1997-02-19 1998-09-02 Citizen Electron Co Ltd 電磁シールド付きｅｌ用ｓｍｄドライバモジュールとその製造方法
JP3094939B2 (ja) * 1997-03-19 2000-10-03 株式会社村田製作所 電子部品の製造方法
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005094146A1 (de) * 2004-03-24 2005-10-06 Siemens Aktiengesellschaft Leiterplattennutzen mit einer vielzahl an schaltungsträgern, schaltungsträger und verfahren zum vereinzeln von schaltungsträgern aus einem leiterplattennutzen
JP2008141082A (ja) * 2006-12-05 2008-06-19 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
KR101001352B1 (ko) 2008-09-04 2010-12-14 삼성전기주식회사 패키지용 기판
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
TW515011B (en) 2002-12-21
KR20010030016A (ko) 2001-04-16
US20040227259A1 (en) 2004-11-18
SG112797A1 (en) 2005-07-28
US6774500B1 (en) 2004-08-10
KR100356323B1 (ko) 2002-10-19

Similar Documents

Publication Publication Date Title
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100533673B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
KR100459970B1 (ko) 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기
US6822324B2 (en) Wafer-level package with a cavity and fabricating method thereof
EP0896368A1 (en) Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment
CA2301615A1 (en) Integrated circuit package employing a transparent encapsulant and a method of making the package
JPH06342794A (ja) 樹脂封止型半導体パッケージおよびその製造方法
KR20020021597A (ko) 반도체 장치 및 그 제조 방법
JP2001060758A (ja) 接着材料の貼着方法及び貼着装置、配線基板、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JP2001102486A (ja) 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器
US6339247B1 (en) Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device
JPH11214596A (ja) 半導体装置及びその製造方法並びに電子機器
EP1041617A1 (en) Semiconductor device and method of production thereof and semiconductor mounting structure and method
JP2009188275A (ja) 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
JP3784319B2 (ja) 半導体装置、半導体積層ユニット、およびその製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP2003152023A (ja) 半導体装置の接続構造とその製造方法
JP2005116881A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10112468A (ja) チップ型半導体装置の製造方法
JP7056910B2 (ja) 半導体装置およびその製造方法
JPH10209164A (ja) 半導体装置の製造方法
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3373445B2 (ja) 半導体装置、半導体チップ用基板、半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050722