KR100867521B1 - 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법 - Google Patents

마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법 Download PDF

Info

Publication number
KR100867521B1
KR100867521B1 KR1020070055507A KR20070055507A KR100867521B1 KR 100867521 B1 KR100867521 B1 KR 100867521B1 KR 1020070055507 A KR1020070055507 A KR 1020070055507A KR 20070055507 A KR20070055507 A KR 20070055507A KR 100867521 B1 KR100867521 B1 KR 100867521B1
Authority
KR
South Korea
Prior art keywords
marking layer
wafer
marking
space
forming
Prior art date
Application number
KR1020070055507A
Other languages
English (en)
Inventor
가오
최석문
박승욱
김태훈
홍주표
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070055507A priority Critical patent/KR100867521B1/ko
Application granted granted Critical
Publication of KR100867521B1 publication Critical patent/KR100867521B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

열팽창에 따른 결함과 스트레스를 해소할 수 있는 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법을 제공한다.
본 발명에 따른 웨이퍼 레벨 패키지의 패키징 방법은, 다수의 디바이스를 장착한 디바이스 기판용 웨이퍼의 상부면에 상기 디바이스를 밀봉하기 위해 캡 기판용 웨이퍼를 접합하는 단계; 상기 캡 기판용 웨이퍼 상에 서로 이격 공간(D)을 가지는 다수의 마킹층 패턴을 형성하는 단계; 상기 마킹층 패턴의 상부면에 마킹(marking)을 위해 광을 조사하는 단계; 및 상기 마킹이 수행된 마킹층 패턴 사이의 이격 공간(D)을 따라 상기 디바이스 기판용 웨이퍼까지 절단하는 다이싱(dicing)을 수행하는 단계를 포함한다.
본 발명에 따른 웨이퍼 레벨 패키지의 패키징 방법에 따라, 이격 공간(D)을 가지는 마킹층 패턴을 이용하여 열 경화 공정과 같은 열처리 과정에서 서로 다른 열팽창률에 의한 휨의 발생과 웨이퍼에 대한 스트레스를 감소시켜, 외부 충격에 의하여 웨이퍼 레벨 패키지가 쉽게 파손되는 것을 방지하는 웨이퍼 레벨 패키지를 제공한다.
웨이퍼 레벨 패키지, 휨(warpage), 스트레스, 열팽창

Description

마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법{Method of packaging wafer level package with marking layer}
도 1a는 종래의 웨이퍼 레벨 패키지를 나타낸 단면도.
도 1b는 종래의 웨이퍼 레벨 패키지의 결함을 도시한 예시도.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 웨이퍼 레벨 패키지의 패키징 방법을 설명하기 위한 공정 단면도.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 웨이퍼 레벨 패키지의 패키징 방법을 설명하기 위한 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
10, 100: 디바이스 기판용 웨이퍼 10', 100': 디바이스 기판
20, 200: 캡 기판용 웨이퍼 20', 200': 캡 기판
30: 마스크 패턴 40: 마킹층
40': 마킹층 패턴
본 발명은 웨이퍼 레벨 패키지의 패키징 방법에 관한 것으로, 특히 열팽창에 따른 결함과 스트레스를 해소할 수 있는 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법에 관한 것이다.
최근 반도체 디바이스의 소형화 추세에 부응하는 패키지 기술에 대한 관심이 증대되고 있으며, 패키지 기술중 웨이퍼 레벨 패키지 기술은 웨이퍼에서 잘라낸 칩 하나하나를 패키지하는 기존 방식과는 다르게 칩이 분리되지 않은 웨이퍼 상에서 조립까지 끝마치는 반도체 패키지 기술이다.
구체적으로 하나의 반도체가 만들어지기까지는 회로설계, 웨이퍼 가공, 조립 및 검사 등의 4단계 과정을 거치게 되는데, 이 가운데 배선연결 및 패키지 공정을 포함하는 조립 공정은 가공이 끝난 웨이퍼에서 먼저 칩을 잘라낸 후, 잘라낸 칩들 각각을 작은 회로 기판에 부착시키고, 배선을 연결한 후에 플라스틱 패키지를 씌우는 방식이었다.
그런데, 웨이퍼 레벨 패키지 방식은 패키지 재료로 사용되던 플라스틱 대신 웨이퍼 상의 각각의 칩 위에 감광성 절연물질을 코팅하고, 배선을 연결한 후 다시 절연물질을 도포하는 간단한 절차로 패키지 공정이 끝난다.
이와 같은 패키지기술을 적용하면 배선 연결, 플라스틱 패키지와 같은 반도체 조립과정이 단축되며, 더욱이 기존의 반도체 조립에 쓰이던 플라스틱, 회로기판, 배선연결용 와이어 등도 필요가 없게 되어 대폭적인 원가절감을 실현할 수 있다. 특히, 칩과 동일한 크기의 패키지 제조가 가능하여 반도체의 소형화를 위해 적용돼 왔던 기존의 칩 스케일 패키지(Chip Scale Package; CSP) 방식의 패키지보다도 대략 20% 이상 패키지 크기를 줄일 수 있다.
이와 같은 웨이퍼 레벨 패키지는 도 1a에 도시된 바와 같이, 디바이스용 하부 웨이퍼(1) 상에 수많은 디바이스들이 형성된 디바이스 활성 영역(4)이 있고, 이 디바이스 활성 영역(4)을 보호하기 위한 캡핑용 상부 웨이퍼(2)가 지지벽(3)에 의해 디바이스용 하부 웨이퍼(1)에 장착되어 지지되며, 외부 배선용 전극(5)이 디바이스용 하부 웨이퍼(1)에 그대로 배치되어 패키지 된다.
그러나, 이러한 웨이퍼 레벨 패키지에 대해 예를 들어, 레이저를 이용하여 디바이스용 하부 웨이퍼(1)의 아래면 또는 캡핑용 상부 웨이퍼(2) 상에 마킹(Marking) 공정을 수행하는 과정에서, 도 1b에 도시된 바와 같이 레이저 광이 투광성이 있는 웨이퍼(2)를 투과하여 디바이스 활성 영역(4)에 구비된 디바이스에 손상을 주게 된다.
따라서, 이와 같은 문제점을 방지하기 위해 디바이스용 하부 웨이퍼(1)의 아래면 또는 캡핑용 상부 웨이퍼(2) 상에 별도의 마킹층(도시하지 않음)을 형성하여 레이저 광이 투과하는 것을 방지하여 디바이스 활성 영역(4)에 구비된 디바이스에 대한 손상을 방지한다.
그러나, 디바이스용 하부 웨이퍼(1)와 캡핑용 상부 웨이퍼(2)에 대해 마킹층이 서로 다른 열팽창률이 있어서, 이로 인해 웨이퍼 레벨 패키지에는 휨(warpage)이 발생하고 외부 충격에 의하여 쉽게 파손되는 등의 문제점을 갖는다.
본 발명은 서로 다른 열팽창률에 따른 웨이퍼 레벨 패키지의 휨과 스트레스를 해소할 수 있는 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법을 제공하는 데 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 다수의 디바이스를 장착한 디바이스 기판용 웨이퍼의 상부면에 상기 디바이스를 밀봉하기 위해 캡 기판용 웨이퍼를 접합하는 단계; 상기 캡 기판용 웨이퍼 상에 서로 이격 공간(D)을 가지는 다수의 마킹층 패턴을 형성하는 단계; 상기 마킹층 패턴의 상부면에 마킹(marking)을 위해 광을 조사하는 단계; 및 상기 마킹이 수행된 마킹층 패턴 사이의 이격 공간(D)을 따라 상기 디바이스 기판용 웨이퍼까지 절단하는 다이싱(dicing)을 수행하는 단계를 포함하는 웨이퍼 레벨 패키지의 패키징 방법에 관한 것이다.
본 발명에서 상기 다수의 마킹층 패턴을 형성하는 단계는 상기 캡 기판용 웨이퍼 상에 열경화성 수지 또는 금속성 솔더로 이루어진 마킹층을 형성하는 단계; 상기 마킹층 상에 상기 이격 공간(D)보다 작은 간격을 가지는 포토레지스트(photoresist)로 이루어진 마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴을 이용하여 상기 마킹층을 패터닝하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서 상기 다수의 마킹층 패턴을 형성하는 단계는 상기 캡 기판용 웨이퍼 상에 상기 이격 공간(D)과 동일한 폭과 소정의 높이를 가지는 격자 패턴의 망 구조로 이루어진 마스크(mask)를 장착하는 단계; 상기 마스크 사이의 공간에 마킹층 재질을 충진하는 단계; 및 상기 마킹층 재질이 경화되기 전에 상기 마스크를 상측으로 탈착하여, 상기 이격 공간(D)으로 이격된 다수의 마킹층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서 상기 마킹층 패턴을 형성하는 단계는 상기 마킹층 패턴에 열을 가하여 경화시키는 열 경화 단계를 포함하는 것을 특징으로 한다.
본 발명에서 상기 광을 조사하는 단계에서 상기 광은 레이저광으로 상기 마킹층 패턴의 상부면에 조사하는 것을 특징으로 한다.
본 발명에서 상기 마킹층 재질은 열경화성 수지 또는 금속성 솔더인 것을 특징으로 한다.
본 발명에서 상기 마킹층 재질을 충진하는 단계는 상기 마킹층 재질을 스크린 프린팅(screen printing) 방법으로 충진하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 웨이퍼 레벨 패키지의 패키징 방법을 설명하기 위한 공정 단면도로서, 상측의 웨이퍼 레벨의 상면도에서 지름방향으로 절단한 단면을 하측에 단면도로 도시한다.
먼저, 도 2a에 도시된 바와 같이 상부면에 다수의 디바이스(도시하지 않음), 디바이스와 전기적으로 연결된 다수의 전극 패턴(도시하지 않음)을 구비하고, 각 디바이스를 둘러싸는 다수의 실링 라인(도시하지 않음)을 구비한 디바이스 기판용 웨이퍼(10)에 대해 상측으로 캡 기판용 웨이퍼(20)를 접합한다.
여기서, 디바이스 기판용 웨이퍼(10)의 상부면에 구비된 디바이스는 밀봉 장착이 필요한 디바이스로서, 예를 들어 IDT 전극으로 형성된 SAW 필터 또는 MEMS 디 바이스를 들 수 있고, SAW 필터 또는 MEMS 디바이스는 다수의 전극 패턴에 의해 각각 전기적으로 외부로 연결되도록 구비될 수 있다.
디바이스 기판용 웨이퍼(10)에 대해 캡 기판용 웨이퍼(20)를 접합한 후, 도 2b에 도시된 바와 같이 캡 기판용 웨이퍼(20) 상에 마킹층(marking layer: 40)을 형성한다. 여기서, 마킹층(40)은 이후 레이저 광을 이용하여 패키지 정보, 예를 들어 패키지 회사, 패키지 번호, 디바이스 종류 등을 나타내는 문자와 기호를 쓰기 위한 층으로서, 에폭시(epoxy) 계열의 수지와 PI(Polyimide) 계열의 수지 등과 같은 열경화성 수지를 도포(deposition)하거나, 또는 금속성 솔더를 코팅(coating)하여 하나의 층으로 형성할 수 있다.
캡 기판용 웨이퍼(20) 상에 마킹층(40)을 형성한 후, 도 2c에 도시된 바와 같이 마킹층(40)을 패터닝(patterning)하기 위해 마킹층(40) 상에 마스크 패턴(30)을 구비한다. 여기서, 마스크 패턴(30)은 포토레지스트(photoresist)를 이용하여 형성되되, 마스크 패턴(30) 사이의 이격된 간격은 이후 형성될 마킹층 패턴(40')의 각 패턴 사이의 공간(D)을 설정하기 위한 간격으로서, 에칭 공정의 여유를 위해 마킹층 패턴(40')의 각 패턴 사이의 이격 공간(D)보다 작은 폭으로 구비될 수 있다.
이와 같이 구비된 마스크 패턴(30)을 통해 에칭 공정과 에싱(ashing) 공정을 수행하여, 도 2d에 도시된 바와 같이 마킹층(40)을 마킹층 패턴(40')으로 패터닝한다.
구체적으로, 마킹층(40)을 마킹층 패턴(40')으로 패터닝하기 위한 에칭 공정은 습식 에칭 또는 건식 에칭을 이용할 수 있고, 바람직하게는 RIE(Reactive Ion Etching) 방법과 같은 건식 에칭을 이용하여 이격 공간(D)을 가지는 마킹층 패턴(40')으로 패터닝할 수 있다.
이와 같이 패터닝된 마킹층 패턴(40')에 대해 열 경화 공정을 수행하여 마킹층 패턴(40')을 경화시키고, 이때 가해지는 열로 인해 서로 다른 열팽창률을 가지는 마킹층 패턴(40')과 웨이퍼(10, 20)가 열팽창하되, 마킹층 패턴(40')의 이격 공간(D)에 의해 마킹층 패턴(40') 각각의 팽창 정도를 수용하게 된다.
따라서, 이격 공간(D)에 마킹층 패턴(40') 각각의 팽창 정도를 수용하므로, 열 경화 공정에서 서로 다른 열팽창률을 가지는 마킹층 패턴(40')과 웨이퍼(10, 20)가 휘어지는 휨(warpage)의 발생을 방지할 수 있게 된다.
열 경화 공정을 수행하여 마킹층 패턴(40')을 경화시킨 후, 각각의 마킹층 패턴(40')의 상부에 레이저를 이용한 마킹 공정을 수행하고, 마킹이 된 마킹층 패턴(40') 사이의 이격 공간(D)을 따라 디바이스 기판용 웨이퍼(10)까지 절단하는 다이싱(dicing) 공정을 수행하여, 도 2e에 도시된 바와 같이 사이에 디바이스(도시하지 않음)를 구비한 디바이스 기판(10')과 캡 기판(20'), 및 마킹층 패턴(40')을 포함한 각각의 패키지로 제조한다.
이하, 첨부된 도 3a 내지 도 3e를 참조하여 본 발명의 다른 실시예를 설명한다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 웨이퍼 레벨 패키지의 패키징 방법을 설명하기 위한 공정 단면도로서, 상측의 웨이퍼 레벨의 상면도에서 지름방향으로 절단한 단면을 하측에 단면도로 도시한다.
먼저, 도 3a에 도시된 바와 같이 상부면에 다수의 디바이스(도시하지 않음), 디바이스와 전기적으로 연결된 다수의 전극 패턴(도시하지 않음)을 구비하고, 각 디바이스를 둘러싸는 다수의 실링 라인(도시하지 않음)을 구비한 디바이스 기판용 웨이퍼(100)에 대해 상측으로 캡 기판용 웨이퍼(200)를 접합한다.
여기서, 디바이스 기판용 웨이퍼(100)의 상부면에 구비된 디바이스는 밀봉 장착이 필요한 디바이스로서, 예를 들어 IDT 전극으로 형성된 SAW 필터 또는 MEMS 디바이스를 들 수 있고, SAW 필터 또는 MEMS 디바이스는 다수의 전극 패턴에 의해 각각 전기적으로 외부로 연결되도록 구비될 수 있다.
디바이스 기판용 웨이퍼(100)에 대해 캡 기판용 웨이퍼(200)를 접합한 후, 도 3b에 도시된 바와 같이 캡 기판용 웨이퍼(200) 상에 마스크(mask: 300)를 구비한다. 여기서, 마스크(300)는 도 3b에 도시된 것처럼 금속 또는 수지 재질로 형성되고 이격 공간(D)과 동일한 폭과 소정의 높이를 가지는 격자 패턴의 망 구조로 캡 기판용 웨이퍼(200) 상에 장착될 수 있다.
캡 기판용 웨이퍼(200) 상에 마스크(300)를 장착한 후, 도 3c에 도시된 바와 같이 마스크(300) 사이의 공간에 마킹층 재질(400)을 충진한다.
구체적으로, 마킹층 재질(400)은 에폭시(epoxy) 계열의 수지와 PI(Polyimide) 계열의 수지 등과 같은 열경화성 수지, 또는 금속성 솔더로 이루어질 수 있고, 이와 같은 재질을 마스크(300) 사이의 공간에 충진하기 위해서, 스크린 프린팅(screen printing) 방법 또는 노즐을 통해 주입(injection)하는 방법을 이용할 수 있다.
마킹층 재질(400)을 충진한 후, 마킹층 재질(400)이 경화되기 전에 마스크(300)를 상측으로 탈착하면, 도 3d에 도시된 바와 같이 이격 공간(D)을 가지는 마킹층 패턴(400')이 형성되고, 이와 같은 본 발명의 다른 실시예에 따른 마킹층 패턴(400')은 도 2d에 도시된 본 발명의 일실시예에 따른 마킹층 패턴(40')과 동일하게 이격 공간(D)을 구비하여 형성된다.
이와 같이 형성된 마킹층 패턴(400')에 대해 열 경화 공정을 수행하여 마킹층 패턴(400')을 경화시키게 되며, 이때 가해지는 열로 인해 서로 다른 열팽창률을 가지는 마킹층 패턴(400')과 웨이퍼(100, 200)가 열팽창하되, 마킹층 패턴(400')의 이격 공간(D)에 의해 마킹층 패턴(400') 각각의 팽창 정도를 수용하게 된다.
이와 같이 이격 공간(D)에 마킹층 패턴(400') 각각의 팽창 정도를 수용하므로, 열 경화 공정에서 서로 다른 열팽창률을 가지는 마킹층 패턴(400')과 웨이퍼(100, 200)가 휘어지는 휨의 발생을 방지하고 이에 따라 웨이퍼(100, 200)에 대한 스트레스(stress)를 감소시킬 수 있게 된다.
열 경화 공정을 수행하여 마킹층 패턴(400')을 경화시킨 후, 각각의 마킹층 패턴(400')의 상부에 대해 레이저를 이용한 마킹 공정을 수행하고, 마킹이 된 마킹층 패턴(400') 사이의 이격 공간(D)을 따라 디바이스 기판용 웨이퍼(100)까지 절단하는 다이싱(dicing) 공정을 수행하여, 도 3e에 도시된 바와 같이 디바이스 기판(100'), 캡 기판(200') 및 마킹층 패턴(400')을 포함한 각각의 패키지로 제조한다.
따라서, 본 발명에 따라 이격 공간(D)을 구비한 마킹층 패턴(40', 400')을 형성함으로써, 마킹층 패턴(40', 400')에 대해 열 경화 공정을 수행하는 과정 또는 다른 열처리 공정에서 가해지는 열로 인해 서로 다른 열팽창률을 가지는 마킹층 패턴(40', 400')과 그 아래에 구비된 웨이퍼가 서로 상이하게 열팽창하여 휘어지는 휨의 발생을 방지하고, 이에 따라 웨이퍼에 대한 스트레스를 감소시키게 된다.
구체적으로, [표 1]에 기재된 바와 같이 종래에 단일층이고 15㎛의 얇은 두께를 가지는 마킹층을 구비한 경우인 "1 조건", 종래에 단일층이고 40㎛의 두꺼운 두께를 가지는 마킹층을 구비한 경우인 "2 조건", 본 발명에 따라 이격 공간(D)을 가지고 15㎛의 얇은 두께를 가지는 마킹층 패턴을 구비한 경우인 "3 조건", 및 본 발명에 따라 이격 공간(D)을 가지고 40㎛의 두꺼운 두께를 가지는 마킹층 패턴을 구비한 경우인 "4 조건"을 각각 비교하면, 본 발명에 따라 이격 공간(D)을 가지는 마킹층 패턴을 구비한 "3 조건"과 "4 조건"의 경우에, 휨의 발생 정도와 웨이퍼에 대한 스트레스가 현저하게 감소시키는 것을 알 수 있다.
조 건 1 2 3 4
휨 정도 100% 300% 74% 205%
스트레스 100% 104% 68% 66%
따라서, 본 발명에 따라 이격 공간(D)을 가지는 마킹층 패턴을 이용하여 열 경화 공정과 같은 열처리 과정에서 마킹층 패턴의 팽창 정도가 이격 공간(D)에 수용되어, 서로 다른 열팽창률에 의한 휨의 발생과 웨이퍼에 대한 스트레스를 감소시킴으로써, 외부 충격에 의하여 패키지가 쉽게 파손되는 문제점을 방지할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명은 이격 공간(D)을 가지는 마킹층 패턴을 이용하여 열 경화 공정과 같은 열처리 과정에서 마킹층 패턴의 팽창이 이격 공간(D)에 의해 수용되어, 서로 다른 열팽창률에 의한 휨의 발생과 웨이퍼에 대한 스트레스를 감소시켜, 외부 충격에 의하여 웨이퍼 레벨 패키지가 쉽게 파손되는 것을 방지하는 웨이퍼 레벨 패키지를 제공한다.

Claims (8)

  1. 다수의 디바이스를 장착한 디바이스 기판용 웨이퍼의 상부면에 상기 디바이스를 밀봉하기 위해 캡 기판용 웨이퍼를 접합하는 단계;
    상기 캡 기판용 웨이퍼 상에 서로 이격 공간(D)을 가지는 다수의 마킹층 패턴을 형성하는 단계;
    상기 마킹층 패턴의 상부면에 마킹(marking)을 위해 광을 조사하는 단계; 및
    상기 마킹이 수행된 마킹층 패턴 사이의 이격 공간(D)을 따라 상기 디바이스 기판용 웨이퍼까지 절단하는 다이싱(dicing)을 수행하는 단계;를 포함하며,
    상기 다수의 마킹층 패턴을 형성하는 단계는,
    상기 캡 기판용 웨이퍼 상에 열경화성 수지 또는 금속성 솔더로 이루어진 마킹층을 형성하는 단계;
    상기 마킹층 상에 상기 이격 공간(D)보다 작은 간격을 가지는 포토레지스트(photoresist)로 이루어진 마스크 패턴을 형성하는 단계; 및
    상기 마스크 패턴을 이용하여 상기 마킹층을 패터닝하는 단계;를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 패키징 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 마킹층을 패터닝하는 단계는
    RIE(Reactive Ion Etching)의 건식 에칭을 수행하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 패키징 방법.
  4. 제 1 항에 있어서,
    상기 마킹층 패턴을 형성하는 단계는
    상기 마킹층 패턴에 열을 가하여 경화시키는 열 경화 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 패키징 방법.
  5. 제 1 항에 있어서,
    상기 광을 조사하는 단계에서 상기 광은 레이저광으로 상기 마킹층 패턴의 상부면에 조사하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 패키징 방법.
  6. 다수의 디바이스를 장착한 디바이스 기판용 웨이퍼의 상부면에 상기 디바이스를 밀봉하기 위해 캡 기판용 웨이퍼를 접합하는 단계;
    상기 캡 기판용 웨이퍼 상에 서로 이격 공간(D)을 가지는 다수의 마킹층 패턴을 형성하는 단계;
    상기 마킹층 패턴의 상부면에 마킹(marking)을 위해 광을 조사하는 단계; 및
    상기 마킹이 수행된 마킹층 패턴 사이의 이격 공간(D)을 따라 상기 디바이스 기판용 웨이퍼까지 절단하는 다이싱(dicing)을 수행하는 단계;를 포함하며,
    상기 다수의 마킹층 패턴을 형성하는 단계는,
    상기 캡 기판용 웨이퍼 상에 상기 이격 공간(D)과 동일한 폭과 소정의 높이를 가지는 격자 패턴의 망 구조로 이루어진 마스크(mask)를 장착하는 단계;
    상기 마스크 사이의 공간에 마킹층 재질을 충진하는 단계; 및
    상기 마킹층 재질이 경화되기 전에 상기 마스크를 상측으로 탈착하여, 상기 이격 공간(D)으로 이격된 다수의 마킹층 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 패키징 방법.
  7. 제 6 항에 있어서,
    상기 마킹층 재질은 열경화성 수지 또는 금속성 솔더인 것을 특징으로 하는 웨이퍼 레벨 패키지의 패키징 방법.
  8. 제 6 항에 있어서,
    상기 마킹층 재질을 충진하는 단계는
    상기 마킹층 재질을 스크린 프린팅(screen printing) 방법으로 충진하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 패키징 방법.
KR1020070055507A 2007-06-07 2007-06-07 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법 KR100867521B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070055507A KR100867521B1 (ko) 2007-06-07 2007-06-07 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070055507A KR100867521B1 (ko) 2007-06-07 2007-06-07 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법

Publications (1)

Publication Number Publication Date
KR100867521B1 true KR100867521B1 (ko) 2008-11-07

Family

ID=40283805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070055507A KR100867521B1 (ko) 2007-06-07 2007-06-07 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법

Country Status (1)

Country Link
KR (1) KR100867521B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101071059B1 (ko) * 2009-05-11 2011-10-10 에스티에스반도체통신 주식회사 스크린 프린팅 마스크 및 이를 이용한 플라즈마 다이싱 방법
CN103500724A (zh) * 2013-09-02 2014-01-08 扬州虹扬科技发展有限公司 一种肖特基晶粒的预焊方法
KR101791160B1 (ko) 2016-02-02 2017-11-20 서울과학기술대학교 산학협력단 웨이퍼 상에 댐을 설계하기 위한 유한 요소 해석 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074855A (ja) * 1996-07-29 1998-03-17 Motorola Inc 半導体素子のパッケージング方法
KR20030091648A (ko) * 2002-05-28 2003-12-03 후지쯔 가부시끼가이샤 마크 인식 방법 및 반도체 장치의 제조 방법 및 실장 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074855A (ja) * 1996-07-29 1998-03-17 Motorola Inc 半導体素子のパッケージング方法
KR20030091648A (ko) * 2002-05-28 2003-12-03 후지쯔 가부시끼가이샤 마크 인식 방법 및 반도체 장치의 제조 방법 및 실장 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101071059B1 (ko) * 2009-05-11 2011-10-10 에스티에스반도체통신 주식회사 스크린 프린팅 마스크 및 이를 이용한 플라즈마 다이싱 방법
CN103500724A (zh) * 2013-09-02 2014-01-08 扬州虹扬科技发展有限公司 一种肖特基晶粒的预焊方法
KR101791160B1 (ko) 2016-02-02 2017-11-20 서울과학기술대학교 산학협력단 웨이퍼 상에 댐을 설계하기 위한 유한 요소 해석 방법

Similar Documents

Publication Publication Date Title
US7196408B2 (en) Fan out type wafer level package structure and method of the same
US7101735B2 (en) Manufacturing method of semiconductor device
US7514767B2 (en) Fan out type wafer level package structure and method of the same
KR20030046940A (ko) 표면 탄성파 필터 패키지 제조방법
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
US6940161B2 (en) Semiconductor device and process for producing the same
KR20100071485A (ko) 웨이퍼 레벨 패키지의 제조방법
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
KR100452820B1 (ko) 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판
KR100867521B1 (ko) 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법
KR101494814B1 (ko) 팬 아웃 반도체 패키지 및 그 제조 방법
US20100283129A1 (en) Semiconductor device and method for fabricating the same
KR100871707B1 (ko) 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
KR100878408B1 (ko) 웨이퍼 레벨 디바이스 패키징 방법
KR102422242B1 (ko) 웨이퍼 레벨 팬-아웃 패키지 및 그 제조 방법
TWI564975B (zh) 晶片封裝體及其製造方法
JP2007150038A (ja) 光学半導体装置及びその製造方法
JP2015076615A (ja) チップパッケージおよびそれを形成する方法
US8742575B2 (en) Semiconductor device and fabrication method thereof
KR100871379B1 (ko) 반도체 패키지의 제조방법
TW201415591A (zh) 半導體裝置及其製造方法
CN113903711A (zh) 具有传感器的晶片级芯片尺寸封装件
JP2018525827A (ja) 半導体チップパッケージ構造およびそのためのパッケージング方法
KR100556351B1 (ko) 반도체 소자의 금속 패드 및 금속 패드 본딩 방법
KR100324602B1 (ko) 일괄패키지공정이가능한반도체장치의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee