KR20100071485A - 웨이퍼 레벨 패키지의 제조방법 - Google Patents

웨이퍼 레벨 패키지의 제조방법 Download PDF

Info

Publication number
KR20100071485A
KR20100071485A KR1020080130219A KR20080130219A KR20100071485A KR 20100071485 A KR20100071485 A KR 20100071485A KR 1020080130219 A KR1020080130219 A KR 1020080130219A KR 20080130219 A KR20080130219 A KR 20080130219A KR 20100071485 A KR20100071485 A KR 20100071485A
Authority
KR
South Korea
Prior art keywords
resin
dicing line
level package
manufacturing
wafer level
Prior art date
Application number
KR1020080130219A
Other languages
English (en)
Inventor
김진구
권영도
전형진
박승욱
이희곤
문선희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080130219A priority Critical patent/KR20100071485A/ko
Priority to JP2009080137A priority patent/JP2010147453A/ja
Priority to US12/453,273 priority patent/US7947530B2/en
Publication of KR20100071485A publication Critical patent/KR20100071485A/ko
Priority to US13/064,878 priority patent/US20110201156A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

본 발명은 웨이퍼 레벨 패키지의 제조방법에 관한 것으로, 하면에 다수개의 패드가 형성되고, 상면에 다수개의 칩이 배치되며 상기 칩들을 구분하는 다이싱 라인이 형성된 기판 웨이퍼를 준비하는 단계; 상기 패드에 외부연결수단을 형성하는 단계; 상기 기판 웨이퍼 상에 상기 다이싱 라인만을 노출시키는 마스크를 위치시켜, 상기 다이싱 라인에 레진을 도포하는 단계; 상기 마스크를 제거하는 단계; 상기 기판 상에 배치된 칩을 봉지재를 도포하여 인캡슐레이션하는 단계; 상기 다이싱 라인에 도포된 레진을 제거하는 단계; 및 상기 레진이 제거되어 노출된 다이싱 라인을 따라 절단하여 유니트화하는 단계;를 포함하는 웨이퍼 레벨 패키지의 제조방법을 제공한다.
웨이퍼 레벨 패키지, 외부연결수단, 다이싱 라인

Description

웨이퍼 레벨 패키지의 제조방법{Manufacturing method of wafer level package}
본 발명은 웨이퍼 레벨 패키지의 제조방법에 관한 것으로, 더욱 자세하게는 기판 웨이퍼에 형성된 다이싱 라인에 레진을 도포하는 웨이퍼 레벨 패키지의 제조방법에 관한 것이다.
종래의 패키지는 다수개의 칩을 포함하는 웨이퍼를 다이싱 라인을 따라 절단하여 개개의 칩으로 분리하고 나서, 개개의 칩 별로 패키징 공정을 실시하는 것을 통해 제조되었다.
그러나, 상기 패키징 공정은 자체적으로 많은 단위 공정들, 예를 들면 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 포함하고 있다. 따라서, 칩 별로 각각의 패키징 공정이 수행되어야 하는 기존의 패키지 제조방법은 하나의 웨이퍼에서 얻어지는 칩의 수를 고려할 때, 모든 칩에 대한 패키징에 소요되는 시간이 너무 길다는 문제점을 안고 있다.
따라서, 최근에는 웨이퍼 상태에서 패키징 공정을 우선적으로 실시한 다음, 웨이퍼의 다이싱 라인을 따라 절단하여 각각의 패키지를 제조하는 웨이퍼 레벨 패키지(Wafer Level Package) 방법이 제시되었다.
이러한 웨이퍼 레벨 패키지는 칩 등이 형성된 웨이퍼 상에 EMC(Epoxy Mold Compound)와 같은 몰딩 수지를 이용하여 몰딩 공정을 진행하고 나면, 상기 몰딩 수지의 표면이 평탄하게 형성되는 것이 일반적이다. 그러나, 상기 몰딩 수지가 평탄한 표면을 가질 경우, 몰딩 수지의 열팽창 계수(Coefficient of Thermal Expansion:CTE)가 웨이퍼 열팽창 계수보다 2배 내지 10배 이상 크기 때문에, 몰딩 공정시 발생하는 열에 의해 상기 몰딩 수지는 크게 수출될 수 있으며, 이로 인해 웨이퍼가 말리는 워피지(warpage) 현상 및 다이싱 라인이 보이지 않는 문제점이 발생하고 있다.
따라서, 본 발명은 종래 카메라 모듈에 제기되는 제반 단점과 문제점을 해결하기 위한 것으로, 기판 웨이퍼에 형성된 다이싱 라인에 레진을 도포함으로써 인캡슈레이션 공정시 웨이퍼가 말리는 워피지 현상을 방지하고, 이후 레진을 제거하여 노출된 다이싱 라인을 따라 절단함으로써 다이싱 작업이 원활하게 이루어지도록 한 웨이퍼 레벨 패키지의 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은 하면에 다수개의 패드가 형성되고, 상면에 다수개의 칩이 배치되며 상기 칩들을 구분하는 다이싱 라인이 형성된 기판 웨이퍼를 준비하는 단계; 상기 패드에 외부연결수단을 형성하는 단계; 상기 기판 웨이퍼 상에 상기 다이싱 라인만을 노출시키는 마스크를 위치시켜, 상기 다이싱 라인에 레진을 도포하는 단계; 상기 마스크를 제거하는 단계; 상기 레진 사이에 위치된 칩을 봉지재를 도포하여 인캡슐레이션하는 단계; 상기 다이싱 라인에 도포된 레진을 제거하는 단계; 및 상기 레진이 제거되어 노출된 다이싱 라인을 따라 절단하여 유니트화하는 단계;를 포함하는 웨이퍼 레벨 패키지의 제조방법에 의해 이루어진다.
또한, 상기 다이싱 라인에 레진을 도포하는 단계에서, 상기 레진은 투명, 반투명 또는 불투명한 광경화성, 열경화성 및 열가소성 수지 중 어느 하나로 구성될 수 있다.
또한, 상기 다이싱 라인에 레진을 도포하는 단계 이후에. 상기 레진을 경화시키는 단계가 더 포함될 수 있다.
또한, 상기 기판 상의 칩을 봉지재로 인캡슐레이션하는 단계에서, 상기 봉지재는 액상 레진 또는 고상 에폭시 몰드 컴파운드로 이루어질 수 있다.
또한, 상기 기판 상의 칩을 봉지재로 인캡슐레이션하는 단계에서, 상기 봉지재를 도포하는 방법은 프린팅, 디스펜싱, 디핑(Dipping), 스핀 코팅(Spin Coating), 압축 몰딩, 트랜스퍼(Transfer) 몰딩 중 어느 하나의 방식으로 이루어질 수 있다.
또한, 상기 다이싱 라인에 도포된 레진을 제거하는 단계에서, 상기 레진을 제거하는 방법은 습식방식 또는 플라즈마 방식으로 이루어질 수 있다.
한편, 상기의 목적을 달성하기 위한 본 발명은 하면에 패드가 형성되고, 상면에 칩이 배치되며 상기 칩들을 구분하는 다이싱 라인이 형성된 기판 웨이퍼를 준비하는 단계; 상기 패드에 외부연결수단을 형성하는 단계; 상기 기판 웨이퍼 상에 상기 다이싱 라인만을 노출시키는 마스크를 위치시켜, 상기 다이싱 라인에 레진을 도포하는 단계; 상기 마스크를 제거하는 단계; 상기 레진 사이에 위치된 칩을 봉지재로 도포하여 인캡슐레이션하는 단계; 및 상기 레진이 도포된 다이싱 라인을 따라 절단하여 유니트화하는 단계;를 포함하는 웨이퍼 레벨 패키지의 제조방법에 의해 이루어질 수 있다.
또한, 상기 다이싱 라인에 레진을 도포하는 단계에서, 상기 레진은 투명한 광경화성, 열경화성 및 열가소성 수지 중 어느 하나로 구성될 수 있다.
이상에셔, 설명한 바와 같이 본 발명에 따른 웨이퍼 레벨 패키지의 제조방법은 기판 웨이퍼에 형성된 다이싱 라인에 레진을 도포함으로써, 인캡슐레이션 공정시 봉지재와 기판 웨이퍼의 열팽창 계수 차이로 발생하는 스트레스가 전해지는 영역이 좁아져 스트레스가 감소되어 기판 웨이퍼가 수축되는 힘을 분산시켜 기판 웨이퍼의 워피지(warpage) 현상을 개선하는 효과가 있다.
또한, 이후 레진을 제거하여 노출된 다이싱 라인을 따라 절단함으로써, 다이싱 작업이 원활하게 이루어져 웨이퍼 레벨 패키지의 품질과 수율을 획기적으로 개선하는 효과가 있다. 따라서, 웨이퍼 레벨 패키지의 작업성 및 생산성이 향상되는 효과가 있다.
본 발명에 따른 웨이퍼 레벨 패키지의 제조방법에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조하여 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
도 1 내지 도 9를 참조하여 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법에 대하여 상세히 설명한다.
도 1 내지 도 8은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이고, 도 9는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위해 나타낸 다른 형태의 공정 단면도이다.
우선, 도 1에 도시된 바와 같이 하면에 다수개의 패드(113) 형성되고, 상면에 다수개의 칩(115)이 배치되며 상기 칩(115)들을 구분하는 다이싱 라인이 형성된 기판 웨이퍼(110)를 준비한다.
이때, 상기 다이싱 라인은 상기 칩(115)이 배치된 행방향 및 열방향에 등간격으로 형성되며, 상기 기판 웨이퍼(110)의 표면을 가볍게 깍아 내거나 조각하는 샌딩공정, 화학약품의 부식작용을 응용한 표면가공 방법인 에칭공정 또는 초음파 진동을 이용한 표면 가공 방법인 초음파 공정 중 어느 하나에 의해 가공될 수 있다.
그리고 상기 기판 웨이퍼(110) 내부에는 상기 칩(115)과 이후 상기 패드(113)에 형성될 외부연결수단(120)의 상호 전기적 접속을 위한 비아홀(도면미도시)이 더 형성될 수 있다.
여기서, 상기 기판 웨이퍼(110)는 반도체 공정에서 사용되는 기판으로, 상기 기판 웨이퍼(100)의 재질은 실리콘, 세라믹, 유리 및 폴리머등 일 수 있다.
그 다음, 도 2에 도시된 바와 같이 상기 기판 웨이퍼(110)의 패드(113)에 외부연결수단(120)이 형성된다. 상기 외부연결수단(120)은 상기 패드(113)를 매개로 전기적으로 연결되는 솔더볼일 수 있다. 이때, 상기 외부연결수단(120)은 솔더볼 이외에 다른 형태를 갖는 솔더범프로 형성될 수도 있다.
다음으로, 도 3에 도시된 바와 같이 상기 기판 웨이퍼(110) 상에 다이싱 라인만을 노출시키는 마스크(130)를 위치시켜 상기 다이싱 라인에 레진(140a)을 도포한다. 이때, 상기 마스크(130) 표면에 도포된 레진(140a)을 스퀴지(142)를 이용하여 상기 다이싱 라인에 밀어 넣으면 상기 레진(140a)이 균일하게 도포될 수 있다. 그리고 상기 마스크는 포토 레지스트가 패터닝된 마스크 또는 스크린 인쇄용 마스크중 어느 하나가 사용될 수 있다. 또한, 상기 레진(140a,140b)은 투명, 반투명 또는 불투명한 광경화성, 열경화성 및 열가소성 수지 중 어느 하나로 구성되는 것이 바람직하다.
그 다음. 도 4 및 도 5에 도시된 바와 같이 상기 레진(140a)을 일정시간 동안 경화시킨 뒤에 상기 마스크(130)를 제거한다. 이때, 상기 레진(140a)에 UV 경화기를 통해 자외선을 조사하거나 일정 온도 이상의 열을 가하면 상기 레진(140a)이 경화된다. 따라서, 상기 레진(140a)은 상기 기판 웨이퍼(110) 상에 배치된 칩(115) 사이 즉, 상기 칩(115)들을 구분하는 다이싱 라인 상에 견고하게 고정된다.
다음으로, 도 6에 도시된 바와 같이 상기 레진(140a) 사이에 위치한 칩(115)을 봉지재(150)를 도포하여 입캡슐레이션 하여 웨이퍼 레벨 패키지를 완성한다. 상기 봉지재(150)는 액상 레진 또는 고상 에폭시 몰드 컴파운드 등으로 형성될 수 있으며, 상기 봉지재는 프린팅, 디스펜싱, 디핑(Dipping), 스핀 코팅(Spin Coating), 압축 몰딩, 트랜스퍼(Transfer) 몰딩 중 어느 하나의 방식 으로 도포될 수 있다.
이때, 상기 칩(115)들을 구분하는 다이싱 라인 상에 형성된 레진(140a)은 상 기 봉지재(150)와 상기 기판 웨이퍼(110)의 열팽창 계수 차이로 발생되는 스트레스가 전해지는 영역이 좁아지도록 함으로써, 스트레스가 감소되어 상기 기판 웨이퍼(110)가 인캡슐레이션 공정시 수축되는 힘을 분산시킬 수 있다. 따라서, 상기 기판 웨이퍼(110)의 위피지(warpage) 현상을 개선할 수 있는 효과가 있다.
그 다음. 도 7에 도시된 바와 같이 상기 레진(140a)을 제거한다. 이때, 상기 레진(140a)을 제거하는 방법으로는 과망간산염과 같은 화학 약품을 이용하는 습식방식 또는 기체 상태의 물질에 계속 열을 가하여 온도를 올려주면, 이온핵과 자유전자로 이루어진 입자들의 집합체인 플라즈마를 이용하는 플라즈마 방식으로 제거될 수 있다.
그러나, 앞서 설명한 상기 다이싱 라인에 레진을 도포하는 단계에서 만일 상기 다이싱 라인에 투명한 광경화성, 열경화성 및 열가소성 수지 중 어느 하나의 레진(140b)을 사용하여 도포했을 경우, 도 9에 도시된 바와 같이 상기 레진(140b)을 제거하지 않고 상기 레진(140b)이 도포된 다이싱 라인을 따라 다이싱 작업이 이루어질 수도 있다. 이 경우, 상기 다이싱 라인에 레진(140b)을 도포하는 단계 이전의 공정은 동일하게 이루어지되, 상기 레진(140b)을 제거하는 단계가 생략되어 작업성과 생산성이 향상시킬 수 있는 효과가 있다.
다음으로, 도 8에 도시된 바와 같이 상기 레진(140a)이 제거되어 노출된 다이싱 라인을 따라 상기 웨이퍼 레벨 패키지를 절단하여 유니트(unit)화한다. 이와 같이 노출된 다이싱 라인을 따라 절단함으로써, 다이싱 작업이 원활하게 이루어질 수 있는 효과가 있다.
그리고 상기 웨이퍼 레벨 패키지의 다이싱을 다이싱 블레이드(도면 미도시)를 이용하여 이루어지는데, 상기 다이싱 블레이드는 절삭면에 뚜렷한 절삭 부스러기의 부착 없이 고속에서 물체를 정확하게 절삭할 수 있는 반도체 웨이퍼 가공용 장치이다. 이와 같이, 노출된 다이싱 라인을 따라 웨이퍼 레벨 패키지를 다이상하게 되면 상기 다이싱 블레이드로 다이싱 해야 하는 영역이 적어짐으로써, 다이싱 블레이드에 가해지는 압력이 줄어 다이싱 블레이드의 내구성 및 내마모성을 증가시킬 수 있는 효과가 있다.
이처럼, 본 발명에 따른 웨이퍼 레벨 패키지의 제조방법은 상기 기판 웨이퍼(110)에 형성된 다이싱 라인에 레진(140a,140b)을 도포함으로써, 인캡슐레이션 공정시 상기 봉지재(150)와 상기 기판 웨이퍼(110)의 열팽창 계수 차이로 발생하는 스트레스가 전해지는 영역이 좁아져 스트레스가 감소되어 상기 기판 웨이퍼(110)가 수축되는 힘을 분산시켜 상기 기판 웨이퍼(110)의 워피지(warpage) 현상을 개선할 수 있다.
또한, 이후 레진(140a)을 제거할 경우 노출된 다이싱 라인을 따라 절단함으로써, 다이싱 작업이 원활하게 이루어져 웨이퍼 레벨 패키지의 품질과 수율을 획기적으로 개선할 수 있다. 따라서, 웨이퍼 레벨 패키지의 작업성 및 생산성이 향상되는 효과가 있다.
이상에서 설명한 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지 만 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리 범위는 개시된 실시예에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변경 및 개량 형태 또는 본 발명의 권리 범위에 속하는 것으로 보아야 할 것이다.
도 1 내지 도 8은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
도 9는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위해 나타낸 다른 형태의 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 기판 웨이퍼 120 : 외부연결수단
130 : 메탈 마스크 140a,b : 레진
150 : 봉지재

Claims (8)

  1. 하면에 다수개의 패드가 형성되고, 상면에 다수개의 칩이 배치되며 상기 칩들을 구분하는 다이싱 라인이 형성된 기판 웨이퍼를 준비하는 단계;
    상기 패드에 외부연결수단을 형성하는 단계;
    상기 기판 웨이퍼 상에 상기 다이싱 라인만을 노출시키는 마스크를 위치시켜, 상기 다이싱 라인에 레진을 도포하는 단계;
    상기 마스크를 제거하는 단계;
    상기 레진 사이에 위치된 칩을 봉지재를 도포하여 인캡슐레이션하는 단계;
    상기 다이싱 라인에 도포된 레진을 제거하는 단계; 및
    상기 레진이 제거되어 노출된 다이싱 라인을 따라 절단하여 유니트화하는 단계;
    를 포함하는 웨이퍼 레벨 패키지의 제조방법.
  2. 제 1항에 있어서,
    상기 다이싱 라인에 레진을 도포하는 단계에서,
    상기 레진은 투명, 반투명 또는 불투명한 광경화성, 열경화성 및 열가소성 수지 중 어느 하나로 구성되는 웨이퍼 레벨 패키지의 제조방법.
  3. 제 1항에 있어서,
    상기 다이싱 라인에 레진을 도포하는 단계 이후에.
    상기 레진을 경화시키는 단계가 더 포함되는 웨이퍼 레벨 패키지의 제조방법.
  4. 제 1항에 있어서,
    상기 기판 상의 칩을 봉지재로 인캡슐레이션하는 단계에서,
    상기 봉지재는 액상 레진 또는 고상 에폭시 몰드 컴파운드로 이루어지는 웨이퍼 레벨 패키지의 제조방법.
  5. 제 1항에 있어서,
    상기 기판 상의 칩을 봉지재로 인캡슐레이션하는 단계에서,
    상기 봉지재를 충진하는 방법은 프린팅, 디스펜싱, 디핑(Dipping), 스핀 코팅(Spin Coating), 압축 몰딩, 트랜스퍼(Transfer) 몰딩 중 어느 하나의 방식으로 이루어지는 웨이퍼 레벨 패키지의 제조방법.
  6. 제 1항에 있어서,
    상기 다이싱 라인에 도포된 레진을 제거하는 단계에서,
    상기 레진을 제거하는 방법은 습식방식 또는 플라즈마 방식으로 이루어지는 웨이퍼 레벨 패키지의 제조방법.
  7. 하면에 패드가 형성되고, 상면에 칩이 배치되며 상기 칩들을 구분하는 다이싱 라인이 형성된 기판 웨이퍼를 준비하는 단계;
    상기 패드에 외부연결수단을 형성하는 단계;
    상기 기판 웨이퍼 상에 상기 다이싱 라인만을 노출시키는 마스크를 위치시켜, 상기 다이싱 라인에 레진을 도포하는 단계;
    상기 마스크를 제거하는 단계;
    상기 레진 사이에 위치된 칩을 봉지재를 도포하여 인캡슐레이션하는 단계; 및
    상기 레진이 도포된 다이싱 라인을 따라 절단하여 유니트화하는 단계;
    를 포함하는 웨이퍼 레벨 패키지의 제조방법.
  8. 제 7항에 있어서,
    상기 다이싱 라인에 레진을 도포하는 단계에서,
    상기 레진은 투명한 광경화성, 열경화성 및 열가소성 수지 중 어느 하나로 구성되는 웨이퍼 레벨 패키지의 제조방법.
KR1020080130219A 2008-12-19 2008-12-19 웨이퍼 레벨 패키지의 제조방법 KR20100071485A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080130219A KR20100071485A (ko) 2008-12-19 2008-12-19 웨이퍼 레벨 패키지의 제조방법
JP2009080137A JP2010147453A (ja) 2008-12-19 2009-03-27 ウエハレベルパッケージの製造方法
US12/453,273 US7947530B2 (en) 2008-12-19 2009-05-05 Method of manufacturing wafer level package including coating and removing resin over the dicing lines
US13/064,878 US20110201156A1 (en) 2008-12-19 2011-04-22 Method of manufacturing wafer level package including coating resin over the dicing lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130219A KR20100071485A (ko) 2008-12-19 2008-12-19 웨이퍼 레벨 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR20100071485A true KR20100071485A (ko) 2010-06-29

Family

ID=42266723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130219A KR20100071485A (ko) 2008-12-19 2008-12-19 웨이퍼 레벨 패키지의 제조방법

Country Status (3)

Country Link
US (2) US7947530B2 (ko)
JP (1) JP2010147453A (ko)
KR (1) KR20100071485A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971662B2 (en) 2015-06-19 2021-04-06 Samsung Electronics Co., Ltd. Light emitting diode package and method of manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100167471A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics Asia Pacific Pte. Ltd. Reducing warpage for fan-out wafer level packaging
KR101095094B1 (ko) * 2009-10-26 2011-12-16 삼성전기주식회사 웨이퍼 레벨 패키지의 제조방법
US20110156239A1 (en) * 2009-12-29 2011-06-30 Stmicroelectronics Asia Pacific Pte Ltd. Method for manufacturing a fan-out embedded panel level package
US8502367B2 (en) 2010-09-29 2013-08-06 Stmicroelectronics Pte Ltd. Wafer-level packaging method using composite material as a base
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR101867489B1 (ko) 2012-06-20 2018-06-14 삼성전자주식회사 웨이퍼 레벨 패키지 형성방법
CN107424965A (zh) * 2016-05-23 2017-12-01 力成科技股份有限公司 防止基板翘曲的半导体封装结构的制造方法及其基板结构
WO2020107447A1 (zh) * 2018-11-30 2020-06-04 北京比特大陆科技有限公司 芯片制造方法及芯片结构
CN111170271A (zh) * 2019-12-30 2020-05-19 杭州臻镭微波技术有限公司 一种嵌入式微系统模组中的芯片切割误差的协调方法
CN114242870B (zh) * 2021-12-22 2022-09-20 鸿利智汇集团股份有限公司 一种晶片支架、晶片支架板以及晶片的封装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
KR100225324B1 (ko) 1996-12-21 1999-10-15 권호택 웨이퍼 다이싱방법
JP3351345B2 (ja) * 1998-06-26 2002-11-25 カシオ計算機株式会社 半導体装置及びその製造方法
JP2000040773A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2001226464A (ja) * 2000-02-15 2001-08-21 Japan Epoxy Resin Kk 熱硬化性樹脂組成物
KR100345165B1 (ko) 2000-08-05 2002-07-24 주식회사 칩팩코리아 반도체 패키지의 절단 방법
JP2002353763A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 圧電素子デバイスの製造方法
JP2004164768A (ja) * 2002-11-14 2004-06-10 Sharp Corp 光ピックアップ装置及びその製造方法
JP4206885B2 (ja) * 2003-09-26 2009-01-14 ソニー株式会社 半導体装置の製造方法
JP2006083229A (ja) * 2004-09-14 2006-03-30 Fujitsu Ltd 熱硬化性樹脂組成物及び熱硬化性樹脂フィルム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971662B2 (en) 2015-06-19 2021-04-06 Samsung Electronics Co., Ltd. Light emitting diode package and method of manufacturing the same

Also Published As

Publication number Publication date
JP2010147453A (ja) 2010-07-01
US7947530B2 (en) 2011-05-24
US20100159646A1 (en) 2010-06-24
US20110201156A1 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
KR20100071485A (ko) 웨이퍼 레벨 패키지의 제조방법
US7273767B2 (en) Method of manufacturing a cavity package
TWI414027B (zh) 晶片尺寸封裝件及其製法
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
US20050280164A1 (en) Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
TWI414028B (zh) 注射封膠系統及其方法
TWI421956B (zh) 晶片尺寸封裝件及其製法
CN109887890B (zh) 一种扇出型倒置封装结构及其制备方法
US10461019B2 (en) Package with backside protective layer during molding to prevent mold flashing failure
US11855023B2 (en) Wafer level fan out semiconductor device and manufacturing method thereof
JP5685012B2 (ja) 半導体パッケージの製造方法
CN106298650B (zh) 使用牺牲材料而分离的半导体封装体
CN110015634B (zh) 在前端中在晶片级沉积保护材料以进行早期颗粒和水分保护
US20080153263A1 (en) Singulation method of semiconductor device
KR100867521B1 (ko) 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법
JP2022155336A (ja) 検出装置及び検出装置の製造方法
JP2010062514A (ja) 粘着性保護層を有する半導体ウェハ
US11916090B2 (en) Tapeless leadframe package with exposed integrated circuit die
JP4230833B2 (ja) 半導体装置および半導体装置の製造方法
US7696008B2 (en) Wafer-level chip packaging process and chip package structure
KR100881394B1 (ko) 웨이퍼 레벨 패키지의 제조 방법
JP2009038300A (ja) 半導体パッケージの製造方法
KR100924551B1 (ko) 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법
KR20110055975A (ko) 재형상 웨이퍼 레벨 패키지 및 그 제조방법
KR20090088068A (ko) 웨이퍼 레벨 칩 스케일 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application