JP2022155336A - 検出装置及び検出装置の製造方法 - Google Patents

検出装置及び検出装置の製造方法 Download PDF

Info

Publication number
JP2022155336A
JP2022155336A JP2021058777A JP2021058777A JP2022155336A JP 2022155336 A JP2022155336 A JP 2022155336A JP 2021058777 A JP2021058777 A JP 2021058777A JP 2021058777 A JP2021058777 A JP 2021058777A JP 2022155336 A JP2022155336 A JP 2022155336A
Authority
JP
Japan
Prior art keywords
chip
integrated circuit
semiconductor integrated
sensor chip
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021058777A
Other languages
English (en)
Inventor
悦司 早川
Etsuji Hayakawa
健智 中根
Taketomo Nakane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2021058777A priority Critical patent/JP2022155336A/ja
Priority to CN202210256051.5A priority patent/CN115148698A/zh
Priority to KR1020220035698A priority patent/KR20220136153A/ko
Priority to US17/656,446 priority patent/US20220315413A1/en
Priority to EP22164575.7A priority patent/EP4067297A1/en
Publication of JP2022155336A publication Critical patent/JP2022155336A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0353—Holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Pressure Sensors (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】外部導出リードのボンディングワイヤを接続できる範囲を広く確保でき、かつ、確実にセンサチップの検出面を露出させることができる検出装置及び検出装置の製造方法を提供する。【解決手段】検出装置１０は、ダイパッド６１及びリード端子６２を有するリードフレーム６０と、リードフレームの上に、弾性を有する第１ＤＡＦ４５を介して設けられたＡＳＩＣチップ３０と、リード端子とＡＳＩＣチップとを電気的に接続する第１ボンディングワイヤ４４と、第１面と、第１面とは反対側の第２面とを有し、第２面に検出部が設けられ、第１面をＡＳＩＣチップに対向させてＡＳＩＣチップ上に設けられたセンサチップ２０と、リードフレーム、ＡＳＩＣチップ、センサチップ及び第１ボンディングワイヤを封止するモールド樹脂４０と、を有する。センサチップは、ＡＳＩＣチップに電気的に接続され、モールド樹脂には、検出部が露出する開口部５０が形成されている。【選択図】図１

Description

本開示は、検出装置及び検出装置の製造方法に関する。
湿度センサや温度センサのように、検出面であるセンサチップ表面を露出する必要のある検出装置においては、検出信号を処理して外部へ出力するために、ＡＳＩＣ（Application Specific Integrated Circuit）チップと一緒にワンパッケージにされた検出装置が提案されている。近年、検出装置の更なる小型化を図るため、ＡＳＩＣチップの上にセンサチップが設けられ、ＡＳＩＣチップの側方にリード端子が設けられ、これらがモールド樹脂により封止され、センサチップ上のモールド樹脂が開口され、検出面を露出させた検出装置が提案されている。
特開２０１６－１８９７９号公報 特開２０２０－８５４９８号公報
従来の技術では、検出装置を小型化したり、検出装置内のＡＳＩＣチップを大きくしたりしようとすると、外部導出リードであるリード端子が小さくなる。リード端子が小さくなると、ボンディングワイヤを接続できる範囲が狭められ、ボンディングワイヤの圧着面積が不足するため、ボンディング不良が生じるおそれがある。
また、従来、センサチップ上の開口部は、モールド金型に開口部に対応する凸型形状を形成することによって、モールド時に開口部を形成させる方式をとっているが、ＡＳＩＣチップとセンサチップとを積層させた場合に、厚さ方向にそれぞれのばらつきが発生するため、検出装置を所望の厚さにしようとすると、ばらつきが厚さ方向に大きい場合は金型の凸型部分によりセンサチップにダメージを与える恐れがあり、また、逆にばらつきが厚さ方向に小さい場合は金型の凸型部分がセンサチップに接触せず、金型の凸型部分とセンサチップの検出面との間にモールド樹脂が入り込み、センサチップの検出面がモールド樹脂により覆われてしまうおそれがある。
本開示の目的は、外部導出リードのボンディングワイヤを接続できる範囲を広く確保でき、かつ、確実にセンサチップの検出面を露出させる検出装置及び検出装置の製造方法を提供することにある。
本開示の一形態に係る検出装置は、外部導出リードを有するリードフレームと、前記リードフレームの上に、弾性を有する第１絶縁膜を介して設けられた半導体集積回路チップと、前記外部導出リードと前記半導体集積回路チップとを電気的に接続する第１ボンディングワイヤと、第１面と、前記第１面とは反対側の第２面とを有し、前記第２面に検出部が設けられ、前記第１面を前記半導体集積回路チップに対向させて前記半導体集積回路チップの上に設けられたセンサチップと、前記リードフレーム、前記半導体集積回路チップ、前記センサチップ及び前記第１ボンディングワイヤを封止するモールド樹脂と、を有し、前記センサチップは、前記半導体集積回路チップに電気的に接続され、前記モールド樹脂には、前記検出部が露出する開口部が形成されている。
本開示によれば、外部導出リードのボンディングワイヤを接続できる範囲を広く確保でき、かつ、確実にセンサチップの検出面を露出させことができる。
第１実施形態に係る検出装置の構成を示す断面図である。 モールド樹脂を除去した状態における検出装置１０を示す平面図である。 第１実施形態におけるセンサチップの製造方法を示すフローチャート（その１）である。 第１実施形態におけるセンサチップの製造方法を示すフローチャート（その２）である。 第１実施形態におけるセンサチップの製造方法を示す平面図（その１）である。 第１実施形態におけるセンサチップの製造方法を示す平面図（その２）である。 第１実施形態におけるセンサチップ２０の製造方法を示す断面図（その１）である。 第１実施形態におけるセンサチップ２０の製造方法を示す断面図（その２）である。 第１実施形態におけるセンサチップ２０の製造方法を示す断面図（その３）である。 第１実施形態におけるセンサチップ２０の製造方法を示す断面図（その４）である。 第１実施形態に係る検出装置の製造方法を示す断面図（その１）である。 第１実施形態に係る検出装置の製造方法を示す断面図（その２）である。 第１実施形態に係る検出装置の製造方法を示す断面図（その３）である。 第１実施形態に係る検出装置の製造方法を示す断面図（その４）である。 第２実施形態に係る検出装置の構成を示す断面図である。 第３実施形態に係る検出装置の構成を示す断面図である。 第３実施形態に係る検出装置の製造方法を示す断面図である。 第４実施形態に係る検出装置の構成を示す断面図である。 第４実施形態に係る検出装置の製造方法を示す断面図である。
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
（第１実施形態）
まず、第１実施形態について説明する。図１は、第１実施形態に係る検出装置の構成を示す断面図である。
第１実施形態に係る検出装置１０は、平面形状がほぼ矩形状であって、対向する２組の二辺の一方がＸ方向に平行であって、他方がＹ方向に平行である。Ｘ方向とＹ方向とは互いに直交する。また、検出装置１０は、Ｘ方向及びＹ方向に直交するＺ方向に厚みを有する。なお、検出装置１０の平面形状は、矩形状に限られず、円形、楕円、多角形等であってもよい。
検出装置１０は、第１半導体チップとしてのセンサチップ２０と、第２半導体チップとしてのＡＳＩＣ（Application Specific Integrated Circuit）チップ３０と、モールド樹脂４０と、リードフレーム６０とを有する。
リードフレーム６０は、ダイパッド６１と、複数のリード端子６２とを有する。リードフレーム６０の厚さは、例えば１００μｍ～２００μｍである。複数のリード端子６２は、ダイパッド６１の周囲に配置されている。リード端子６２は「外部導出リード」の一例である。
ＡＳＩＣチップ３０は、ダイパッド６１上に第１ＤＡＦ（Die Attach Film）４５を介して積層されている。ＡＳＩＣチップ３０は、リード端子６２の内側の先端部の上にも第１ＤＡＦ４５を介して積層されている。センサチップ２０は、ＡＳＩＣチップ３０上に第２ＤＡＦ４２を介して積層されている。すなわち、センサチップ２０とＡＳＩＣチップ３０とは、ＡＳＩＣチップ３０がセンサチップ２０を積載したスタック構造となっている。センサチップ２０は、下面をＡＳＩＣチップ３０に対向させてＡＳＩＣチップ３０の上に第２ＤＡＦ４２を介して設けられている。センサチップ２０の厚さは、例えば２００μｍ～４００μｍである。ＡＳＩＣ３０の厚さは、例えば１００μｍ～１５０μｍである。第１ＤＡＦ４５及び第２ＤＡＦ４２の厚さは、例えば１０μｍ～３０μｍである。
例えば、第１ＤＡＦ４５及び第２ＤＡＦ４２の２５℃における複合弾性率は１０００ＭＰａ～３０００ＭＰａである。また、第１ＤＡＦ４５及び第２ＤＡＦ４２の１８０℃における複合弾性率は３０ＭＰａ～５０ＭＰａである。第１ＤＡＦ４５の複合弾性率及び第２ＤＡＦ４２の複合弾性率は、ＡＳＩＣチップ３０の弾性率及びセンサチップ２０の弾性率よりも小さい。第１ＤＡＦ４５の複合弾性率及び第２ＤＡＦ４２の複合弾性率は、ＡＳＩＣチップ３０の弾性率及びセンサチップ２０の弾性率の、好ましくは１／１０以下であり、より好ましくは１／５０以下であり、更に好ましくは１／１００以下である。第１ＤＡＦ４５及び第２ＤＡＦ４２は厚さ方向に圧縮され、弾性変形している。つまり、第１ＤＡＦ４５及び第２ＤＡＦ４２は弾性を有している。第１ＤＡＦ４５は「第１絶縁膜」の一例であり、第２ＤＡＦ４２は「第２絶縁膜」の一例である。
ＡＳＩＣチップ３０と複数のリード端子６２とは、複数の第１ボンディングワイヤ４４により電気的に接続されている。センサチップ２０とＡＳＩＣチップ３０とは、複数の第２ボンディングワイヤ４３により電気的に接続されている。例えば、第２ボンディングワイヤ４３は、第１パッド３５上でボールボンディングされ、パッド２４上でウェッジボンディングされている。つまり、第２ボンディングワイヤ４３は第１パッド３５上にワイヤバンプ４３Ａを有する。例えば、第１ボンディングワイヤ４４は、リード端子６２上でボールボンディングされ、第２パッド３６上でウェッジボンディングされている。つまり、第１ボンディングワイヤ４４はリード端子６２上にワイヤバンプ４４Ａを有する。
このように積層化されたセンサチップ２０及びＡＳＩＣチップ３０と、複数の第１ボンディングワイヤ４４と、複数の第２ボンディングワイヤ４３と、リードフレーム６０とは、封止部材としてのモールド樹脂４０により封止されてパッケージ化されている。検出装置１０の下面には、ダイパッド６１と、複数のリード端子６２とが露出している。また、モールド樹脂４０の一部はダイパッド６１とリード端子６２端子との間にあり、この部分も検出装置１０の下面に露出している。第１ＤＡＦ４５の下面は、リードフレーム６０及びモールド樹脂４０により覆われており、検出装置１０の下面に露出していない。モールド樹脂４０のセンサチップ２０の上面より上の部分の厚さは、例えば５０μｍ～５００μｍであり、好ましくは１００μｍ～２５０μｍである。センサチップ２０の上面を基準として、モールド樹脂４０の上面の高さは、第２ボンディングワイヤ４３の頂部の高さよりも高い。検出装置１０の厚さは、例えば５００μｍ～１０００μｍである。
リードフレーム６０は、ニッケルや銅により形成されている。第１ＤＡＦ４５及び第２ＤＡＦ４２は、それぞれ樹脂とシリカなどの混合物からなる絶縁材料で形成されている。モールド樹脂４０は、カーボンブラックやシリカなどの混合物を含むエポキシ樹脂等の遮光性を有する黒色系の樹脂である。
検出装置１０の上面側には、センサチップ２０の一部をモールド樹脂４０から露出させる開口部５０が形成されている。例えば、開口部５０の平面形状はほぼ矩形状であって、Ｘ方向に平行な二辺と、Ｙ方向に平行な二辺とを有する。各辺の長さは４００μｍ～６００μｍである。開口部５０の壁面は、センサチップ２０の上面にほぼ垂直な面であるが、必ずしも垂直である必要はなく、傾斜を有する面でも許容できる。
図２は、モールド樹脂４０を除去した状態における検出装置１０を示す平面図である。図２に示すように、センサチップ２０とＡＳＩＣチップ３０とは、それぞれ平面形状がほぼ矩形状であって、Ｘ方向に平行な二辺と、Ｙ方向に平行な二辺とを有する。センサチップ２０は、ＡＳＩＣチップ３０より小さく、ＡＳＩＣチップ３０の上面上に第２ＤＡＦ４２を介して積層されている。
センサチップ２０には、上面の開口部５０から露出される領域に、湿度検出部２１と、温度検出部（図示せず）と、加熱部（図示せず）とが設けられている。加熱部は、湿度検出部２１の下面側に、湿度検出部２１の形成領域を覆うように形成されている。すなわち、加熱部の面積は、湿度検出部２１より大きい。このように、封止部材としてのモールド樹脂４０は、湿度検出部２１及び温度検出部を露出させた状態でセンサチップ２０等を封止している。湿度検出部２１は「検出部」の一例である。センサチップ２０の下面は「第１面」の一例であり、センサチップ２０の上面は「第２面」の一例である。
また、センサチップ２０の端部には、複数のボンディングパッド（以下、単に「パッド」ということがある）２４が形成されている。パッド２４は、例えばアルミニウムやアルミシリコン合金（ＡｌＳｉ）により形成されている。
ＡＳＩＣチップ３０は、信号処理及び制御用の半導体チップであって、例えば、湿度計測処理部、温度計測処理部、加熱制御部及び故障判定部を含む。ＡＳＩＣチップ３０は「半導体集積回路チップ」の一例である。
また、ＡＳＩＣチップ３０の上面においてセンサチップ２０で覆われていない領域には、複数の第１パッド３５と、複数の第２パッド３６とが設けられている。第１パッド３５及び第２パッド３６は、例えばアルミニウムやアルミシリコン合金（ＡｌＳｉ）により形成されている。
第１パッド３５は、第２ボンディングワイヤ４３を介して、センサチップ２０の対応するパッド２４に接続されている。第２パッド３６は、第１ボンディングワイヤ４４を介して、対応するリード端子６２に接続されている。
製造時において、ＡＳＩＣチップ３０の実装位置は、リード端子６２を基準として決定される。センサチップ２０のＡＳＩＣチップ３０上の実装位置は、ＡＳＩＣチップ３０の位置又はリード端子６２のいずれかを基準として決定される。
検出装置１０は、センサチップ２０上における湿度検出部２１及び温度検出部の形成許容領域２５を有する。形成許容領域２５は、実装時に、ＡＳＩＣチップ３０、センサチップ２０、及び金型の間に位置ずれが最も大きく発生した場合であっても、開口部５０から確実に露出するように、開口部５０の形成領域内に設定されている。湿度検出部２１及び温度検出部は、形成許容領域２５内に形成されていれば、上記位置ずれにかかわらず、開口部５０から確実に露出する。
第１実施形態に係る検出装置１０は、上記の構成を備える。
本実施形態では、ＡＳＩＣチップ３０が第１ＤＡＦ４５を介してリードフレーム６０の上に設けられ、センサチップ２０が第２ＤＡＦ４２を介してＡＳＩＣチップ３０の上に設けられている。つまり、検出装置１０の厚さ方向において、リード端子６２とＡＳＩＣチップ３０及びセンサチップ２０とが異なる位置に配置され、かつ、リードフレーム６０とＡＳＩＣチップ３０との間に第１ＤＡＦ４５が介在している。このため、リード端子６２を大きくしても、リード端子６２とＡＳＩＣチップ３０との間の短絡を防止できる。従って、リード端子６２の第１ボンディングワイヤ４４を接続できる範囲を広く確保できる。
また、ＡＳＩＣチップ３０の下面に設けられた第１ＤＡＦ４５の下面は、リードフレーム６０及びモールド樹脂４０により覆われており、検出装置１０の下面に露出していない。このため、ＡＳＩＣチップ３０及びセンサチップ２０への検出装置１０の下面から内部への水分の侵入を抑制しやすく、センサチップ２０に対しては、開口部５０以外から侵入した水分による影響がなくなるため、湿度計測時の精度を向上させることができる。
次に、第１実施形態に係る検出装置１０の製造方法について説明する。ここでは、まず、センサチップ２０を製造するプロセスについて説明する。図３～図４は、第１実施形態におけるセンサチップ２０の製造方法を示すフローチャートである。図５～図６は、第１実施形態におけるセンサチップ２０の製造方法を示す平面図である。図７～図１０は、第１実施形態におけるセンサチップ２０の製造方法を示す断面図である。
まず、図５（Ａ）に示すように、複数のチップ領域２０９を備えたウェハ２００を準備する（ステップＳ１０１）。ウェハ２００は、複数のチップ領域２０９が集合したデバイス領域２０１と、その周囲の周辺領域２０２とを有する１個のチップ領域２０９から１個のセンサチップ２０が得られる。各チップ領域２０９は、湿度検出部２１、温度検出部、加熱部、電極、配線等をウェハ２００の一方の面（表面２００Ａ）に含む。ウェハ２００はオリエンテーションフラット２０８が形成されている。ウェハ２００の厚さＴ０はセンサチップ２０の厚さよりも大きく、例えば５５０μｍ～６５０μｍである。ウェハ２００の直径は、例えば６インチ（１５．２４ｃｍ）である。チップ領域２０９はほぼ矩形状の平面形状を有し、Ｘ方向に平行な二辺と、Ｙ方向に平行な二辺とを有する。例えば、Ｘ方向に平行な二辺の長さは９００μｍ～１１００μｍであり、Ｙ方向に平行な二辺の長さは６００μｍ～８００μｍである。ウェハ２００の材料は、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）等である。
次に、ウェハ２００に含まれる水分を除去するためのベークを行う（ステップＳ１０２）。例えば、ベークの温度は１００℃～１５０℃であり、時間は１分間～３分間である。
次に、開口部５０を形成する位置に犠牲層となる保護層を形成する工程に入る。まず、図７（Ａ）に示すように、回転塗布により、ウェハ２００の表面２００Ａに保護層を形成するための感光性レジスト膜２１１を形成する（ステップＳ１０３）。感光性レジスト膜２１１は、例えば３００ｒｐｍ～６００ｒｐｍの回転速度で形成する。感光性レジスト膜２１１の厚さは、例えば５０μｍ～１００μｍである。感光性レジスト膜２１１の形成後にウェハ２００のエッジリンスを行う。感光性レジスト膜２１１のウェハ２００裏面への周り込が大きい場合、必要に応じて、バックリンスも行う。
次に、感光性レジスト膜２１１のプリベークを行う（ステップＳ１０４）。例えば、プリベークの温度は１００℃～１５０℃であり、時間は５分間～１０分間である。このプリベークにより、感光性レジスト膜２１１に含まれる溶媒が除去される。
なお、本実施形態では、後にセンサチップ２０となる領域の開口部５０の周囲にワイヤボンディングを行うため、ワイヤ高さを超える厚さの樹脂厚が必要であり、開口部５０の高さも同等の高さにする必要がある。しかしながら、一度の塗布ではその高さを稼ぐことが困難であるため、図７（Ｂ）に示すように、再度回転塗布により、感光性レジスト膜２１１の上に感光性レジスト膜２１２を形成する（ステップＳ１０５）。感光性レジスト膜２１２は、例えば３００ｒｐｍ～６００ｒｐｍの回転速度で形成する。感光性レジスト膜２１２の厚さは、例えば５０μｍ～１００μｍであり、感光性レジスト膜２１１の厚さと合わせると、例えば１００μｍ～２００μｍとなる。感光性レジスト膜２１２の形成後にウェハ２００のエッジリンスを行う。
次に、感光性レジスト膜２１２のプリベークを行う（ステップＳ１０６）。例えば、プリベークの温度は１００℃～１５０℃であり、時間は５分間～１０分間である。このプリベークにより、感光性レジスト膜２１２に含まれる溶媒が除去される。
次に、ウェハ２００のエッジリンスを行う（ステップＳ１０７）。ステップＳ１０６のプリベークの後にエッジリンスを行うことにより、中心から移動するレジストを無くした状態でエッジのレジストを除去できるためである。
次に、ウェハ２００のプリベークを行う（ステップＳ１０８）。例えば、プリベークの温度は１００℃～１５０℃であり、リンス液を飛ばす目的のためであり、時間は１分～２分程度でよい。
次に、感光性レジスト膜２１１及び２１２の露光を行う（ステップＳ１０９）。露光は、センサチップ２０の上に形成される開口部５０に対応するように行う。つまり、露光は、センサチップ２０の上面に設けられている湿度検出部２１及び温度検出部を包含する領域に対応するように行う。例えば、露光にはｉ線、ｇ線又はｈ線を用いることができ、エネルギーは５００ｍＪ～５５０ｍＪとする。
次に、感光性レジスト膜２１１及び２１２の現像を行う（ステップＳ１１０）。この結果、図５（Ｂ）及び図８（Ａ）に示すように、感光性レジストの保護層２１０が各チップ領域２０９に形成される。保護層２１０は湿度検出部２１及び温度検出部を覆う。例えば、保護層２１０は正方形状の平面形状を有し、各辺の長さは４００μｍ～６００μｍである。保護層２１０の高さは、上記処理では１００μｍ～２００μｍとしているが、例えば５０μｍ～５００μｍの範囲で適宜設定可能である。
保護層２１０の材料としては、本実施形態では、ノボラック系やアクリル系、ポリイミド系等、温度を掛けていくと軟化変形する性質を持つ材料を使用する。保護層２１０の複合弾性率は２５℃で４０００ＭＰａ～６０００ＭＰａ、モールド時の１６０℃～２００℃においては１ＭＰａ～１０ＭＰａであり、ＡＳＩＣチップ３０の弾性率及びセンサチップ２０の弾性率よりも小さく、各チップのバラツキを吸収できる。保護層２１０の弾性率は、ＡＳＩＣチップ３０の弾性率及びセンサチップ２０の弾性率の、好ましくは１／１０以下であり、より好ましくは１／５０以下であり、更に好ましくは１／１００以下である。
感光性レジスト膜２１１及び２１２の厚さは、リードフレーム６０、第１ＤＡＦ４５、ＡＳＩＣチップ３０、第２ＤＡＦ４２、センサチップ２０及び保護層２１０の総厚さが、後述の下型３２２の上面と上型３２１の下面との間の距離Ｌ０よりも大きくなる厚さとする。
次に、ウェハ２００の水洗及び乾燥を行う（ステップＳ１１１）。水洗には、例えば純水を用いる。乾燥には、例えばスピンドライヤーを用いる。例えば、回転速度は８００ｒｐｍ～１２００ｒｐｍとし、時間は８分間～１２分間とする。
次に、ウェハ２００のハードベークを行う（ステップＳ１１２）。例えば、ハードベークの温度は１５０℃～２００℃であり、時間は１５分間～２５分間である。このハードベークにより、ウェハ２００に残存している水分及び保護層２１０に残存している溶媒が除去される。
このようにして、表面２００Ａに複数の保護層２１０を備えたウェハ２００が得られる。複数の保護層２１０はデバイス領域２０１内に形成されている。
次に、ウェハ２００の他方の面（裏面２００Ｂ）にダイシングテープを貼り付け、加工装置に取り付ける（ステップＳ１１３）。加工装置としては、例えば株式会社ディスコのＤＦＤ６３６１を用いることができる。
次に、図６（Ａ）及び図８（Ｂ）に示すように、周辺領域２０２内でウェハ２００を環状に切断する（ステップＳ１１４）。この結果、周辺領域２０２がウェハ２００の半径方向で二分される。切断後の外側の部分は除去される。この切断では、切断後のウェハ２００の縁の接線が、オリエンテーションフラット２０８と一致するようにしてもよい。つまり、切断後のウェハ２００の縁が、オリエンテーションフラット２０８上に位置するようにしてもよい。また、切断後のウェハ２００の縁が、オリエンテーションフラット２０８よりもウェハ２００の中心側に位置するようにしてもよい。
次に、ダイシングテープに紫外線を照射することで接着力を低下させ、ウェハ２００を加工装置から取り出す（ステップＳ１１５）。この結果、図６（Ｂ）及び図９に示すように、周辺領域２０２の一部が除去されたウェハ２００が得られる。
次に、ウェハ２００の表面２００Ａに複数の保護層２１０の上から、複数の保護層２１０を覆うようにＢＧテープ２２０を貼り付ける（ステップＳ１１６）。この時、ＢＧテープ２２０は、ウェハ２００の全周にわたって周辺領域２０２に接触させる。ＢＧテープ２２０と周辺領域２０２との間に隙間があると、裏面研削（Ｂａｃｋ Ｇｒｉｎｄｉｎｇ）時に切削水がウェハ２００の表面２００Ａに侵入するおそれがある。ＢＧテープ２２０は、保護層の一例である。
次に、図１０に示すように、ＢＧテープ２２０をステージ２３０側に向けて、ウェハ２００をステージ２３０に固定し、研削装置２４０を用いてウェハ２００の裏面２００Ｂを研削する（ステップＳ１１７）。この裏面研削は、研削装置２４０をウェハ２００に押し付けながら行う。ウェハ２００の研削後の厚さＴ１は、センサチップ２０の厚さと同等であり、例えば２００μｍ～４００μｍである。
ステップＳ１１４において周辺領域２０２の一部が除去されているため、ステップＳ１１７の裏面研削では、ウェハ２００の撓みが抑制される。このため、研削装置２４０からウェハ２００に作用する圧力が面内で略均一になる。従って、裏面２００Ｂの研削後のウェハ２００の厚さは優れた面内均一性を有する。
次に、ＢＧテープ２２０に紫外線を照射することで接着力を低下させ、ウェハ２００からＢＧテープ２２０を剥がす（ステップＳ１１８）。
次に、ウェハ２００を複数のチップ領域２０９に個片化する（ステップＳ１１９）。
このようにして、複数の保護層２１０を備えたセンサチップ２０が製造される。
次に、保護層２１０を備えたセンサチップ２０と、ＡＳＩＣチップ３０とを用いて検出装置１０を製造するプロセスについて説明する。図１１～図１４は、第１実施形態に係る検出装置１０の製造方法を示す断面図である。
まず、図１１（Ａ）に示すように、ダイパッド６１及び複数のリード端子６２を備えたリードフレーム６０を準備する。リードフレーム６０は複数のチップ搭載領域６３を備えており、チップ搭載領域６３毎にダイパッド６１及び複数のリード端子６２が設けられている。次に、チップ搭載領域６３毎に、ダイパッド６１と、リード端子６２の内側の先端部との上に、第１ＤＡＦ４５を介してＡＳＩＣチップ３０を固着する。なお、実際には多数のチップ搭載領域６３がリードフレーム６０に設けられ、多数のＡＳＩＣチップ３０がダイパッド６１上に固着されるが、図１１（Ａ）では、簡略化のため、２つのチップ搭載領域６３及びセンサチップ２０のみを示している。ＡＳＩＣチップ３０は、センサチップ２０とは別に製造しておく。例えば、ＡＳＩＣチップ３０の下面に第１ＤＡＦ４５を貼り付けておき、第１ＤＡＦ４５をダイパッド６１と、リード端子６２の内側の先端部とに接着する。
次に、図１１（Ｂ）に示すように、各ＡＳＩＣチップ３０の上面上に、湿度検出部２１及び温度検出部を覆う保護層２１０を備えたセンサチップ２０を、第２ＤＡＦ４２を介して固着する。つまり、チップ搭載領域６３毎に、保護層２１０が設けられたセンサチップ２０を、下面をＡＳＩＣチップ３０に対向させてＡＳＩＣチップ３０の上に第２ＤＡＦ４２を介して設ける。例えば、センサチップ２０の下面に第２ＤＡＦ４２を貼り付けておき、第２ＤＡＦ４２をＡＳＩＣチップ３０に接着する。そして、オーブン等を用いて第１ＤＡＦ４５及び第２ＤＡＦ４２を加熱して硬化させる。
次に、図１２（Ａ）に示すように、チップ搭載領域６３毎に、各ＡＳＩＣチップ３０上の第２パッド３６とリード端子６２との間を第１ボンディングワイヤ４４で接続し、各センサチップ２０上のパッド２４とＡＳＩＣチップ３０上の第１パッド３５との間を、第２ボンディングワイヤ４３で接続する。例えば、第１ボンディングワイヤ４４は、リード端子６２上でボールボンディングした後、第２パッド３６上でウェッジボンディングする。リード端子６２の上に第１ボンディングワイヤ４４のワイヤバンプ４４Ａが形成される。また、例えば、第２ボンディングワイヤ４３は、第１パッド３５上でボールボンディングした後、パッド２４上でウェッジボンディングする。第１パッド３５の上に第２ボンディングワイヤ４３のワイヤバンプ４３Ａが形成される。このような順序でワイヤボンディングを行うことで、ＡＳＩＣチップ３０の上面を基準とした第１ボンディングワイヤ４４の頂部の高さを低く抑えることができ、センサチップ２０の上面を基準とした第２ボンディングワイヤ４３の頂部の高さを低く抑えることができる。以下、図１２（Ａ）に示す構成を、被成形品３１０ということがある。
次に、図１２（Ｂ）に示すように、上型３２１と下型３２２とからなる金型３２０を用意し、下型３２２の上に被成形品３１０を載置する。金型３２０は、トランスファモールド法による樹脂封止用の金型である。上型３２１の内面に離型フィルム３３０が設けられている。離型フィルム３３０は、上型３２１の内面全体を覆う面積を有する。また、離型フィルム３３０は、樹脂成型時の加熱温度に耐え得る耐熱性と、モールド樹脂４０及び金型３２０から容易に剥離することが可能な剥離性を有する。離型フィルム３３０は、例えば、ＥＴＦＥ（エチレン－テトラフロロエチレン）によって形成されている。離型フィルム３３０の２５℃における貯蔵弾性率は７００ＭＰａ～９００ＭＰａであり、損失弾性率は１０ＭＰａ～３０ＭＰａである。離型フィルム３３０の１８０℃における貯蔵弾性率は１０ＭＰａ～３０ＭＰａであり、損失弾性率は１．０ＭＰａ～３．０ＭＰａである。
次に、図１３（Ａ）に示すように、上型３２１を、離型フィルム３３０を介して下型３２２に当接させる。このとき、下型３２２の上面と上型３２１の下面との間の距離Ｌ０は、検出装置１０の厚さに予め設定されている。このとき、離型フィルム３３０が保護層２１０に接触し、上型３２１と下型３２２とにより被成形品３１０が厚さ方向に押圧される。この結果、リードフレーム６０、ＡＳＩＣチップ３０及びセンサチップ２０よりも弾性率が低い第１ＤＡＦ４５、第２ＤＡＦ４２及び保護層２１０が圧縮方向に弾性変形する。
このように上型３２１と下型３２２とを離型フィルム３３０を介して閉じた状態として、金型３２０を加熱し、金型３２０の内部空間へ、矢印３３１で示すように供給路を介してモールド樹脂４０を流し込む。これにより、センサチップ２０、ＡＳＩＣチップ３０、第２ボンディングワイヤ４３、第１ボンディングワイヤ４４及びリードフレーム６０がモールド樹脂４０で封止される。つまり、被成形品３１０を厚さ方向で押圧しながら金型３２０内の空間に樹脂を注入し、複数のチップ搭載領域６３に対して一括してモールド樹脂４０を形成する。金型３２０の加熱温度は、例えば１６０℃～２００℃とする。
モールド樹脂４０が固化した後、図１３（Ｂ）に示すように、上型３２１を下型３２２から分離する。上型３２１が下型３２２から分離されると、保護層２１０の圧縮が解かれる。一方、モールド樹脂４０が固化しているため、上型３２１が下型３２２から分離されても、第１ＤＡＦ４５及び第２ＤＡＦ４２は圧縮されたままである。つまり、第１ＤＡＦ４５及び第２ＤＡＦ４２は弾性変形したままである。そして、金型３２０から、モールド樹脂４０により封止された、保護層２１０を備えたセンサチップ２０、ＡＳＩＣチップ３０、第２ボンディングワイヤ４３、第１ボンディングワイヤ４４及びリードフレーム６０を取り出す。更に、離型フィルム３３０をモールド樹脂４０及び保護層２１０から剥離する。
次に、図１４（Ａ）に示すように、保護層２１０を除去する。保護層２１０は、例えばアッシングにより除去できる。保護層２１０が配置されていた部分に、湿度検出部２１及び温度検出部が露出する開口部５０がチップ搭載領域６３毎に形成される。アッシング以外にも、保護層２１０の材料により液剤を用いての除去も可能である。
そして、図１４（Ｂ）に示すように、モールド樹脂４０及びリードフレーム６０を切断する。つまり、モールド樹脂４０及びリードフレーム６０をチップ搭載領域６３毎に個片化する。
このようにして、複数の検出装置１０が製造される。
本実施形態では、金型３２０により第１ＤＡＦ４５、第２ＤＡＦ４２及び保護層２１０が厚さ方向で圧縮される。そして、この状態で金型３２０の内部空間に樹脂を注入して、モールド樹脂４０を形成する。このため、リードフレーム６０、ＡＳＩＣチップ３０及びセンサチップ２０の厚さが設計値からずれていたとしても、第１ＤＡＦ４５、第２ＤＡＦ４２及び保護層２１０が緩衝材として機能し、ばらつき（厚さのずれ）を吸収し、検出装置の厚さを設計値通りとしつつ、ＡＳＩＣチップ３０及びセンサチップ２０に作用する圧縮応力を抑制することができる。従って、リードフレーム６０、ＡＳＩＣチップ３０及びセンサチップ２０の厚さの設計値からずれが重畳したとしても、トランスファモールド法による封止時のＡＳＩＣチップ３０及びセンサチップ２０の割れを抑制することができる。
（第２実施形態）
次に、第２実施形態について説明する。図１５は、第２実施形態に係る検出装置の構成を示す断面図である。
第２実施形態に係る検出装置１２は、リードフレーム６０に代えて、リードフレーム７０を有する。リードフレーム７０は、ダイパッドを含まず、複数のリード端子７２を有する。リード端子７２は、第１実施形態におけるリード端子６２よりも検出装置１２の内側に向けて長く形成されている。また、リード端子７２の内側の先端部には、リード端子７２の上側の部分が下側の部分よりも内側に突出するように段差が形成されている。
他の構成は第１実施形態と同様である。
第２実施形態によっても第１実施形態と同様の効果が得られる。また、検出装置１２の下面におけるリードフレーム７０とモールド樹脂４０との境界の総長さが、第１実施形態に係る検出装置１０の下面におけるリードフレーム６０とモールド樹脂４０との境界の総長さよりも短い。このため、境界を通じた水分の侵入をより低減することができる。
（第３実施形態）
次に、第３実施形態について説明する。図１６は、第３実施形態に係る検出装置の構成を示す断面図である。
第３実施形態に係る検出装置１３では、モールド樹脂４０に、開口部５０に代えて、開口部８０が形成されている。開口部８０は、壁面がセンサチップ２０の上面にほぼ垂直な第１開口部８１と、開口面積が下方に向かうにつれて小さくなるテーパ状の第２開口部８２とを有する。第１開口部８１は、第２開口部８２よりもセンサチップ２０側にあり、第１開口部８１の下端がセンサチップ２０の上面に位置する。第２開口部８２の下端は第１開口部８１の上端に連続する。
他の構成は第１実施形態と同様である。
第３実施形態によっても第１実施形態と同様の効果が得られる。
次に、第３実施形態に係る検出装置１３の製造方法について説明する。検出装置１３の製造方法は、主として、保護層の形成方法と、上型３２１の構成との点で検出装置１０の製造方法と相違する。図１７は、第３実施形態に係る検出装置１３の製造方法を示す断面図である。
第３実施形態に係る検出装置１３の製造方法では、センサチップ２０を製造する際に、感光性レジスト膜２１２を形成せず、感光性レジスト膜２１１のみから保護層を形成する。すなわち、図３におけるステップＳ１０５の感光性レジスト膜２１２の形成と、ステップＳ１０６の感光性レジスト膜２１２のプリベークとを省略する。この結果、図１７（Ａ）に示すように、第１実施形態で形成される保護層２１０よりも低い保護層２１３により湿度検出部２１及び温度検出部が覆われたセンサチップ２０が得られる。
また、検出装置１３を製造する際には、図１７（Ａ）に示すように、モールド樹脂４０にチップ搭載領域６３毎に第２開口部８２を形成するための複数の凸部３２３を有する上型３２１が用いられる。凸部３２３の断面形状は台形状である。そして、図１７（Ｂ）に示すように、第１実施形態と同様に、上型３２１と下型３２２とを離型フィルム３３０を介して閉じた状態として、金型３２０を加熱し、金型３２０の内部空間へ、矢印３３１で示すように供給路を介してモールド樹脂４０を流し込む。
他の処理は第１実施形態に係る検出装置１０の製造方法と同様である。
第３実施形態では、感光性レジスト膜２１２の形成及びプリベークを省略できるため、プロセスの全体的な構成を簡略化できる。
（第４実施形態）
次に、第４実施形態について説明する。図１８は、第４実施形態に係る検出装置の構成を示す断面図である。
第４実施形態に係る検出装置１４では、ＡＳＩＣチップ３０に第１パッド３５が設けられておらず、ＡＳＩＣチップ３０の上面の平面視でセンサチップ２０と重なる領域にセンサチップ２０との接続用の第３パッドが設けられている。また、センサチップ２０にワイヤボンディング用のパッド２４が設けられておらず、センサチップ２０の下面にＡＳＩＣチップ３０との接続用の第４パッドが設けられている。そして、第３パッドと第４パッドとが、金バンプやはんだバンプ等の接続部材３７により互いに接続されている。
また、モールド樹脂４０のセンサチップ２０の上面より上の部分の厚さは、第１実施形態の半分程度である。例えば、モールド樹脂４０のセンサチップ２０の上面より上の部分の厚さは、第３実施形態における第１開口部８１の深さと同程度である。
他の構成は第１実施形態と同様である。
第４実施形態によっても第１実施形態と同様の効果が得られる。また、第２ボンディングワイヤ４３が不要となるため、検出装置１０よりも薄型化できる。
次に、第４実施形態に係る検出装置１４の製造方法について説明する。検出装置１４の製造方法は、主として、センサチップ２０の実装方法と、保護層の形成方法と、下型３２２の上面と上型３２１の下面との間の距離との点で検出装置１０の製造方法と相違する。図１９は、第４実施形態に係る検出装置１４の製造方法を示す断面図である。
第４実施形態に係る検出装置１４の製造方法では、第３実施形態と同様に、センサチップ２０を製造する際に、感光性レジスト膜２１２を形成せず、感光性レジスト膜２１１のみから保護層を形成する。すなわち、図３におけるステップＳ１０５の感光性レジスト膜２１２の形成と、ステップＳ１０６の感光性レジスト膜２１２のプリベークとを省略する。この結果、図１９（Ａ）に示すように、第１実施形態で形成される保護層２１０よりも低い保護層２１３により湿度検出部２１及び温度検出部が覆われたセンサチップ２０が得られる。
また、センサチップ２０は、第２ＤＡＦ４２を用いずに、ＡＳＩＣチップ３０の第３パッドとセンサチップ２０の第４パッドとの間にはんだ等の接続部材３７を設け、リフロー等を行うことにより、ＡＳＩＣチップ３０にフリップチップ実装する。このため、第２ボンディングワイヤ４３による接続は行わない。
更に、図１９（Ｂ）に示すように、上型３２１の下面は平坦であり、離型フィルム３３０を介して上型３２１を下型３２２に当接させた時の、下型３２２の上面と上型３２１の下面との間の距離Ｌ１は、第１実施形態における距離Ｌ０よりも小さい。例えば、距離Ｌ１は、保護層２１０と保護層２１３の高さの差の分だけ距離Ｌ０よりも小さい。
他の処理は第１実施形態に係る検出装置１０の製造方法と同様である。
第４実施形態でも、感光性レジスト膜２１２の形成及びプリベークを省略できるため、プロセスの全体的な構成を簡略化できる。
なお、感光性レジスト膜２１１及び２１２の材料は、例えばノボラック系樹脂、アクリル系樹脂又はポリイミド系樹脂である。つまり、保護層２１０の材料は、例えばノボラック系樹脂、アクリル系樹脂又はポリイミド系樹脂である。また、液体のレジストの回転塗布に代えて、膜状のレジストの貼り付けを行ってもよい。
保護層２１０、２１３の平面形状は矩形状に限定されず、他の多角形状、円形状又は楕円形状等であってもよい。
なお、保護層２１０、２１３の材料は感光性レジストに限定されない。例えば、保護層２１０、２１３の材料はセルロース等の非感光性の材料であってもよい。例えば、セルロースの溶媒としてアセトンを用い、セルロースのアセトン溶液をスピンコートにより塗布し、ベークによりアセトンを除去する。この塗布及びベークを繰り返すことで、所望の厚さを有するセルロースの膜を形成する。その後、一般的なノボラック系の感光性レジスト等の塗布、露光及び現像により、保護層２１０、２１３を形成する領域を覆い、他の領域を露出するレジストマスクを形成する。そして、セルロースの膜のレジストマスクから露出している部分を、アセトンにより除去するか、又は反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）により除去する。その後、酢酸ブチルを用いてレジストマスクを除去する。このようにして、非感光性膜の保護層２１０、２１３を形成することができる。
以上、好ましい実施の形態について説明したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
１０、１２、１３、１４：検出装置
２０：センサチップ
２１：湿度検出部
３０：ＡＳＩＣチップ
４０：モールド樹脂
４２、４５：ＤＡＦ
４３、４４：ボンディングワイヤ
５０：開口部
６０：リードフレーム
６１：ダイパッド
６２：リード端子
６３：チップ搭載領域
２１０、２１３：保護層
２１１、２１２：感光性レジスト膜

Claims (16)

  1. 外部導出リードを有するリードフレームと、
    前記リードフレームの上に、弾性を有する第１絶縁膜を介して設けられた半導体集積回路チップと、
    前記外部導出リードと前記半導体集積回路チップとを電気的に接続する第１ボンディングワイヤと、
    第１面と、前記第１面とは反対側の第２面とを有し、前記第２面に検出部が設けられ、前記第１面を前記半導体集積回路チップに対向させて前記半導体集積回路チップの上に設けられたセンサチップと、
    前記リードフレーム、前記半導体集積回路チップ、前記センサチップ及び前記第１ボンディングワイヤを封止するモールド樹脂と、
    を有し、
    前記センサチップは、前記半導体集積回路チップに電気的に接続され、
    前記モールド樹脂には、前記検出部が露出する開口部が形成されている検出装置。
  2. 前記半導体集積回路チップは、少なくとも前記外部導出リードの上に、前記第１絶縁膜を介して設けられている請求項１に記載の検出装置。
  3. 前記半導体集積回路チップは、前記外部導出リードの上に、前記第１絶縁膜を介して設けられている請求項２に記載の検出装置。
  4. 前記リードフレームは、ダイパッドを有し、前記半導体集積回路チップは、前記ダイパッドの上に設けられている請求項２に記載の検出装置。
  5. 前記センサチップは第２絶縁膜を介して前記半導体集積回路チップの上に設けられており、
    前記半導体集積回路チップと前記センサチップとを電気的に接続し、前記モールド樹脂により封止された第２ボンディングワイヤを有する請求項１乃至４のいずれか１項に記載の検出装置。
  6. 前記第２面を基準として、前記モールド樹脂の上面の高さは、前記第２ボンディングワイヤの頂部の高さよりも高い請求項５に記載の検出装置。
  7. 前記第２絶縁膜の弾性率は、前記半導体集積回路チップの弾性率及び前記センサチップの弾性率よりも小さい請求項５又は６に記載の検出装置。
  8. 前記第１絶縁膜の弾性率は、前記半導体集積回路チップの弾性率及び前記センサチップの弾性率よりも小さい請求項１乃至７のいずれか１項に記載の検出装置。
  9. 外部導出リードを有するリードフレームの上に、第１絶縁膜を介して半導体集積回路チップを設ける工程と、
    第１面と、前記第１面とは反対側の第２面とを有し、前記第２面に検出部が設けられ、前記検出部を覆う保護層が形成されたセンサチップを、前記第１面を前記半導体集積回路チップに対向させて前記半導体集積回路チップの上に設ける工程と、
    前記外部導出リードと前記半導体集積回路チップとを第１ボンディングワイヤにより電気的に接続する工程と、
    金型により前記保護層を押圧しながら前記金型内の空間に樹脂を注入して、前記リードフレーム、前記半導体集積回路チップ、前記センサチップ及び前記第１ボンディングワイヤを封止するモールド樹脂を形成する工程と、
    前記モールド樹脂を形成した後に、前記保護層を除去して、前記モールド樹脂に前記検出部が露出する開口部を形成する工程と、
    を有する検出装置の製造方法。
  10. 複数のチップ搭載領域を備え、前記チップ搭載領域毎に外部導出リードを有するリードフレームを準備する工程と、
    前記チップ搭載領域毎に、前記リードフレームの上に、第１絶縁膜を介して半導体集積回路チップを設ける工程と、
    前記チップ搭載領域毎に、第１面と、前記第１面とは反対側の第２面とを有し、前記第２面に検出部が設けられ、前記検出部を覆う保護層が形成されたセンサチップを、前記第１面を前記半導体集積回路チップに対向させて前記半導体集積回路チップの上に設ける工程と、
    前記チップ搭載領域毎に、前記外部導出リードと前記半導体集積回路チップとを第１ボンディングワイヤにより電気的に接続する工程と、
    前記複数のチップ搭載領域に対して一括して、金型により前記保護層を押圧しながら前記金型内の空間に樹脂を注入して、前記リードフレーム、前記半導体集積回路チップ、前記センサチップ及び前記第１ボンディングワイヤを封止するモールド樹脂を形成する工程と、
    前記モールド樹脂を形成した後に、前記チップ搭載領域毎に、前記保護層を除去して、前記モールド樹脂に前記検出部が露出する開口部を形成する工程と、
    前記開口部を形成した後に、前記リードフレーム及び前記モールド樹脂を前記チップ搭載領域毎に個片化する工程と、
    を有する検出装置の製造方法。
  11. 前記保護層の弾性率は、前記半導体集積回路チップの弾性率及び前記センサチップの弾性率よりも小さい請求項９又は１０に記載の検出装置の製造方法。
  12. 前記半導体集積回路チップは、少なくとも前記外部導出リードの上に、前記第１絶縁膜を介して設けられる請求項９乃至１１のいずれか１項に記載の検出装置の製造方法。
  13. 前記リードフレームは、ダイパッドを有し、
    前記半導体集積回路チップは、前記外部導出リード及び前記ダイパッドの上に、前記第１絶縁膜を介して設けられる請求項１２に記載の検出装置の製造方法。
  14. 前記センサチップは第２絶縁膜を介して前記半導体集積回路チップの上に設けられ、
    前記センサチップを設ける工程と前記モールド樹脂を形成する工程との間に、前記チップ搭載領域毎に、前記半導体集積回路チップと前記センサチップとを第２ボンディングワイヤにより電気的に接続する工程を有し、
    前記第２ボンディングワイヤは、前記モールド樹脂により封止される請求項９乃至１３のいずれか１項に記載の検出装置の製造方法。
  15. 前記第２絶縁膜の弾性率は、前記半導体集積回路チップの弾性率及び前記センサチップ２０の弾性率よりも小さい請求項１４に記載の検出装置の製造方法。
  16. 前記第１絶縁膜の弾性率は、前記半導体集積回路チップの弾性率及び前記センサチップ２０の弾性率よりも小さい請求項９乃至１５のいずれか１項に記載の検出装置の製造方法。
JP2021058777A 2021-03-30 2021-03-30 検出装置及び検出装置の製造方法 Pending JP2022155336A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021058777A JP2022155336A (ja) 2021-03-30 2021-03-30 検出装置及び検出装置の製造方法
CN202210256051.5A CN115148698A (zh) 2021-03-30 2022-03-15 检测装置以及检测装置的制造方法
KR1020220035698A KR20220136153A (ko) 2021-03-30 2022-03-23 검출 장치 및 검출 장치의 제조 방법
US17/656,446 US20220315413A1 (en) 2021-03-30 2022-03-25 Sensing device and method for manufacturing sensing device
EP22164575.7A EP4067297A1 (en) 2021-03-30 2022-03-25 Sensing device and method for manufacturing sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021058777A JP2022155336A (ja) 2021-03-30 2021-03-30 検出装置及び検出装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022155336A true JP2022155336A (ja) 2022-10-13

Family

ID=81387054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021058777A Pending JP2022155336A (ja) 2021-03-30 2021-03-30 検出装置及び検出装置の製造方法

Country Status (5)

Country Link
US (1) US20220315413A1 (ja)
EP (1) EP4067297A1 (ja)
JP (1) JP2022155336A (ja)
KR (1) KR20220136153A (ja)
CN (1) CN115148698A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023094953A1 (en) 2021-11-25 2023-06-01 Ricoh Company, Ltd. Medium processing apparatus and image forming system incorporating same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082681B2 (en) * 2013-03-29 2015-07-14 Stmicroelectronics Pte Ltd. Adhesive bonding technique for use with capacitive micro-sensors
JP2016018979A (ja) 2014-07-11 2016-02-01 株式会社デンソー モールドパッケージ
US9362479B2 (en) * 2014-07-22 2016-06-07 Freescale Semiconductor, Inc. Package-in-package semiconductor sensor device
US9431442B2 (en) * 2015-02-02 2016-08-30 Apple Inc. Overmolded reconstructed camera module
CN214748552U (zh) * 2018-06-20 2021-11-16 株式会社村田制作所 按压传感器和按压检测装置
JP7120520B2 (ja) 2018-11-16 2022-08-17 ミネベアミツミ株式会社 湿度検出装置及び温度検出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023094953A1 (en) 2021-11-25 2023-06-01 Ricoh Company, Ltd. Medium processing apparatus and image forming system incorporating same

Also Published As

Publication number Publication date
US20220315413A1 (en) 2022-10-06
CN115148698A (zh) 2022-10-04
KR20220136153A (ko) 2022-10-07
EP4067297A1 (en) 2022-10-05

Similar Documents

Publication Publication Date Title
TWI414027B (zh) 晶片尺寸封裝件及其製法
US11855023B2 (en) Wafer level fan out semiconductor device and manufacturing method thereof
KR20100071485A (ko) 웨이퍼 레벨 패키지의 제조방법
JP2011204765A (ja) 半導体装置の製造方法及び半導体装置
TWI421956B (zh) 晶片尺寸封裝件及其製法
JP5685012B2 (ja) 半導体パッケージの製造方法
TW202023007A (zh) 半導體封裝結構及其製法
CN109860065B (zh) 一种扇出型封装方法
TWI713849B (zh) 半導體製程及半導體結構
JP3756689B2 (ja) 半導体装置及びその製造方法
JP2022155336A (ja) 検出装置及び検出装置の製造方法
JP3706492B2 (ja) 半導体装置およびその製造方法
TWI588954B (zh) 晶片封裝體及其製造方法
JP2022149230A (ja) 半導体装置の製造方法
TW201810557A (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
TWM610828U (zh) 半導體元件封裝結構
WO1999049512A1 (fr) Dispositif a semi-conducteur et procede de fabrication associe
JP2023149073A (ja) 検知装置、検知装置の製造方法及び検知システムの製造方法
JP2022149231A (ja) 半導体装置の製造方法
US20220310399A1 (en) Method for manufacturing semiconductor device
US20090283896A1 (en) Package structure and method
TWI730933B (zh) 晶片封裝結構及其製作方法
JP4230833B2 (ja) 半導体装置および半導体装置の製造方法
JPS62150859A (ja) 半導体装置
JPH0582679A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240304