TWI588954B - 晶片封裝體及其製造方法 - Google Patents
晶片封裝體及其製造方法 Download PDFInfo
- Publication number
- TWI588954B TWI588954B TW105102232A TW105102232A TWI588954B TW I588954 B TWI588954 B TW I588954B TW 105102232 A TW105102232 A TW 105102232A TW 105102232 A TW105102232 A TW 105102232A TW I588954 B TWI588954 B TW I588954B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- chip package
- adhesive layer
- wafer
- spacer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本發明是有關一種晶片封裝體及一種晶片封裝體的製造方法。
習知的晶片封裝體包含晶片與導線。晶片具有焊墊與矽基底。導線可用打線的方式電性連接焊墊與電路板。然而,打線製程的成本高,且導線會占用空間,因此近年來,晶片封裝體多以晶片尺寸封裝(Chip Scale Package;CSP)技術製作,使球閘陣列(Ball Grid Array;BGA)形成於晶片的背面後,再與電路板接合。
然而,受限於晶片封裝體的製程能力,需使用具有足夠厚度的矽基底才可避免晶片封裝體在製造過程中破裂而損壞,因此會造成材料成本增加。此外,習知晶片封裝體的電容容易衰減,因此會影響其感測能力,例如感測指紋按壓的能力。
本發明之一技術態樣為一種晶片封裝體。
根據本發明一實施方式,一種晶片封裝體包含晶片、間隔層、固定性黏著層、支撐件、緩衝層、重佈線層、阻隔層與導電結構。晶片具有基底、焊墊與感測區。基底具有側面及相對的第一表面與第二表面。基底的側面連接第一表面與第二表面。焊墊與感測區位於第一表面上,且焊墊凸出於基底的側面。間隔層位於第一表面上,且間隔層環繞感測區。固定性黏著層覆蓋基底的第二表面、側面與凸出側面的焊墊上。固定性黏著層位於支撐件與基底之間。支撐件與固定性黏著層具有缺口,使凸出側面的焊墊裸露。緩衝層位於支撐件上。重佈線層位於緩衝層上與朝向缺口的支撐件、固定性黏著層與焊墊上。阻隔層覆蓋重佈線層、緩衝層與裸露的焊墊。阻隔層具有開口,使重佈線層裸露。導電結構位於開口中的重佈線層上。
本發明之一技術態樣為一種晶片封裝體的製造方法。
根據本發明一實施方式,一種晶片封裝體的製造方法包含下列步驟。形成間隔層於晶圓的焊墊上,且間隔層環繞晶圓的感測區。使用暫時黏著層將載體接合於間隔層上。蝕刻晶圓之基底,使焊墊凸出於基底的側面。使用固定性黏著層將支撐件接合於晶圓,使得固定性黏著層位於支撐件與基底之間。形成緩衝層於支撐件上。於緩衝層、支撐件與固定性黏著層形成缺口,使凸出於基底側面的焊墊裸露。形成重佈線層於緩衝層上與朝向缺口的支撐件、固定性黏著層與焊墊上。形成阻隔層覆蓋重佈線層、緩衝層與裸露的焊墊,且阻隔層具有開口。形成導電結構於阻隔層之開口中的重佈線層上。
在本發明上述實施方式中,晶片封裝體在製作時,係使用暫時黏著層將載體接合於間隔層上。載體能提供晶片支撐強度,以避免晶片封裝體在製程中破裂而損壞,可提升晶片封裝體的良率。此外,由於載體接合於間隔層上,因此可選用厚度薄的基底製作晶片封裝體,以節省材料的成本,並提升設計上的便利性。晶片封裝體在切割製程前,係以晶圓尺寸(wafer level)的製程製作,因此製作的成本較習知打線製程低。另一方面,在切割製程後的晶片封裝體為晶片尺寸封裝(CSP),對於微小化設計有所助益。
100~100e‧‧‧晶片封裝體
102‧‧‧暫時黏著層
104‧‧‧載體
110‧‧‧晶片
110a‧‧‧晶圓
111‧‧‧第一表面
112‧‧‧基底
113‧‧‧第二表面
114‧‧‧焊墊
115‧‧‧側面
116‧‧‧感測區
120‧‧‧間隔層
130‧‧‧固定性黏著層
135‧‧‧缺口
140‧‧‧支撐件
150‧‧‧緩衝層
160‧‧‧重佈線層
170‧‧‧阻隔層
172‧‧‧開口
180‧‧‧導電結構
192‧‧‧電路板
194‧‧‧絕緣件
196‧‧‧第一介電層
198‧‧‧第二介電層
L-L‧‧‧線段
S1~S9‧‧‧步驟
第1圖繪示根據本發明一實施方式之晶片封裝體的剖面圖。
第2圖繪示根據本發明一實施方式之晶片封裝體的製造方法的流程圖。
第3圖繪示根據本發明一實施方式之晶圓形成間隔層後的剖面圖。
第4圖繪示第3圖之間隔層接合載體後的剖面圖。
第5圖繪示第4圖之基底蝕刻後的剖面圖。
第6圖繪示第5圖之晶圓接合支撐件後的剖面圖。
第7圖繪示第6圖之支撐件形成緩衝層與重佈線層後的剖面圖。
第8圖繪示第7圖之重佈線層形成阻隔層與導電結構後的剖面圖。
第9圖繪示第8圖之切割後的結構設置於電路板時的剖面圖。
第10圖繪示第9圖之暫時黏著層與載體移除後的剖面圖。
第11圖繪示第10圖之電路板形成絕緣件後的剖面圖。
第12圖繪示第11圖之絕緣件與晶片形成第一介電層後的剖面圖。
第13圖繪示第12圖之第一介電層形成第二介電層後的剖面圖。
以下將以圖式揭露本發明之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本發明。也就是說,在本發明部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖繪示根據本發明一實施方式之晶片封裝體100的剖面圖。如圖所示,晶片封裝體100包含晶片110、間隔層120、固定性黏著層130、支撐件140、緩衝層150、重佈線層160、阻隔層170與導電結構180。晶片110具有基底112、焊墊114與感測區116。基底112具有側面115及相對的第一表
面111與第二表面113。基底112的側面115連接第一表面111與第二表面113。焊墊114與感測區116位於第一表面111上,且焊墊114凸出於基底112的側面115。
間隔層120位於第一表面111上,且間隔層120環繞感測區116。固定性黏著層130覆蓋基底112的第二表面113、側面115與凸出側面115的焊墊114上。固定性黏著層130位於支撐件140與基底112之間。支撐件140與固定性黏著層130具有缺口135,使凸出側面115的焊墊114裸露。緩衝層150位於支撐件140上。
重佈線層160位於緩衝層150上與朝向缺口135的支撐件140、固定性黏著層130與焊墊114上。阻隔層170覆蓋重佈線層160、緩衝層150與裸露的焊墊114。阻隔層170具有開口172,使重佈線層160裸露。導電結構180位於開口172中的重佈線層160上。由於緩衝層150位於支撐件140與重佈線層160之間,因此能避免支撐件140因熱脹冷縮而影響重佈線層160與導電結構180間的連接。
在本實施方式中,晶片封裝體100可以為指紋感測器(fingerprint sensor),但並不用以限制本發明。基底112的材質可以包含矽。晶片110還可包含位在基底112上的內層介電層(ILD)、內金屬介電層(IMD)與鈍化層(passivation layer),且焊墊114位於鈍化層中。支撐件140的材質可以包含玻璃,可提升晶片封裝體100的強度。重佈線層160的材質可以包含鋁或銅,可採用物理氣相沉積(PVD)的方式覆蓋緩衝層150、支撐件140、固定性黏著層130與焊墊114後,再利用圖
案化製程形成。圖案化製程可包含曝光、顯影與蝕刻等光微影技術。導電結構180可以球閘陣列(BGA)的錫球或導電凸塊。間隔層120、緩衝層150與阻隔層170的材質可以包含環氧樹脂(epoxy)。
在以下敘述中,將說明晶片封裝體的製造方法。
第2圖繪示根據本發明一實施方式之晶片封裝體的製造方法的流程圖。晶片封裝體的製造方法包含下列步驟。在步驟S1中,形成間隔層於晶圓的焊墊上,且間隔層環繞晶圓的感測區。接著在步驟S2中,使用暫時黏著層將載體接合於間隔層上。之後在步驟S3中,蝕刻晶圓之基底,使焊墊凸出於基底的側面。接著在步驟S4中,使用固定性黏著層將支撐件接合於晶圓,使得固定性黏著層位於支撐件與基底之間。在步驟S5中,形成緩衝層於支撐件上。接著在步驟S6中,於緩衝層、支撐件與固定性黏著層形成缺口,使凸出於基底側面的焊墊裸露。之後在步驟S7中,形成重佈線層於緩衝層上與朝向缺口的支撐件、固定性黏著層與焊墊上。接著在步驟S8中,形成阻隔層覆蓋重佈線層、緩衝層與裸露的焊墊,且阻隔層具有開口。最後在步驟S9中,形成導電結構於阻隔層之開口中的重佈線層上。
在以下敘述中,晶圓110a意指第1圖之晶片110尚未經切割製程的半導體結構。
第3圖繪示根據本發明一實施方式之晶圓110a形成間隔層120後的剖面圖。第4圖繪示第3圖之間隔層120接合載體104後的剖面圖。同時參閱第3圖與第4圖,提供具有基底
112、焊墊114與感測區116的晶圓110a。間隔層120可形成於焊墊114上,且間隔層120環繞感測區116。接著,使用暫時黏著層102將載體104接合於間隔層120上,使暫時黏著層102位於載體104與間隔層120之間,且載體104覆蓋感測區116。載體104可提供基底112支撐力,可避免基底112在後續製程中受力而破裂。
第5圖繪示第4圖之基底112蝕刻後的剖面圖。第6圖繪示第5圖之晶圓110a接合支撐件140後的剖面圖。同時參閱第5圖與第6圖,待載體104接合於間隔層120後,可蝕刻晶圓110a之基底112,使焊墊114凸出於基底112的側面115。接著,可使用固定性黏著層130將支撐件140接合於晶圓110a,使得固定性黏著層130位於支撐件140與基底112之間。
第7圖繪示第6圖之支撐件140形成緩衝層150與重佈線層160後的剖面圖。同時參閱第6圖與第7圖,待支撐件140與基底112接合後,可於支撐件140上形成緩衝層150。接著,可使用刀具於緩衝層150、支撐件140與固定性黏著層130形成缺口135,使凸出於基底112之側面115的焊墊114裸露。之後,便可在緩衝層150上與朝向缺口135的支撐件140、固定性黏著層130與焊墊114上形成重佈線層160,而得到第7圖的結構。在本實施方式中,重佈線層160電性接觸焊墊114的側面。
第8圖繪示第7圖之重佈線層160形成阻隔層170與導電結構180後的剖面圖。同時參閱第7圖與第8圖,待重佈線層160形成後,可形成阻隔層170覆蓋重佈線層160、緩衝層
150與裸露的焊墊114,且阻隔層170可經圖案化製程而具有開口172。接著,可於阻隔層170之開口172中的重佈線層160上形成導電結構180。如此一來,導電結構180便可經由重佈線層160電性連接焊墊114。之後,可使用刀具沿缺口135(即沿線段L-L)切割載體104與間隔層120。
待第8圖的結構切割後,在一實施方式中,可去除暫時黏著層102的黏性,並從間隔層120上移除載體104。去除暫時黏著層102黏性的方式例如照射紫外光於暫時黏著層102,或將暫時黏著層102浸泡於化學液體中。待載體104移除後,便可得到第1圖之晶片封裝體100。
第9圖繪示第8圖之切割後的結構設置於電路板192時的剖面圖。同時參閱第8圖與第9圖,待第8圖的結構切割後,可將導電結構180電性連接於電路板192,而得到晶片封裝體100a。
第10圖繪示第9圖之暫時黏著層102與載體104移除後的剖面圖。同時參閱第9圖與第10圖,待導電結構180電性連接於電路板192後,可去除暫時黏著層102的黏性,並從間隔層120上移除載體104,而得到晶片封裝體100b。
第11圖繪示第10圖之電路板192形成絕緣件194後的剖面圖。同時參閱第10圖與第11圖,待載體104從間隔層120移除後,可於電路板192上形成絕緣件194,而得到晶片封裝體100c。在本實施方式中,絕緣件194環繞阻隔層170與間隔層120,且絕緣件194係以模具成型(molding)的方式形成。
第12圖繪示第11圖之絕緣件194與晶片110形成第一介電層196後的剖面圖。同時參閱第11圖與第12圖,待絕緣件194形成後,可於絕緣件194與晶片110上形成第一介電層196,而得到晶片封裝體100d。在本實施方式中,第一介電層196的材質可以包含氧化鈦或鈦酸鍶,為高介電(high-k)材料。利用第一介電層196的材料特性,可避免電容衰減,能提升晶片封裝體100d感測指紋按壓的能力。第一介電層196可用塗佈(coating)、沉積或印刷的方式形成。
第13圖繪示第12圖之第一介電層196形成第二介電層198後的剖面圖。同時參閱第12圖與第13圖,當第一介電層196的硬度不足時,為了防止晶片110的感測區116因使用者按壓而損壞,可於第一介電層196上形成第二介電層198,而得到晶片封裝體100e。在本實施方式中,第二介電層198的硬度大於第一介電層196的硬度,可提升晶片封裝體100e的強度。
與習知技術相較,本發明之晶片封裝體在製作時,係使用暫時黏著層將載體接合於間隔層上。載體能提供晶片支撐強度,以避免晶片封裝體在製程中破裂而損壞,可提升晶片封裝體的良率。此外,由於載體接合於間隔層上,因此可選用厚度薄的基底製作晶片封裝體,以節省材料的成本,並提升設計上的便利性。晶片封裝體在切割製程前,係以晶圓尺寸(wafer level)的製程製作,因此製作的成本較習知打線製程低。另一方面,在切割製程後的晶片封裝體為晶片尺寸封裝(CSP),對於微小化設計有所助益。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S1~S9‧‧‧步驟
Claims (20)
- 一種晶片封裝體,包含:一晶片,具有一基底、一焊墊與一感測區,該基底具有一側面及相對的一第一表面與一第二表面,該側面連接該第一表面與該第二表面,該焊墊與該感測區位於該第一表面上,且該焊墊凸出於該側面;一間隔層,位於該第一表面上,且環繞該感測區,該間隔層具有背對該第一表面的一頂面,且該頂面是裸露的;一固定性黏著層,覆蓋該第二表面、該側面與凸出該側面的該焊墊上;一支撐件,該固定性黏著層位於該支撐件與該基底之間,該支撐件與該固定性黏著層具有一缺口,使凸出該側面的該焊墊裸露;一緩衝層,位於該支撐件上;一重佈線層,位於該緩衝層上與朝向該缺口的該支撐件、該固定性黏著層與該焊墊上,且該重佈線層延伸至該間隔層中且未超過該間隔層的該頂面;一阻隔層,覆蓋該重佈線層、該緩衝層與裸露的該焊墊,且該阻隔層具有一開口,使該重佈線層裸露;以及一導電結構,位於該開口中的該重佈線層上。
- 如請求項1所述之晶片封裝體,更包含:一電路板,電性連接該導電結構。
- 如請求項2所述之晶片封裝體,更包含: 一絕緣件,位於該電路板上且環繞該阻隔層與該間隔層。
- 如請求項3所述之晶片封裝體,更包含:一第一介電層,位於該絕緣件與該晶片上。
- 如請求項4所述之晶片封裝體,其中該第一介電層的材質包含氧化鈦或鈦酸鍶。
- 如請求項4所述之晶片封裝體,更包含:一第二介電層,位於該第一介電層上。
- 如請求項6所述之晶片封裝體,其中該第二介電層的硬度大於該第一介電層的硬度。
- 如請求項2所述之晶片封裝體,更包含:一載體,位於該間隔層上,且覆蓋該感測區。
- 如請求項8所述之晶片封裝體,更包含:一暫時黏著層,位於該載體與該間隔層之間。
- 如請求項1所述之晶片封裝體,其中該支撐件的材質包含玻璃。
- 一種晶片封裝體的製造方法,包含下列步驟: 形成一間隔層於一晶圓的一焊墊上,且該間隔層環繞該晶圓的一感測區;使用一暫時黏著層將一載體接合於該間隔層上;蝕刻該晶圓之一基底,使該焊墊凸出於該基底的一側面;使用一固定性黏著層將一支撐件接合於該晶圓,使得該固定性黏著層位於該支撐件與該基底之間;形成一緩衝層於該支撐件上;於該緩衝層、該支撐件與該固定性黏著層形成一缺口,使凸出於該側面的該焊墊裸露;形成一重佈線層於該緩衝層上與朝向該缺口的該支撐件、該固定性黏著層與該焊墊上;形成一阻隔層覆蓋該重佈線層、該緩衝層與裸露的該焊墊,且該阻隔層具有一開口;以及形成一導電結構於該開口中的該重佈線層上。
- 如請求項11所述之晶片封裝體的製造方法,更包含:沿該缺口切割該載體與該間隔層。
- 如請求項12所述之晶片封裝體的製造方法,更包含:電性連接一電路板於該導電結構。
- 如請求項13所述之晶片封裝體的製造方法,更包含: 去除該暫時黏著層的黏性;以及從該間隔層上移除該載體。
- 如請求項14所述之晶片封裝體的製造方法,其中去除該暫時黏著層的黏性包含:照射紫外光於該暫時黏著層或將該暫時黏著層浸泡於一化學液體中。
- 如請求項14所述之晶片封裝體的製造方法,更包含:形成一絕緣件於該電路板上,且該絕緣件環繞該阻隔層與該間隔層。
- 如請求項16所述之晶片封裝體的製造方法,其中該絕緣件係以模具成型的方式形成。
- 如請求項16所述之晶片封裝體的製造方法,更包含:形成一第一介電層於該絕緣件與該晶片上。
- 如請求項18所述之晶片封裝體的製造方法,其中該第一介電層係以塗佈、沉積或印刷的方式形成。
- 如請求項18所述之晶片封裝體的製造方法,更包含: 形成一第二介電層於該第一介電層上,其中該第二介電層的硬度大於該第一介電層的硬度。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562116763P | 2015-02-16 | 2015-02-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201631718A TW201631718A (zh) | 2016-09-01 |
TWI588954B true TWI588954B (zh) | 2017-06-21 |
Family
ID=57013710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105102232A TWI588954B (zh) | 2015-02-16 | 2016-01-25 | 晶片封裝體及其製造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN105895572B (zh) |
TW (1) | TWI588954B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107464760A (zh) * | 2017-08-17 | 2017-12-12 | 华天科技(西安)有限公司 | 一种具有硅通孔的指纹识别芯片的封装结构及其封装方法 |
CN107545246A (zh) * | 2017-08-17 | 2018-01-05 | 华天科技(西安)有限公司 | 一种指纹识别芯片的封装结构及其封装方法 |
CN112243317B (zh) * | 2019-07-18 | 2022-01-18 | 欣兴电子股份有限公司 | 线路板结构及其制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050009238A1 (en) * | 2003-02-06 | 2005-01-13 | Mitsuru Okigawa | Semiconductor integrated device including support substrate fastened using resin, and manufacturing method thereof |
US20080111228A1 (en) * | 2006-11-13 | 2008-05-15 | China Wafer Level Csp Ltd. | Wafer Level Chip Size Packaged Chip Device With An N-Shape Junction Inside And Method Of Fabricating The Same |
US20080164550A1 (en) * | 2007-01-08 | 2008-07-10 | Visera Technologies Company Limited | Electronic assembly for image sensor device and fabrication method thereof |
TW201027641A (en) * | 2009-01-06 | 2010-07-16 | Xintec Inc | Electronic device package and fabrication method thereof |
TW201135922A (en) * | 2010-04-06 | 2011-10-16 | Kingpak Tech Inc | Wafer level image sensor packaging structure and manufacturing method for the same |
TW201448188A (zh) * | 2010-08-26 | 2014-12-16 | Xintex Inc | 影像感測晶片封裝體及其形成方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6737295B2 (en) * | 2001-02-27 | 2004-05-18 | Chippac, Inc. | Chip scale package with flip chip interconnect |
CN102446882B (zh) * | 2011-12-30 | 2013-12-04 | 北京工业大学 | 一种半导体封装中封装系统结构及制造方法 |
TWI512930B (zh) * | 2012-09-25 | 2015-12-11 | Xintex Inc | 晶片封裝體及其形成方法 |
CN104201115A (zh) * | 2014-09-12 | 2014-12-10 | 苏州晶方半导体科技股份有限公司 | 晶圆级指纹识别芯片封装结构及封装方法 |
-
2016
- 2016-01-25 TW TW105102232A patent/TWI588954B/zh active
- 2016-01-28 CN CN201610061404.0A patent/CN105895572B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050009238A1 (en) * | 2003-02-06 | 2005-01-13 | Mitsuru Okigawa | Semiconductor integrated device including support substrate fastened using resin, and manufacturing method thereof |
US20080111228A1 (en) * | 2006-11-13 | 2008-05-15 | China Wafer Level Csp Ltd. | Wafer Level Chip Size Packaged Chip Device With An N-Shape Junction Inside And Method Of Fabricating The Same |
US20080164550A1 (en) * | 2007-01-08 | 2008-07-10 | Visera Technologies Company Limited | Electronic assembly for image sensor device and fabrication method thereof |
TW201027641A (en) * | 2009-01-06 | 2010-07-16 | Xintec Inc | Electronic device package and fabrication method thereof |
TW201135922A (en) * | 2010-04-06 | 2011-10-16 | Kingpak Tech Inc | Wafer level image sensor packaging structure and manufacturing method for the same |
TW201448188A (zh) * | 2010-08-26 | 2014-12-16 | Xintex Inc | 影像感測晶片封裝體及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105895572B (zh) | 2018-09-07 |
TW201631718A (zh) | 2016-09-01 |
CN105895572A (zh) | 2016-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI629759B (zh) | 晶片封裝體及其製造方法 | |
US10157811B2 (en) | Chip package and method for forming the same | |
US10446504B2 (en) | Chip package and method for forming the same | |
US10438899B2 (en) | Semiconductor packages | |
TWI534969B (zh) | 晶片封裝體及其製造方法 | |
JP5183708B2 (ja) | 半導体装置およびその製造方法 | |
TWI539508B (zh) | 半導體裝置之製造方法及電子裝置之製造方法 | |
KR100659625B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TWI614852B (zh) | 晶片封裝體及其製造方法 | |
KR20190053235A (ko) | 웨이퍼 레벨 패키지 및 방법 | |
US10985138B2 (en) | Semiconductor package having a plurality of chips and method of manufacturing the same | |
TW201413905A (zh) | 晶片封裝體及其形成方法 | |
US9403672B2 (en) | Chip package and method of manufacturing the same | |
US9711425B2 (en) | Sensing module and method for forming the same | |
TWI640046B (zh) | 晶片封裝體及其製作方法 | |
JP2020077855A (ja) | チップパッケージおよびその製造方法 | |
TWI588954B (zh) | 晶片封裝體及其製造方法 | |
TWI585870B (zh) | 晶片封裝體及其製造方法 | |
TWI738923B (zh) | 半導體結構及其製作方法 | |
US20110204487A1 (en) | Semiconductor device and electronic apparatus | |
JP2008288481A (ja) | 半導体装置およびその製造方法 | |
KR101059625B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
TWI612650B (zh) | 電子封裝結構 | |
KR20100004332A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
KR100927749B1 (ko) | 반도체 디바이스 및 그 제조 방법 |