JP2020077855A - チップパッケージおよびその製造方法 - Google Patents

チップパッケージおよびその製造方法 Download PDF

Info

Publication number
JP2020077855A
JP2020077855A JP2019174064A JP2019174064A JP2020077855A JP 2020077855 A JP2020077855 A JP 2020077855A JP 2019174064 A JP2019174064 A JP 2019174064A JP 2019174064 A JP2019174064 A JP 2019174064A JP 2020077855 A JP2020077855 A JP 2020077855A
Authority
JP
Japan
Prior art keywords
opening
substrate
conductive
conductive portion
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019174064A
Other languages
English (en)
Other versions
JP6933697B2 (ja
Inventor
瑰▲うぇい▼ 陳
Kuei-Wei Chen
瑰▲うぇい▼ 陳
家明 鄭
Chia-Ming Cheng
家明 鄭
佳昇 林
Chia-Sheng Lin
佳昇 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XITEC Inc
Original Assignee
XITEC Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XITEC Inc filed Critical XITEC Inc
Publication of JP2020077855A publication Critical patent/JP2020077855A/ja
Application granted granted Critical
Publication of JP6933697B2 publication Critical patent/JP6933697B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】パッケージのサイズを増大させずに、導電パッド間の間隔を小さくし、電子素子パッケージ中の導電パッド数を増加させるチップパッケージを提供する。【解決手段】チップパッケージ２０において、基板１００は第１の開口１０１と第１の開口１０１を取り囲む第２の開口１０３とを有し、基板１００の中に位置すると共に、第１の表面１００ａに隣接するセンサーデバイス１０２を含む。第１の導電構造２３６は、基板１００の第１の開口１０１内に位置する第１の導電部２３４ａと、基板１００の第２の表面１００ｂ上方に位置する第２の導電部２３４ｂとを含む。電気分離構造２３２は、基板１００の第２の開口１０３中に位置する第１の分離部２３０ａと、第１の分離部２３０ａから基板１００の第２の表面１００ｂと第２の導電部２３４ｂとの間にて延伸する第２の分離部２３０ｂとを含む。第１の分離部２３０ａは、第１の導電部２３４ａを取り囲む。【選択図】図３

Description

本発明はチップパッケージング技術に関し、特に基板貫通ビア電極（substrate through via, ＴＳＶ）分離構造を備えるチップパッケージおよびその製造方法に関する。
オプトエレクトロニクスデバイス（例えばイメージセンサーデバイス）は撮像等の用途において重要な役割を果たすもので、すでに例えばデジタルカメラ（digital camera）、デジタルビデオレコーダ（digital video recorder）、携帯電話機（mobile phone）等といった電子製品に広く用いられており、電子製品を形成する工程においてチップパッケージング工程は重要なステップである。チップパッケージは、センサーチップをその中に保護して外部環境の汚染から守る他、センサーチップ内部の電子素子と外部との電気接続経路を提供する。
しかしながら、電子またはオプトエレクトロニクス製品の機能が複雑化するのに伴って、チップパッケージ中に用いられる高機能または多機能の半導体チップにより多くの入力／出力（Ｉ／Ｏ）の導電パッドが要されるのが一般的となってきた。よって、チップパッケージのサイズを増大させずに、導電パッド間の間隔を小さくし、電子素子パッケージ中の導電パッド数を増加させる必要がある。このことは、パッケージチップ製造の難度を高め、チップパッケージの歩留まりを低下させてしまう。
よって、上述の問題を解決または改善できる新規なチップパッケージおよびその製造方法が求められている。
本発明の実施形態は、第１の表面と第１の表面に対向する第２の表面とを有し、かつ第１の開口と第１の開口を取り囲む第２の開口とを有する基板であって、基板が、基板内に位置すると共に基板の第１の表面に隣接しているセンサーデバイスを含む基板と、基板の第１の開口内に位置する第１の導電部、および基板の第２の表面上方に位置する第２の導電部を含む第１の導電構造と、基板の第２の開口内に位置し、第１の導電部を取り囲んでいる第１の分離部、および第１の分離部から基板の第２の表面と第２の導電部との間にて延伸する第２の分離部を含む電気分離構造と、を含むチップパッケージを提供する。
本発明の実施形態は、第１の表面と第１の表面に対向する第２の表面とを有する基板であって、基板内に位置すると共に基板の第１の表面に隣接しているセンサーデバイスを含む基板を準備する工程と、第１の開口と第１の開口を取り囲む第２の開口とを基板内に形成する工程と、電気分離構造の第１の分離部を基板の第２の開口内に形成し、かつ電気分離構造の第２の分離部を基板の第２の表面上方に形成する工程であって、第２の分離部が第１の分離部から延伸する、工程と、第１の導電構造の第１の導電部を基板の第１の開口内に形成する工程と、を含むチップパッケージの製造方法を提供する。
本発明の一実施形態によるチップパッケージの断面説明図を示している。 本発明の一実施形態によるチップパッケージの製造方法の一工程の断面説明図を示している。 本発明の一実施形態によるチップパッケージの製造方法の一工程の断面説明図を示している。 本発明の一実施形態によるチップパッケージの製造方法の一工程の断面説明図を示している。 本発明の一実施形態によるチップパッケージの製造方法の一工程の断面説明図を示している。 本発明の一実施形態によるチップパッケージの製造方法の一工程の断面説明図を示している。 本発明の一実施形態によるチップパッケージの製造方法の一工程の断面説明図を示している。 本発明の一実施形態によるチップパッケージの製造方法の一工程の断面説明図を示している。 本発明の一実施形態によるチップパッケージの製造方法の一工程の断面説明図を示している。 本発明の一実施形態によるチップパッケージの断面説明図を示している。 本発明の一実施形態によるチップパッケージの製造方法の一工程の断面説明図を示している。 本発明の一実施形態によるチップパッケージの製造方法の一工程の断面説明図を示している。 本発明の一実施形態によるチップパッケージの製造方法の一工程の断面説明図を示している。 本発明の一実施形態によるチップパッケージの製造方法の一工程の断面説明図を示している。 本発明の一実施形態によるチップパッケージの断面説明図を示している。 本発明の一実施形態によるチップパッケージの断面説明図を示している。 本発明の一実施形態によるチップパッケージの断面説明図を示している。
以下に本開示の実施形態の製造および使用の方法について詳細に説明する。ただし、本実施形態は、利用に供し得る多数の発明概念を提供するもので、多種の特定の方法で実施することができるという点に注意しなければならない。文中で例示され記載されている特定の実施形態は、単に本開示を製造および使用する特定の方法にすぎず、本開示の範囲を限定するためのものではない。また、異なる実施形態で重複する番号またはマークを使用することがある。これらの重複は、単に簡潔明瞭に本発明を説明するためのもので、記載された異なる実施形態および／または構造間に何らかの関連性があることを意味するものではない。さらに、第１の材料層が第２の材料層またはその上に位置すると言及された際、それには、第１の材料層と第２の材料層とが直接に接触しているか、または間に１つもしくはそれ以上のその他の材料層を有して離間している、という態様も含まれる。
本発明の一実施形態のチップパッケージはマイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）チップをパッケージングするのに用いることができる。ただし、その利用はこれに限定されることはなく、例えば本発明のチップパッケージの実施形態において、それは、各種の能動素子または受動素子（active or passive elements）、デジタル回路またはアナログ回路（digital or analog circuits）等の集積回路を含む電子部品（electronic components）に用いることができるものであって、例えばオプトエレクトロニクスデバイス（opto electronic devices）、ＭＥＭＳ（Micro Electro Mechanical System）、生体認証デバイス（biometric device）、マイクロ流体システム（micro fluidic systems）、または熱、光線、容量および圧力などの物理量変化を利用して測定を行う物理センサー（Physical Sensor）に関する。特に、ウェハースケールパッケージ（wafer scale package, ＷＳＰ）工程を用いて、イメージセンサーデバイス、発光ダイオード（light-emitting diodes, ＬＥＤｓ）、太陽電池（solar cells）、無線周波数素子（ＲＦ circuits）、加速装置（accelerators）、ジャイロスコープ（gyroscopes）、指紋認識デバイス（fingerprint recognition device）、マイクロアクチュエータ（micro actuators）、表面波デバイス（surface acoustic wave devices）、圧力センサー（process sensors）またはインクプリンタヘッド（ink printer heads）等の半導体チップに対してパッケージングを行うことができる。
上記のウェハースケールパッケージ工程とは主に、ウェハー段階でパッケージングステップを完了した後、独立したパッケージに切り分ける工程を意味するが、特定の実施形態では、例えば分割した半導体チップを、キャリアウェハに再度分布させてから、パッケージング工程を行うものも、ウェハースケールパッケージ工程と称することができる。また、上記ウェハースケールパッケージ工程は、スタック（stack）方式で集積回路を有する複数のウェハーを配し、多層集積回路（multi-layer integrated circuit devices）のチップパッケージを形成するのにも適用される。
図１を参照されたい。本発明の一実施形態によるチップパッケージ１０の断面説明図が示されている。いくつかの実施形態において、チップパッケージ１０は基板１００を含む。基板１００は、シリコンまたはその他の半導体からなるものであり得る。基板１００は、第１の表面１００ａ（例えば上表面）、第１の表面１００ａに対向する第２の表面１００ｂ（例えば下表面）、および基板１００縁辺に位置する側壁表面１００ｃを有する。いくつかの実施形態では、基板１００はその中にセンサー領域１０２を含む。センサー領域１０２は基板１００の第１の表面１００ａに隣接していてもよく、かつセンサー領域１０２はその中にセンサーデバイス（図示せず）、例えばイメージセンサーデバイスを含んでいてもよい。その他の実施形態において、センサー領域１０２はその中に、生体の特徴を検知するデバイス（例えば指紋認識デバイス）またはその他の適したセンサーデバイスを含み得る。
いくつかの実施形態では、絶縁層１１０は基板１００の第１の表面１００ａを覆う。絶縁層１１０と基板１００とがチップを構成し得る。さらに、絶縁層１１０は、層間絶縁膜（interlayer dielectric, ＩＬＤ）、金属間絶縁膜（inter-metal dielectric, ＩＭＤ）、パッシベーション膜（passivation）またはこれらの組み合わせを含んでいてもよい。図を簡潔にするため、この部分については単層の絶縁層１１０のみを示している。
いくつかの実施形態において、絶縁層１１０はその中に１つまたは複数の導電パッド１０６を有し、かつ基板１００の第１の表面１００ａに隣接している。いくつかの実施形態において、導電パッド１０６は単層の導電層または多層の導電層構造であってもよい。図を簡潔にするため、この部分については単層の導電層のみを例として示し説明している。いくつかの実施形態において、センサー領域１０２内のセンサーデバイスは、基板１００および絶縁層１１０内の配線構造（図示せず）を介して導電パッド１０６と電気接続することができる。
いくつかの実施形態において、基板１００は複数の第１の開口１０１および複数の第２の開口１０３を含み、かつ各第２の開口１０３は対応する第１の開口１０１を取り囲んでいる。図を簡潔にするため、この部分については２つの第１の開口１０１と、第１の開口１０１を取り囲む２つの第２の開口１０３のみを示している。いくつかの実施形態において、第１の開口１０１および第２の開口１０３は基板１００の第２の表面１００ｂから基板１００の第１の表面１００ａへと延伸し、基板１００および絶縁層１１０を貫通して、対応する導電パッド１０６を露出させている。導電パッド１０６の一部は第２の開口１０３の縁辺から横方向に突出している。つまり、上から見ると、第１の開口１０１および第２の開口１０３は、対応する導電パッド１０６の領域内に完全に入っている。
いくつかの実施形態において、第１の開口１０１と対応する第２の開口１０３とは距離Ｄ（図２Ｂに示される）だけ間隔があいていて、基板１００の一部が、第１の開口１０１を取り囲み、かつ第２の開口１０３に取り囲まれている。いくつかの実施形態において、距離Ｄは第１の開口の幅Ｗよりも小さいかまたはこれに等しい（図２Ｂに示される）。例えば、距離Ｄは約１０μmである。
いくつかの実施形態において、第１の開口１０１の基板１００の第２の表面１００ｂにおける第１の径（つまり、第１の開口１０１の底部の幅）は、基板１００の第１の表面１００ａにおける第２の径（つまり第１の開口１０１の上部の幅）と実質的に同じである。よって、第１の開口１０１は実質的に垂直な側壁を有する。第１の開口１０１の上から見た輪郭は円形の上面視輪郭を有していてもよいが、第１の開口１０１はその他の形状の上面視輪郭を有していてもよく、これに限定されないということが理解されよう。いくつかの実施形態において、第２の開口１０３の基板１００の第２の表面１００ｂにおける第１の径（つまり、第２の開口１０３の底部の幅）は、基板１００の第１の表面１００ａにおける第２の径（つまり、第２の開口１０３の上部の幅）と実質的に同じである。よって、第２の開口１０３も実質的に垂直な側壁を有する。第２の開口１０３の上から見た輪郭は環形、例えばリング形の上面視輪郭を有していてもよい。第２の開口１０３はその他の形状の上面視輪郭を有していてもよく、これに限定されないということが理解されよう。
いくつかの実施形態において、チップパッケージ１０は、絶縁層１１０上に設けられ、かつセンサー領域１０２に対応する光学素子１１４をさらに含む。一実施形態において、光学素子１１４は、マイクロレンズアレイ、カラーフィルタ、これらの組み合わせまたはその他の適した光学素子を含む。
いくつかの実施形態において、チップパッケージ１０は、基板１００の第１の表面１００ａ上方に設けられて、光学素子１１４を保護するカバープレート２００をさらに含む。一実施形態において、カバープレート２００はガラス、石英、透明高分子材料またはその他の適した透明材料を含み得る。
いくつかの実施形態において、チップパッケージ１０は、基板１００とカバープレート２００との間に設けられたスペーサー層（またはダム（dam）と呼ぶ）１２０をさらに含む。スペーサー層１２０は、導電パッド１０６を覆うと共に光学素子１１４を露出させる。本実施形態において、カバープレート２００、スペーサー層１２０および絶縁層１１０がセンサー領域１０２にて囲繞するようにしてキャビティ１１６を形成し、光学素子１１４がキャビティ１１６内に位置している。他の実施形態では、スペーサー層１２０が光学素子１１４を覆って、カバープレート２００と絶縁層１１０との間にキャビティが無い。
いくつかの実施形態において、スペーサー層１２０はほとんど水気を吸収せず、かつ粘性を持たない。この場合、追加の接着剤によりカバープレート２００を基板１００上の絶縁層１１０に貼付することができる。他の実施形態では、スペーサー層１２０は粘性を有し得る。この場合、スペーサー層１２０によりカバープレート２００を基板１００上の絶縁層１１０に貼付することができる。このようにすると、スペーサー層１２０はいかなる接着剤とも接触することなく、スペーサー層１２０の位置が確実に、接着剤により動かないようにできる。同時に、接着剤を使用する必要がないため、接着剤が溢れ出し光学素子１１４が汚染されるのを回避され得る。
いくつかの実施形態において、チップパッケージ１０は、基板１００の第２の表面１００ｂに設けられた電気分離構造１３２をさらに含む。いくつかの実施形態において、電気分離構造１３２は第１の分離部１３０ａおよび第２の分離部１３０ｂを含む。第１の分離部１３０ａは基板１００の各第２の開口１０３中に充填され、第２の分離部１３０ｂは第１の分離部１３０ａから基板１００の第２の表面１００ｂにて延伸する。いくつかの実施形態において、第１の分離部１３０ａは第２の開口１０３中に部分的に充填され、第２の開口１０３底部と第１の分離部１３０ａとの間にホール１０３ａが形成される。ホール１０３ａは、基板１００と後続で形成される再配線層との間の電気分離を提供することができ、かつ電気分離構造１３２と基板１００との間のバッファーとなり得る。いくつかの実施形態において、ホール１０３ａと第１の分離部１３０ａとの間の境界面はアーチ形の輪郭を有する。いくつかの実施形態において、電気分離構造１３２は、フォトレジスト材料、エポキシ樹脂、またはその他の適した有機高分子材料（例えば、ポリベンゾオキサゾール（polybenzoxazole, ＰＢＯ）、ポリイミド樹脂（polyimide）、ブチルシクロブテン（butylcyclobutene, ＢＣＢ）、パリレン（parylene）、ポリナフタレン（polynaphthalenes）、フルオロカーボン（fluorocarbons）、アクリレート（acrylates））を含む。
いくつかの実施形態において、チップパッケージ１０は、電気分離構造１３２上に設けられた第１の導電構造１３６をさらに含む。いくつかの実施形態において、第１の導電構造１３６は第１の導電部１３４ａおよび第２の導電部１３４ｂを含む。第１の導電部１３４ａは各第１の開口１０１中にそれぞれ位置し、第１の分離部１３０ａが第１の導電部１３４ａを取り囲んでいる。さらに、第１の導電部１３４ａは各第１の開口１０１の側壁および底部をコンフォーマル（conformally）に覆い、かつ絶縁層１１０内に延伸して対応する導電パッド１０６と電気接続する。いくつかの実施形態において、第２の導電部１３４ｂは第１の導電部１３４ａから第２の分離部１３０ｂ上で延伸し、第２の分離部１３０ｂが基板１００の第２の表面１００ｂと第２の導電部１３４ｂとの間で延伸している。この場合に、第１の導電構造１３６は再配線層であるということができ、かつ第２の導電部１３４ｂと第１の導電部１３４ａとは同一の導電材料層で構成される。第１の導電構造１３６（例えば再配線層）は単層または多層構造であってもよい。図を簡潔にするため、この部分については単層の導電層だけを例で示して説明する。いくつかの実施形態において、第１の導電構造１３６はアルミニウム、チタン、タングステン、銅、ニッケル、金またはこれらの組み合わせを含み得る。
第１の導電構造１３６は、電気分離構造１３２を介して基板１００と電気的に分離されており、かつ第１の開口を通して直接または間接的に、露出した導電パッド１０６に電気的に接続する。よって、第１の開口１０１中の第１の導電部１３４ａも基板貫通ビア電極（through substrate via, ＴＳＶ）と称することができる。
いくつかの実施形態において、チップパッケージ１０は、基板１００の第２の表面１００ｂ上方に設けられて第１の導電構造１３６および電気分離構造１３２を覆うパッシベーション層１４２をさらに含む。さらに、パッシベーション層１４２は基板１００縁辺の側壁表面１００ｃおよび絶縁層１１０縁辺の側壁表面１１０ａに沿ってスペーサー層１２０内へ延伸する。例えば、パッシベーション層１４２が基板１００および絶縁層１１０を十分に保護できるように、延伸の深さはスペーサー層１２０の厚さのおよそ半分である。いくつかの実施形態において、パッシベーション層１４２は複数の開口１４２ａを有し（図２Ｇ参照）、第２の導電部１３４ｂの一部を露出させる。
いくつかの実施形態において、パッシベーション層１４２は第１の開口１０１に充填されて、第１の導電部１３４ａを覆う。ホール１０１ａを第１の開口１０１内の第１の導電部１３４ａとパッシベーション層１４２との間に形成させるように、パッシベーション層１４２で第１の開口１０１を完全に満たすことはしない。ホール１０１ａはパッシベーション層１４２と第１の導電部１３４ａとの間のバッファーの役目をし、後続の工程において熱処理を行うときにパッシベーション層１４２と第１の導電構造１３６との間の熱膨脹率のミスマッチにより引き起こされる不要な応力を低減することができる。さらに、ホール１０１ａは、外部温度または圧力の急激な変化があったときに、パッシベーション層１４２が第１の導電構造１３６を過度に引っ張るのを回避し、ひいては導電パッド１０６付近の第１の導電部１３４ａが剥離または断裂するのを防ぐことができる。いくつかの実施形態において、ホール１０１ａとパッシベーション層１４２との間の境界面はアーチ形の輪郭を有する。
いくつかの実施形態において、チップパッケージ１０は、パッシベーション層１４２の開口１４２ａ（図２Ｇ参照）内に対応して設けられ、露出した第２の導電部１３４ｂと電気的に接続する複数の第２の導電構造１４４（例えば、はんだボール、バンプまたは導電性ピラー）をさらに含む。上記実施形態において、第２の導電構造１４４を有するチップパッケージ１０はボールグリッドアレイ（ball grid array, ＢＧＡ）パッケージである。しかしながら、その他の実施形態では、チップパッケージ１０は第２の導電構造１４４を備えない。この場合、チップパッケージ１０はランドグリッドアレイ（land grid array, ＬＧＡ）パッケージであってもよい。
上記実施形態において、チップパッケージ１０は表面照射型（front side illumination, ＦＳＩ）センサーデバイスを含む。その他の実施形態では、チップパッケージ１０は裏面照射型（back side illumination, ＢＳＩ）センサーデバイスを含んでいてもよい。
図２Ａから図２Ｈは、本発明の実施形態によるチップパッケージの製造方法の断面説明図を示している。図１におけるのと同じ構成要素には同じ符号を用い、その説明を省略することもある。図２Ａを参照されたい。基板１００を準備する。基板１００は第１の表面１００ａ（例えば上表面）、およびこれと対向する第２の表面１００ｂ（例えば下表面）を有し、かつ複数のチップ領域、およびこれらチップ領域を取り囲むと共に隣り合うチップ領域を隔離するスクライブライン領域を有する。この部分は簡略化した図であり、１つの完全なチップ領域Ｃ、それに隣接するチップ領域Ｃの一部、およびこれらチップ領域Ｃを隔離するスクライブライン領域ＳＣのみを示している。いくつかの実施形態において、基板１００はシリコンウェハーであり、ウェハースケールパッケージ工程を行うのに適している。別の実施形態では、基板１００はシリコン基板またはその他の半導体基板であってもよい。基板１００のチップ領域Ｃはその中にセンサー領域１０２を含み、センサー領域１０２は基板１００の第１の表面１００ａに隣接している。さらに、センサー領域１０２はその中にセンサーデバイス（図示せず）、例えばイメージセンサーデバイスを含んでいてもよい。
いくつかの実施形態において、絶縁層１１０を基板１００の第１の表面１００ａ上に形成する。絶縁層１１０は層間絶縁膜（ＩＬＤ）、金属間絶縁膜（ＩＭＤ）、パッシベーション層またはこれらの組み合わせを含み得る。いくつかの実施形態において、絶縁層１１０は、無機材料、例えば酸化シリコン、窒化シリコン、窒酸化シリコン、金属酸化物もしくはこれらの組み合わせ、またはその他の適した絶縁材料を含んでいてもよい。いくつかの実施形態において、１つまたは複数の導電パッド１０６を絶縁層１１０中に形成する。導電パッド１０６は基板１００のチップ領域Ｃに対応し、かつ基板１００の第１の表面１００ａに隣接する。いくつかの実施形態において、センサー領域１０２中のセンサーデバイスは、基板１００および絶縁層１１０中の配線構造（図示せず）を介して導電パッド１０６と電気接続することができる。
いくつかの実施形態において、半導体装置のフロントエンド（front end）工程（例えば、基板１００内にセンサー領域１０２を形成する）およびバックエンド（back end）工程（例えば基板１００上に絶縁層１１０、配線構造および導電パッド１０６を作製する）を順次行うことにより、前述の構造を作製することができる。換言すると、以下のチップパッケージの製造方法は、バックエンド工程を完了した基板に対して、後続のパッケージング工程を行うのに用いられる。
いくつかの実施形態において、光学素子１１４を基板１００の第１の表面１００ａ上方の絶縁層１１０上に形成し、かつセンサー領域１０２に対応させる。いくつかの実施形態において、光学素子１１４はマイクロレンズアレイ、カラーフィルタ、これらの組み合わせ、またはその他の適した光学素子であってもよい。
次いで、カバープレート２００を準備する。本実施形態において、カバープレート２００はガラス、石英、透明高分子材料またはその他の適した透明材料を含み得る。続いて、スペーサー層１２０をカバープレート２００上に形成すると共に、スペーサー層１２０を介してカバープレート２００を基板１００の第１の表面１００ａの絶縁層１１０上に接合させることができる。基板１００のセンサー領域１０２を取り囲むスペーサー層１２０により、キャビティ１１６がチップ領域Ｃ内における基板１００とカバープレート２００との間に形成されて、光学素子１１４がキャビティ１１６内に位置すると共に、カバープレート２００によりキャビティ１１６内の光学素子１１４を保護できるようになる。
他の実施形態では、先ずスペーサー層１２０を基板１００の絶縁層１１０上に形成してから、カバープレート２００を基板１００の絶縁層１１０上に接合させることもできる。他の実施形態では、スペーサー層１２０が光学素子１１４を覆い、基板１００とカバープレート２００との間にキャビティが備わらないようにすることもできる。
一実施形態において、堆積工程（deposition）（例えば、塗布工程、物理蒸着工程、化学蒸着工程またはその他の適した工程）によりスペーサー層１２０を形成することもできる。さらに、スペーサー層１２０は、エポキシ樹脂、無機材料（例えば、酸化シリコン、窒化シリコン、窒酸化シリコン、金属酸化物もしくはこれらの組み合わせ）、有機高分子材料（例えば、ポリイミド樹脂、ブチルシクロブテン、パリレン、ポリナフタレン、フルオロカーボン、もしくはアクリレート）またはその他の適した絶縁材料を含み得る。あるいは、スペーサー層１２０はフォトレジスト材料を含んでいてもよく、かつリソグラフィ工程によりパターン化してキャビティ１１６を形成することもできる。
図２Ｂを参照されたい。カバープレート２００をキャリア基板とし、基板１００の第２の表面１００ｂに対して薄膜化工程（例えばエッチング工程、ミリング（milling）工程、研削（grinding）工程または研磨（polishing）工程）を行って基板１００の厚さを小さくする。いくつかの実施形態において、薄膜化工程を行った後、基板１００の厚さは約１００μｍから２００μｍの範囲となる。
次いで、いくつかの実施形態において、リソグラフィ工程およびエッチング工程（例えば、ドライエッチング工程、ウェットエッチング工程、プラズマエッチング工程、反応性イオンエッチング工程またはその他の適した工程）により、各チップ領域Ｃの基板１００に１つまたは複数の第１の開口１０１および対応する１つまたは複数の第２の開口１０３を形成する。第１の開口１０１は導電パッド１０６に対応し、かつ第２の開口１０３は第１の開口１０１を取り囲むと共に、同じく導電パッド１０６に対応する。第１の開口１０１および第２の開口１０３は、基板１００の第２の表面１００ｂから基板１００の第１の表面１００ａへと延伸し、基板１００を貫通している。
次いで、エッチング工程（例えば、ドライエッチング工程、ウェットエッチング工程、プラズマエッチング工程、反応性イオンエッチング工程またはその他の適した工程）により第１の開口１０１および第２の開口１０３を絶縁層１１０内に延伸させて導電パッド１０６を露出させる。いくつかの実施形態において、導電パッド１０６の一部は第２の開口１０３の縁辺から横方向に突出する。いくつかの実施形態において、第１の開口１０１と対応する第２の開口１０３とは距離Ｄだけ離れているため、基板１００の一部が第１の開口１０１を囲むと共に、第２の開口１０３に囲まれている。いくつかの実施形態において、距離Ｄは第１の開口の幅Ｗよりも小さいかまたはこれに等しい。例えば、距離Ｄは約１０μｍである。
いくつかの実施形態において、第１の開口１０１と第２の開口１０３はそれぞれ実質的に垂直な側壁を有する。さらに、第１の開口１０１の上から見た輪郭は円形の上面視輪郭を有していてもよい。第２の開口１０３の上から見た輪郭は環形、例えばリング形の上面視輪郭を有していてもよい。なお、第１の開口１０１および第２の開口１０３はその他の形状の上面視輪郭を有していてもよく、これらに限定されないということが理解されよう。
図２Ｃおよび図２Ｄを参照されたい。電気分離構造１３２を基板１００の第２の表面１００ｂに形成する。いくつかの実施形態において、堆積工程（例えば塗布工程）により電気分離材料層１２８を基板１００の第２の表面１００ｂに形成し、かつ第１の開口１０１および第２の開口１０３中に部分的に充填することができる。いくつかの実施形態において、電気分離材料層１２８は、エポキシ樹脂、またはその他の適した有機高分子材料（例えばポリベンゾオキサゾール、ポリイミド樹脂、ブチルシクロブテン、パリレン、ポリナフタレン、フルオロカーボン、アクリレート）を含む。
続いて、マスク層１２９を電気分離材料層１２８上に形成する。いくつかの実施形態において、図２Ｃに示されるように、マスク層１２９は、第１の開口１０１に対応し、かつ第１の開口１０１上方の電気分離材料層１２８を露出させる開口１２９ａを有する。次いで、いくつかの実施形態において、エッチング工程（例えばドライエッチング工程、ウェットエッチング工程、プラズマエッチング工程、反応性イオンエッチング工程またはその他の適した工程）により、マスク層１２９をエッチマスクとして用い、露出した電気分離材料層１２８を除去する。図２Ｄに示されるように、残った電気分離材料層１２８が電気分離構造１３２を形成する。
他の実施形態では、電気分離材料層１２８はフォトレジスト材料を含み、かつリソグラフィ工程によりパターン化することもでき、マスク層１２９の形成および上記エッチング工程の実行は不要となる。
いくつかの実施形態において、電気分離構造１３２は第１の分離部１３０ａおよび第２の分離部１３０ｂを含む。第１の分離部１３０ａは、第２の開口１０３中に部分的に充填され、第２の開口１０３の底部と第１の分離部１３０ａとの間にホール１０３ａが形成される。さらに、第２の分離部１３０ｂは第１の分離部１３０ａから基板１００の第２の表面１００ｂにおいて延伸する。
図２Ｅを参照されたい。第１の導電構造１３６を電気分離構造１３２上に形成する。いくつかの実施形態において、第１の導電構造１３６は第１の導電部１３４ａおよび第２の導電部１３４ｂを含む。第１の導電部１３４ａは各第１の開口１０１中に位置し、かつ各第１の開口１０１の側壁および底部をコンフォーマルに覆うと共に、対応する導電パッド１０６と電気的に接続する。いくつかの実施形態において、第１の導電部を形成する過程で、第２の導電部１３４ｂを第２の分離部１３０ｂ上方に形成して、第２の導電部１３４ｂを第１の導電部１３４ａから延伸させる。この場合に、第１の導電構造１３６を再配線層ということができる。第１の導電構造１３６は電気分離構造１３２を介して基板１００と電気的に分離され、第１の開口１０１により露出した導電パッド１０６と直接または間接に電気接続する。
いくつかの実施形態において、第１の導電構造１３６はアルミニウム、チタン、タングステン、銅、ニッケル、金またはこれらの組み合わせを含み得る。いくつかの実施形態において、堆積工程（例えば、物理蒸着工程、化学蒸着工程、電気メッキ工程、無電解メッキ工程またはその他の適した工程）、リソグラフィ工程およびエッチング工程を順次行うことにより、第１の導電構造１３６（つまり、パターン化された再配線層）を形成することができる。例えば、堆積工程、リソグラフィ工程およびエッチング工程を順次行うことによりパターン化されたアルミニウム層を形成してから、類似する方式でパターン化されたアルミニウム層上にパターン化されたニッケル層およびパターン化された金層を順次形成することで、積層されたアルミニウム層、ニッケル層および金層を第１の導電構造１３６に形成する。
図２Ｆを参照されたい。各チップ領域Ｃにおける基板１００に開口１４０を形成して、開口１４０が、隣り合うチップ領域Ｃ間のスクライブライン領域ＳＣに沿って延伸しチップ領域Ｃを取り囲むようにする。いくつかの実施形態において、開口１４０は基板１００および絶縁層１１０を貫いてスペーサー層１２０内に延伸し、各チップ領域Ｃ内における基板１００を相互に分離させると共に、各チップ領域Ｃ内における基板１００に側壁表面１００ｃを備えさせる。いくつかの実施形態では、予め切削工程により開口１４０を形成し、開口１４０がスペーサー層１２０内において延伸する深さはスペーサー層１２０のおよそ半分の厚さである。
図２Ｇを参照されたい。パッシベーション層１４２を形成して第１の導電構造１３６および電気分離構造１３２を覆う。いくつかの実施形態において、堆積工程により、基板１００の第２の表面１００ｂ上方にパッシベーション層１４２を形成し、かつ第１の開口１０１および開口１４０を充填するようにして、第１の導電部１３４ａを覆うことができる。いくつかの実施形態において、パッシベーション層１４２は開口１４０を完全に満たして、パッシベーション層１４２がスペーサー層１２０内に延伸するようになる。さらに、パッシベーション層１４２が第１の開口１０１に部分的に充填されて、第１の開口１０１中の第１の導電部１３４ａとパッシベーション層１４２との間にホール１０１ａが形成されるようになる。他の実施形態では、パッシベーション層１４２が第１の開口１０１を完全に満たしていてもよい。
次いで、いくつかの実施形態において、リソグラフィ工程およびエッチング工程によりパッシベーション層１４２をパターン化して開口１４２ａを形成し、第２の導電部１３４ｂの一部を露出させることができる。いくつかの実施形態において、パッシベーション層１４２は、エポキシ樹脂、ソルダーマスク（solder mask）、有機高分子材料（例えばポリイミド樹脂、ブチルシクロブテン、パリレン、ポリナフタレン、フルオロカーボン、もしくはアクリレート）またはその他の適した絶縁材料を含み得る。
図２Ｈを参照されたい。いくつかの実施形態において、電気メッキ工程、スクリーン印刷工程またはその他の適した工程によりパッシベーション層１４２の開口１４２ａ中に第２の導電構造１４４（例えばはんだボール、バンプまたは導電性ピラー）を充填し、露出した第２の導電部１３４ｂと電気的に接続させることができる。いくつかの実施形態において、第２の導電構造１４４はスズ、鉛、銅、金、ニッケル、またはこれらの組み合わせを含み得る。
続いて、スクライブライン領域ＳＣに位置する基板１００およびスクライブライン領域ＳＣに位置する基板１００の上方および下方の膜層を切断して、各チップ領域Ｃの基板１００を互いに分離する。例えば、ダイシングソーまたはレーザーを使用して切断工程を行うことができ、切断工程を行った後、図１に示されるような独立したチップパッケージ１０が形成され得る。
図２Ａから図２Ｈの実施形態は、表面照射型（front side illumination, ＦＳＩ）センサーデバイスを有するチップパッケージの製造方法であるが、チップの外部電気接続経路（例えば基板の開口、電気分離構造、第１の導電構造、パッシベーション層および第２の導電構造）の作製方法に関しては、裏面照射型（back side illumination, ＢＳＩ）センサーデバイスの製造工程にも用いることができる、ということが理解されよう。
上述した実施形態によれば、第１の開口１０１および第２の開口１０３は垂直の側壁を有し、かつ上面から見ると、第１の開口１０１および第２の開口１０３は対応する導電パッド１０６の領域内に完全に入っているため、導電パッド１０６の間隔を有効に縮小して導電パッドの数量および設計のフレキシビリティを増大させることができる。さらに、第１の開口１０１の幅は導電パッド１０６の幅よりも小さいことから、基板貫通ビア電極を覆うパッシベーション層１４２の総量を減らすことができ、ひいてはパッシベーション層１４２により引き起こされる応力を低減することができる。
上述した実施形態によれば、第１の開口１０１内に位置する基板貫通ビア電極（すなわち第１の導電部１３４ａ）は、第２の開口１０３内に位置する第１の分離部１３０ａを介して基板１００と電気的に分離され得る。
上述した実施形態によれば、基板１００の一部が第１の開口１０１を取り囲み、かつ第２の開口１０３に取り囲まれているため、この部分の基板１００は基板貫通ビア電極の一部として機能し得る。よって、第１の導電部１３４ａに断裂が生じても、基板貫通ビア電極は依然として導電パッド１０６に有効に電気接続することができる。
図３を参照されたい。本発明の一実施形態のチップパッケージ２０の断面説明図を示している。図１中のものと同じ構成要素には同じ符号を使用しており、その説明は省略する。チップパッケージ２０の構造は図１におけるチップパッケージ１０の構造に類似する。いくつかの実施形態では、チップパッケージ１０の電気分離構造１３２とは異なり、チップパッケージ２０の電気分離構造２３２は第１の分離部２３０ａおよび第２の分離部２３０ｂを含み、第１の分離部２３０ａは基板１００の各第２の開口１０３を完全に満たしている。いくつかの実施形態において、電気分離構造２３２は酸化物（例えば酸化シリコン）またはその他の適した無機材料（例えば窒化シリコン、窒酸化シリコン、金属酸化物もしくはこれらの組み合わせ）を含む。
いくつかの実施形態では、チップパッケージ１０の第１の導電構造１３６とは異なり、チップパッケージ２０の第１の導電構造２３６は第１の導電部２３４ａおよび第２の導電部２３４ｂを含み、第１の導電部２３４ａの一部は基板１００の第２の表面１００ｂから突出して、第１の導電部２３４ａがＴ字形の輪郭を持つようになっており、かつ第２の分離部２３０ｂの一部は、第２の導電部２３４ｂと基板１００の第２の表面１００ｂから突出する第１の導電部２３４ａの部分との間に位置する。さらに、第２の導電部２３４ｂは第１の導電部２３４ａに接続し、かつ第２の分離部２３０ｂ上方において延伸している。この場合に、第１の導電部２３４ａを基板貫通ビア電極ということができ、第２の導電部２３４ｂを再配線層ということができる。また、第２の導電部２３４ｂと第１の導電部２３４ａは異なる導電材料層からなる。例えば、第２の導電部２３４ｂは、アルミニウム、チタン、タングステン、銅、ニッケル、金またはこれらの組み合わせを含み得る。第１の導電部２３４ａは銅を含み得る。
図４Ａから図４Ｄは、本発明の一実施形態によるチップパッケージの製造方法の断面説明図を示しており、図３および図２Ａから図２Ｈにおけるものと同じ構成要素には同じ符号を用い、その説明を省くこともある。図４Ａを参照されたい。図２Ｂに示されるような構造を準備する。次いで、基板１００の第２の表面１００ｂにパターン化マスク層１３１を形成する。いくつかの実施形態において、パターン化マスク層１３１は第２の開口１０３中に部分的に充填され、第２の開口１０３底部とパターン化マスク層１３１との間にホール１０３ａが形成される。さらに、パターン化マスク層１３１は開口を有して、第１の開口１０１を露出させる。いくつかの実施形態において、パターン化マスク層１３１はフォトレジスト材料を含む。
続いて、いくつかの実施形態において、パターン化マスク層１３１の開口および第１の開口１０１中に第１の導電部２３４ａを形成し、基板貫通ビア電極とする。第１の導電部２３４ａの一部は基板１００の第２の表面１００ｂから突出し、第１の導電部２３４ａがＴ字形の輪郭を持つようになる。いくつかの実施形態において、第１の導電部２３４ａは銅を含み、かつ堆積工程（例えば電気メッキ工程または無電解メッキ工程）により形成される。
図４Ｂを参照されたい。パターン化マスク層１３１を除去する。続いて、堆積工程（例えば、塗布工程、物理蒸着工程、化学蒸着工程またはその他の適した工程）により電気分離構造２３２を基板１００の第２の表面１００ｂに形成することができる。電気分離構造２３２は第１の分離部２３０ａおよび第２の分離部２３０ｂを含む。第１の分離部２３０ａは、基板１００の各第２の開口１０３を満たすように充填され、第２の分離部２３０ｂは第１の導電部２３４ａを覆い、かつ開口２３３を備えて、対応する第１の導電部２３４ａの一部を露出させる。いくつかの実施形態において、電気分離構造２３２は、酸化物（例えば酸化シリコン）またはその他の適した無機材料（例えば窒化シリコン、窒酸化シリコン、金属酸化物またはこれらの組み合わせ）を含む。
図４Ｃを参照されたい。第２の導電部２３４ｂを第２の分離部２３０ｂ上に形成すると共に、開口２３３（図４Ｂに示される）に充填して第１の導電部２３４ａと接続させる。いくつかの実施形態において、第２の導電部２３４ｂの材料および作製方法は、図２Ｅにて述べた第１の導電構造１３６と同じであるかまたは類似する。この場合に、第２の導電部２３４ｂを再配線層ということができる。さらに、第１の導電部２３４ａおよび第２の導電部２３４ｂが第１の導電構造２３６を形成する。次いで、図２Ｆと同じかまたは類似する方法を用い、基板１００に開口１４０を形成する。
図４Ｄを参照されたい。図２Ｇおよび２Ｈにて述べたのと同じかまたは類似する方法を用い、図４Ｃの構造中にパッシベーション層１４２および第２の導電構造１４４を順次形成する。
次いで、スクライブライン領域ＳＣに位置する基板１００ならびにスクライブライン領域ＳＣに位置する基板１００の上方および下方の膜層を切断して、各チップ領域Ｃの基板１００を互いに分離する。例えば、ダイシングソーまたはレーザーを使用して切断工程を行うことができ、切断工程を行った後、図３に示されるような独立したチップパッケージ２０が形成され得る。
図４Ａから図４Ｄの実施形態は、表面照射型（ＦＳＩ）センサーデバイスを有するチップパッケージの製造方法であるが、チップの外部電気接続経路（例えば基板の開口、電気分離構造、第１の導電構造、パッシベーション層および第２の導電構造）の作製方法に関しては、裏面照射型（ＢＳＩ）センサーデバイスの製造工程にも用いることができる、ということが理解されよう。
上述した実施形態によれば、チップパッケージ２０は構造が図１におけるチップパッケージ１０の構造と類似するため、チップパッケージ１０と同じかまたは類似する利点を有する。
上述した実施形態によれば、チップパッケージ２０中の基板貫通ビア電極（すなわち第１の導電部２３４ａ）が電気メッキ工程により第１の開口１０１を完全に満たすように充填されるため、基板貫通ビア電極の信頼性を高めることができると共に、後続に形成される再配線層（すなわち第２の導電部２３４ｂ）の設計のフレキシビリティおよびプロセスウィンドウ（process window）が増す。
図５を参照されたい。本発明の一実施形態のチップパッケージ３０の断面説明図を示している。図１および図３におけるものと同じ構成要素には同じ符号を用いており、その説明は省く。いくつかの実施形態において、チップパッケージ３０の構造および製造方法は図３におけるチップパッケージ２０の構造に類似するが、チップパッケージ３０では、図１におけるチップパッケージ１０と同じ電気分離構造１３２を、図３におけるチップパッケージ２０の電気分離構造２３２に代えて用いた点で相違する。
上述した実施形態によれば、チップパッケージ３０は構造が図３におけるチップパッケージ２０の構造と類似しており、かつ図１におけるチップパッケージ１０の電気分離構造１３２を用いているため、チップパッケージ１０および２０と同じかまたは類似する利点を有する。
図６を参照されたい。本発明の一実施形態のチップパッケージ４０の断面説明図を示している。図５におけるものと同じ構成要素には同じ符号を用いており、その説明は省く。いくつかの実施形態において、チップパッケージ４０の構造および製造方法は図５におけるチップパッケージ３０の構造に類似する。チップパッケージ３０の第１の導電構造２３６とは異なり、チップパッケージ４０の第１の導電構造３３６は第１の導電部３３４ａおよび第２の導電部３３４ｂを含む。第１の導電部３３４ａは基板１００の第２の表面１００ｂから突出していない。第１の導電部３３４ａは凹部３３７を有し、かつ第２の分離部１３０ｂは凹部３３７に対応する開口１３２ａを有しており、これにより第２の導電部３３４ｂが凹部３３７および開口１３２ａを通って基板１００の第２の表面１００ｂ上方にて延伸するようになる。
上述した実施形態によれば、チップパッケージ４０は構造が図５におけるチップパッケージ３０の構造と類似しているため、チップパッケージ３０と同じかまたは類似する利点を有する。
図７を参照されたい。本発明の一実施形態のチップパッケージ５０の断面説明図を示している。図６におけるものと同じ構成要素には同じ符号を用いており、その説明は省く。いくつかの実施形態において、チップパッケージ５０の構造および製造方法は図６におけるチップパッケージ４０の構造に類似するが、チップパッケージ５０では、図３におけるチップパッケージ２０と同じ電気分離構造２３２を、図６におけるチップパッケージ４０の電気分離構造１３２に代えて用いた点で相違する。同じように、第２の分離部２３０ｂは凹部３３７に対応する開口２３２ａを有しており、これにより第２の導電部３３４ｂが凹部３３７および開口２３２ａを通って基板１００の第２の表面１００ｂ上方にて延伸するようになる。
上述した実施形態によれば、チップパッケージ５０は構造が図６におけるチップパッケージ４０の構造と類似しており、かつ図３におけるチップパッケージ２０の電気分離構造２３２を用いているため、チップパッケージ２０および４０と同じかまたは類似する利点を有する。
以上、本発明の数個の実施形態の特徴を概略的に説明し、当該技術分野において通常の知識を有する者が本開示の態様をより容易に理解できるようにした。当該技術分野において通常の知識を有する者であれば、本開示をその他の製造工程または構造の変更または設計の基礎として利用して、本明細書に記載した実施形態と同じ目的を達成する、および／または同じ利点を得ることができる、ということが理解できるはずである。また、当該技術分野において通常の知識を有する者であれば、上述と同等の構造が本開示の精神および保護範囲を逸脱せず、かつ本開示の精神および範囲を逸脱しない限りにおいて、変更、置換および修飾を加え得るということも、理解できるであろう。
１０、２０、３０、４０…チップパッケージ
１００…基板
１００ａ…第１の表面
１００ｂ…第２の表面
１００ｃ、１１０ａ…側壁表面
１０１、１０３、１２９ａ、１３２ａ、１４０、１４２ａ、２３２ａ、２３３…開口
１０１ａ、１０３ａ…ホール
１０２…センサー領域
１０６…導電パッド
１１０…絶縁層
１１４…光学素子
１１６…キャビティ
１２０…スペーサー層
１２８…電気分離材料層
１２９…マスク層
１３０ａ、２３０ａ…第１の分離部
１３０ｂ、２３０ｂ…第２の分離部
１３１…パターン化マスク層
１３２、２３２…電気分離構造
１３４ａ、２３４ａ、３３４ａ…第１の導電部
１３４ｂ、２３４ｂ、３３４ｂ…第２の導電部
１３６、２３６、３３６…第１の導電構造
１４２…パッシベーション層
１４４…第２の導電構造
２００…カバープレート
３３７…凹部
Ｃ…チップ領域
Ｄ…距離
ＳＣ…スクライブライン領域
Ｗ…幅

Claims (29)

  1. 第１の表面と前記第１の表面に対向する第２の表面とを有し、かつ第１の開口と前記第１の開口を取り囲む第２の開口とを有する基板であって、前記基板が、前記基板内に位置すると共に前記基板の前記第１の表面に隣接しているセンサーデバイスを含む基板と、
    前記基板の前記第１の開口中に位置する第１の導電部、および前記基板の前記第２の表面上方に位置する第２の導電部を含む第１の導電構造と、
    前記基板の前記第２の開口中に位置して、前記第１の導電部を取り囲んでいる第１の分離部、および前記第１の分離部から前記基板の前記第２の表面と前記第２の導電部との間にて延伸する第２の分離部を含む電気分離構造と、
    を含むチップパッケージ。
  2. 前記第２の導電部および前記第２の分離部を覆うパッシベーション層と、
    前記パッシベーション層を貫通して前記第２の導電部に電気接続する第２の導電構造と、
    をさらに含む請求項１に記載のチップパッケージ。
  3. 前記基板の前記第１の表面上方に設けられたカバープレートと、
    前記基板と前記カバープレートとの間に設けられたスペーサー層と、
    をさらに含み、
    前記パッシベーション層が前記基板縁辺の側壁表面に沿って前記スペーサー層内に延伸する、請求項２に記載のチップパッケージ。
  4. 前記第１の導電部が前記基板の前記第１の開口の側壁および底部をコンフォーマルに覆い、かつ前記パッシベーション層が前記第１の開口中に延伸して、前記第１の開口中の前記第１の導電部と前記パッシベーション層との間にホールが形成される、請求項２に記載のチップパッケージ。
  5. 前記第１の分離部が前記基板の前記第２の開口中に部分的に充填されて、前記第２の開口底部と前記第１の分離部との間にホールが形成される、請求項１に記載のチップパッケージ。
  6. 前記電気分離構造が酸化物またはフォトレジスト材料を含む、請求項１に記載のチップパッケージ。
  7. 前記第１の導電部の一部が前記基板の前記第２の表面から突出して、前記第２の分離部の一部が、前記第２の導電部と、前記基板の前記第２の表面から突出する前記第１の導電部の前記一部との間に位置している、請求項１に記載のチップパッケージ。
  8. 前記第１の導電部がＴ字形の輪郭を有する、請求項７に記載のチップパッケージ。
  9. 前記第１の導電部が凹部を有し、かつ前記第２の分離部が前記凹部に対応する第３の開口を有しており、前記第２の導電部が前記凹部および前記第３の開口を通って前記基板の前記第２の表面上方に延伸する、請求項１に記載のチップパッケージ。
  10. 前記第２の導電部が前記第１の導電部から延伸して、前記第２の導電部と前記第１の導電部とが同一の導電材料層から構成されている、請求項１に記載のチップパッケージ。
  11. 前記第２の導電部が前記第１の導電部に接続し、かつ第２の導電部と前記第１の導電部とが異なる導電材料層から構成される、請求項１に記載のチップパッケージ。
  12. 前記第１の開口と前記第２の開口とは所定の距離だけ離間しており、かつ前記距離が前記第１の開口の幅よりも小さいかまたはこれに等しい、請求項１に記載のチップパッケージ。
  13. 前記基板の前記第１の表面を覆う絶縁層をさらに含み、前記絶縁層はその中に導電パッドを有し、かつ前記第１の導電部が前記絶縁層内に延伸して前記導電パッドと電気接続している、請求項１に記載のチップパッケージ。
  14. 前記第２の開口が前記絶縁層内に延伸して前記導電パッドを露出させる、請求項１３に記載のチップパッケージ。
  15. 前記導電パッドの一部が前記第２の開口の縁辺から横方向に突出する、請求項１４に記載のチップパッケージ。
  16. 第１の表面と前記第１の表面に対向する第２の表面とを有する基板であって、前記基板が、前記基板内に位置すると共に前記基板の前記第１の表面に隣接しているセンサーデバイスを含む基板を準備する工程と、
    第１の開口と前記第１の開口を取り囲む第２の開口とを前記基板に形成する工程と、
    電気分離構造の第１の分離部を前記基板の前記第２の開口内に形成し、かつ前記電気分離構造の第２の分離部を前記基板の前記第２の表面上方に形成する工程であって、前記第２の分離部が前記第１の分離部から延伸する、工程と、
    第１の導電構造の第１の導電部を前記基板の前記第１の開口内に形成する工程と、
    を含むチップパッケージの製造方法。
  17. カバープレートを前記基板の前記第１の表面上方に形成する工程と、
    スペーサー層を前記基板と前記カバープレートとの間に形成する工程と、
    をさらに含む請求項１６に記載のチップパッケージの製造方法。
  18. 前記第１の導電部を形成する過程で、前記第１の導電構造の第２の導電部を前記第２の分離部上方に形成する工程であって、前記第２の導電部は前記第１の導電部から延伸し、かつ前記第２の導電部と前記第１の導電部とが同じ導電材料層から構成される、工程と、
    パッシベーション層を形成して前記第２の導電部および前記第２の分離部を覆う工程と、
    第２の導電構造を、前記パッシベーション層を貫通するように形成して前記第２の導電部と電気接続させる工程と
    をさらに含む請求項１７に記載のチップパッケージの製造方法。
  19. 前記第１の導電部が前記基板の前記第１の開口の側壁および底部をコンフォーマルに覆い、かつ前記パッシベーション層が前記第１の開口内に延伸して、前記第１の開口内の前記第１の導電部と前記パッシベーション層との間にホールが形成される、請求項１８に記載のチップパッケージの製造方法。
  20. 前記第１の導電構造の第２の導電部を前記第２の分離部上方に形成し、かつ前記第１の導電部に接続させる工程であって、前記第２の導電部と前記第１の導電部とは異なる導電材料層から構成される、工程と、
    パッシベーション層を形成して前記第２の導電部および前記第２の分離部を覆う工程と、
    第２の導電構造を、前記パッシベーション層を貫通するように形成して前記第２の導電部に電気接続させる工程と、
    をさらに含む請求項１７に記載のチップパッケージの製造方法。
  21. 前記第１の分離部が前記基板の前記第２の開口中に部分的に充填されて、前記第２の開口底部と前記第１の分離部との間にホールが形成される、請求項１６に記載のチップパッケージの製造方法。
  22. 前記電気分離構造が酸化物またはフォトレジスト材料を含む、請求項１６に記載のチップパッケージの製造方法。
  23. 前記第１の導電部の一部が前記基板の前記第２の表面から突出して、前記第１の導電部がＴ字形の輪郭を有するようになっている、請求項１６に記載のチップパッケージの製造方法。
  24. 前記第１の導電部が凹部を有し、かつ前記第２の分離部が前記凹部に対応する第３の開口を有しており、前記第２の導電部が前記凹部および前記第３の開口を通って前記基板の前記第２の表面上方にて延伸する、請求項１６に記載のチップパッケージの製造方法。
  25. 前記第１の開口と前記第２の開口とは所定の距離だけ離間しており、かつ前記距離が前記第１の開口の幅よりも小さいかまたはこれに等しい、請求項１６に記載のチップパッケージの製造方法。
  26. 絶縁層を前記基板の前記第１の表面に形成し、かつ導電パッドを前記絶縁層内に形成する工程をさらに含む請求項１６に記載のチップパッケージの製造方法。
  27. 前記第１の開口を前記絶縁層内に延伸させる工程をさらに含み、前記第１の導電部は前記第１の開口を通って前記絶縁層内に延伸し、前記導電パッドと電気接続する、請求項２６に記載のチップパッケージの製造方法。
  28. 前記第２の開口を前記絶縁層内に延伸させて前記導電パッドを露出させる工程をさらに含む請求項２６に記載のチップパッケージの製造方法。
  29. 前記導電パッドの一部が前記第２の開口の縁辺から横方向に突出する、請求項２８に記載のチップパッケージの製造方法。
JP2019174064A 2018-09-25 2019-09-25 チップパッケージおよびその製造方法 Active JP6933697B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862736150P 2018-09-25 2018-09-25
US62/736,150 2018-09-25

Publications (2)

Publication Number Publication Date
JP2020077855A true JP2020077855A (ja) 2020-05-21
JP6933697B2 JP6933697B2 (ja) 2021-09-08

Family

ID=69883701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019174064A Active JP6933697B2 (ja) 2018-09-25 2019-09-25 チップパッケージおよびその製造方法

Country Status (4)

Country Link
US (2) US11450697B2 (ja)
JP (1) JP6933697B2 (ja)
CN (1) CN110943052B (ja)
TW (1) TWI717846B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210013375A1 (en) * 2019-07-11 2021-01-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20220021238A (ko) * 2020-08-13 2022-02-22 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN115394734A (zh) * 2021-05-21 2022-11-25 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法
CN117637791A (zh) * 2023-12-15 2024-03-01 华天科技（昆山）电子有限公司 一种提高cis芯片扇出面积的封装结构及方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066679A (ja) * 2006-09-11 2008-03-21 Manabu Bonshihara 固体撮像装置及びその製造方法
JP2008251964A (ja) * 2007-03-30 2008-10-16 Elpida Memory Inc 半導体装置及びその製造方法
JP2008277709A (ja) * 2007-05-07 2008-11-13 Sanyo Electric Co Ltd 半導体装置の製造方法
US20080277793A1 (en) * 2007-05-07 2008-11-13 Sanyo Electric Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
JP2009272490A (ja) * 2008-05-08 2009-11-19 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
CN102856336A (zh) * 2011-06-30 2013-01-02 精材科技股份有限公司 晶片封装体及其形成方法
WO2013160976A1 (ja) * 2012-04-26 2013-10-31 パナソニック株式会社 半導体装置およびその製造方法
US20160172406A1 (en) * 2014-12-10 2016-06-16 Kabushiki Kaisha Toshiba Semiconductor device and solid-state imaging device
JP2016213349A (ja) * 2015-05-11 2016-12-15 国立研究開発法人産業技術総合研究所 貫通電極及びその製造方法、並びに半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488680B2 (en) * 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
KR100753528B1 (ko) * 2006-01-04 2007-08-30 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
US20080237761A1 (en) * 2007-04-02 2008-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for enhancing light sensitivity for backside illumination image sensor
JP2010219425A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
CN101699622B (zh) 2009-11-18 2011-09-14 苏州晶方半导体科技股份有限公司 半导体器件封装结构及其封装方法
TWI527174B (zh) * 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
KR101767654B1 (ko) * 2011-05-19 2017-08-14 삼성전자주식회사 에어 갭 절연 구조를 갖는 관통전극을 구비한 반도체 소자 및 그 제조방법
KR101828490B1 (ko) * 2011-08-30 2018-02-12 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
JP2013115382A (ja) * 2011-11-30 2013-06-10 Elpida Memory Inc 半導体装置及びその製造方法
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
CN104078414B (zh) * 2013-03-28 2017-02-08 中芯国际集成电路制造(上海)有限公司 硅通孔及其形成方法
CN104241249B (zh) * 2013-06-21 2017-03-22 中芯国际集成电路制造(上海)有限公司 硅通孔互连结构及其制作方法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US10424540B2 (en) * 2016-10-06 2019-09-24 Xintec Inc. Chip package and method for forming the same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066679A (ja) * 2006-09-11 2008-03-21 Manabu Bonshihara 固体撮像装置及びその製造方法
JP2008251964A (ja) * 2007-03-30 2008-10-16 Elpida Memory Inc 半導体装置及びその製造方法
JP2008277709A (ja) * 2007-05-07 2008-11-13 Sanyo Electric Co Ltd 半導体装置の製造方法
US20080277793A1 (en) * 2007-05-07 2008-11-13 Sanyo Electric Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
JP2009272490A (ja) * 2008-05-08 2009-11-19 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
CN102856336A (zh) * 2011-06-30 2013-01-02 精材科技股份有限公司 晶片封装体及其形成方法
US20130001621A1 (en) * 2011-06-30 2013-01-03 Chuan-Jin Shiu Chip package and method for forming the same
WO2013160976A1 (ja) * 2012-04-26 2013-10-31 パナソニック株式会社 半導体装置およびその製造方法
US20160172406A1 (en) * 2014-12-10 2016-06-16 Kabushiki Kaisha Toshiba Semiconductor device and solid-state imaging device
JP2016111285A (ja) * 2014-12-10 2016-06-20 株式会社東芝 半導体装置
CN105702692A (zh) * 2014-12-10 2016-06-22 株式会社东芝 半导体装置及固态摄像装置
JP2016213349A (ja) * 2015-05-11 2016-12-15 国立研究開発法人産業技術総合研究所 貫通電極及びその製造方法、並びに半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20220344396A1 (en) 2022-10-27
CN110943052A (zh) 2020-03-31
TW202013632A (zh) 2020-04-01
JP6933697B2 (ja) 2021-09-08
US11450697B2 (en) 2022-09-20
US20200098811A1 (en) 2020-03-26
CN110943052B (zh) 2022-07-29
TWI717846B (zh) 2021-02-01
US11973095B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
CN110491859B (zh) 晶片封装体及其制造方法
US10056419B2 (en) Chip package having chip connected to sensing device with redistribution layer in insulator layer
TWI629759B (zh) 晶片封裝體及其製造方法
US10424540B2 (en) Chip package and method for forming the same
US9997473B2 (en) Chip package and method for forming the same
US10157875B2 (en) Chip package and method for forming the same
TWI614852B (zh) 晶片封裝體及其製造方法
US9379072B2 (en) Chip package and method for forming the same
CN107221540B (zh) 晶片封装体及其制造方法
US9177919B2 (en) Chip package and method for forming the same
JP6933697B2 (ja) チップパッケージおよびその製造方法
US9966400B2 (en) Photosensitive module and method for forming the same
TWI624039B (zh) 晶片封裝體及其製造方法
US20160233260A1 (en) Chip package and method for forming the same
CN110797358B (zh) 晶片封装体及其制造方法
TWI752514B (zh) 半導體封裝及其製造方法
TW202331956A (zh) 晶片封裝體及其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210819

R150 Certificate of patent or registration of utility model

Ref document number: 6933697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250