CN110943052A - 晶片封装体及其制造方法 - Google Patents

晶片封装体及其制造方法 Download PDF

Info

Publication number
CN110943052A
CN110943052A CN201910913729.0A CN201910913729A CN110943052A CN 110943052 A CN110943052 A CN 110943052A CN 201910913729 A CN201910913729 A CN 201910913729A CN 110943052 A CN110943052 A CN 110943052A
Authority
CN
China
Prior art keywords
conductive
substrate
opening
conductive portion
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910913729.0A
Other languages
English (en)
Other versions
CN110943052B (zh
Inventor
陈瑰玮
郑家明
林佳升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN110943052A publication Critical patent/CN110943052A/zh
Application granted granted Critical
Publication of CN110943052B publication Critical patent/CN110943052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种晶片封装体及其制造方法。该晶片封装体包括基底、第一导电结构以及电性隔离结构。基底具有第一表面及相对于第一表面的第二表面，且具有具有第一开口及环绕第一开口的第二开口。基底包括感测装置位于其内且邻近于第一表面。第一导电结构包括位于基底的第一开口内的第一导电部以位于基底的第二表面上方的第二导电部。电性隔离结构包括位于基底的第二开口内的第一隔离部以及自第一隔离部延伸于基底的第二表面与第二导电部之间的第二隔离部，其中第一隔离部环绕第一导电部。

Description

晶片封装体及其制造方法
技术领域
本发明有关于一种晶片封装技术，特别有关于一种具有基底通孔电极(substratethrough via,TSV)隔离结构的晶片封装体及其制造方法。
背景技术
光电元件(例如，影像感测装置)在撷取影像等应用中扮演着重要的角色，其已广泛地应用于例如数字相机(digital camera)、数字录影机(digital video recorder)、移动电话(mobile phone)等电子产品中，而晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了将感测晶片保护于其中，使其免受外界环境污染外，还提供感测晶片内部电子元件与外界的电性连接通路。
然而，随着电子或光电产品的功能复杂化，晶片封装体内所采用的高效能或多功能的半导体晶片通常需要更多的输入/输出(I/O)的导电垫。因此，在不增加晶片封装体的尺寸下，必须缩小导电垫之间的间距，以在电子元件封装体中增加导电垫数量。如此一来，会增加制造封装晶片体的困难度而使晶片封装体的良率降低。
因此，有必要寻求一种新颖的晶片封装体及其制造方法，其能够解决或改善上述的问题。
发明内容
本发明实施例提供一种晶片封装体，包括：一基底，具有一第一表面及相对于第一表面的一第二表面，且具有一第一开口及环绕第一开口的一第二开口，其中基底包括一感测装置，位于基底内且邻近于基底的第一表面；一第一导电结构，包括：一第一导电部，位于基底的第一开口内；以及一第二导电部，位于基底的第二表面上方；以及一电性隔离结构，包括：一第一隔离部，位于基底的该第二开口内，使第一隔离部环绕第一导电部；以及一第二隔离部，自第一隔离部延伸于基底的第二表面与第二导电部之间。
本发明实施例提供一种晶片封装体的制造方法，包括：提供一基底，基底具有一第一表面及相对于第一表面的一第二表面，其中基底包括一感测装置，位于基底内且邻近于基底的第一表面；形成一第一开口及环绕第一开口的一第二开口于基底内；形成一电性隔离结构的一第一隔离部于基底的第二开口内，且形成电性隔离结构的一第二隔离部于基底的第二表面上方，其中第二隔离部延伸自第一隔离部；以及形成一第一导电结构的一第一导电部于基底的第一开口内。
附图说明
图1绘示出根据本发明一实施例的晶片封装体的剖面示意图。
图2A至2H绘示出根据本发明一实施例的晶片封装体的制造方法剖面示意图。
图3绘示出根据本发明一实施例的晶片封装体的剖面示意图。
图4A至4D绘示出根据本发明一实施例的晶片封装体的制造方法剖面示意图。
图5绘示出根据本发明一实施例的晶片封装体的剖面示意图。
图6绘示出根据本发明一实施例的晶片封装体的剖面示意图。
图7绘示出根据本发明一实施例的晶片封装体的剖面示意图。
其中，附图中符号的简单说明如下：
10、20、30、40：晶片封装体；100：基底；100a：第一表面；100b：第二表面；100c、110a：侧壁表面；101、103、129a、132a、140、142a、232a、233：开口；101a、103a：空孔；102：感测区；106：导电垫；110：绝缘层；114：光学部件；116：空腔；120：间隔层；128：电性隔离材料层；129：罩幕层；130a、230a：第一隔离部；130b、230b：第二隔离部；131：图案化罩幕层；132、232：电性隔离结构；134a、234a、334a：第一导电部；134b、234b、334b：第二导电部；136、236、336：第一导电结构；142：钝化护层；144：第二导电结构；200：盖板；337：凹口；C：晶片区；D：距离；SC：切割道区；W：宽度。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然，应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装微机电系统晶片。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含主动元件或被动元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(optoelectronic devices)、微机电系统(Micro Electro Mechanical System,MEMS)、生物辨识元件(biometric device)、微流体系统(micro fluidic systems)、或利用热、光线、电容及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package,WSP)制程对影像感测装置、发光二极管(light-emittingdiodes,LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、指纹辨识器(fingerprint recognition device)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)或喷墨头(ink printer heads)等半导体晶片进行封装。
其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆迭(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layerintegrated circuit devices)的晶片封装体。
请参照图1，其绘示出根据本发明一实施例的晶片封装体10的剖面示意图。在一些实施例中，晶片封装体10包括一基底100。基底100可由硅或其他半导体所构成。基底100具有一第一表面100a(例如，上表面)、与第一表面100a相对的一第二表面100b(例如，下表面)及位于基底100边缘的一侧壁表面100c。在一些实施例中，基底100内包括一感测区102。感测区102可邻近于基底100的第一表面100a，且感测区102内包括一感测装置(未绘示)，例如一影像感测装置。在其他实施例中，感测区102内可包括感测生物特征的装置(例如，一指纹辨识装置)或其他适合的感测装置。
在一些实施例中，一绝缘层110覆盖基底100的第一表面100a。绝缘层110与基底100可构成一晶片。再者，绝缘层110可包括内层介电层(interlayer dielectric,ILD)、金属层间介电层(inter-metal dielectric,IMD)、钝化护层(passivation)或前述的组合。为简化图式，此处仅绘示出单层绝缘层110。
在一些实施例中，绝缘层110内具有一或多个导电垫106且邻近于基底100的第一表面100a。在一些实施例中，导电垫106可为单层导电层或为多层的导电层结构。为简化图式，此处仅绘示出一些单层导电层作为范例说明。在一些实施例中，感测区102内的感测装置可透过基底100及绝缘层110内的内连线结构(未绘示)而与导电垫106电性连接。
在一些实施例中，基底100内包括多个第一开口101以及多个第二开口103，且每一第二开口103环绕一对应的第一开口101。为简化图式，此处仅绘示出两个第一开口101及围绕第一开口101的两个第二开口103。在一些实施例中，第一开口101及第二开口103自基底100的第二表面100b向基底100的第一表面100a延伸而穿过基底100及绝缘层110内，而露出对应的导电垫106。导电垫106的一部分自第二开口103的边缘横向突出。亦即，从上视角度来看，第一开口101及第二开口103完全位于对应的导电垫106区域内。
在一些实施例中，第一开口101与对应的第二开口103隔开一距离D(如图2B所标示)，使基底100的一部分环绕第一开口101且为第二开口103所围绕。在一些实施例中，距离D小于或等于第一开口的宽度W(如图2B所标示)。举例来说，距离D约为10μm。
在一些实施例中，第一开口101位于基底100的第二表面100b的第一口径(即，第一开口101的底部宽度)实质上相同于其位于基底100的第一表面100a的第二口径(即，第一开口101的顶部宽度)。因此，第一开口101具有实质上垂直的侧壁。第一开口101的上视轮廓可具有圆形的上视轮廓，可以理解的是第一开口101可具有其他形状的上视轮廓而并不限定于此。在一些实施例中，第二开口103位于基底100的第二表面100b的第一口径(即，第二开口103的底部宽度)实质上相同于其位于基底100的第一表面100a的第二口径(即，第二开口103的顶部宽度)。因此，第二开口103也具有实质上垂直的侧壁。第二开口103的上视轮廓可具有环形的上视轮廓，例如圆环形。可以理解的是第二开口103可具有其他形状的上视轮廓而并不限定于此。
在一些实施例中，晶片封装体10还包括一光学部件114设置于绝缘层110上，且对应于感测区102。在一实施例中，光学部件114包括微透镜阵列、滤光层、其组合或其他适合的光学部件。
在一些实施例中，晶片封装体10还包括一盖板200设置于基底100的第一表面100a上方，以保护光学部件114。在一实施例中，盖板200可包括玻璃、石英、透明高分子材料或其他适合的透明材料。
在一些实施例中，晶片封装体10还包括一间隔层(或称作围堰(dam))120，设置于基底100与盖板200之间。间隔层120覆盖导电垫106并露出光学部件114。在本实施例中，盖板200、间隔层120及绝缘层110在感测区102上共同围绕出一空腔116，使光学部件114位于空腔116内。在其他实施例中，间隔层120覆盖光学部件114，使盖板200与绝缘层110之间不具有空腔。
在一些实施例中，间隔层120大致上不吸收水气且不具有粘性。在此情形中，可透过额外的粘着胶将盖板200贴附于基底100上的绝缘层110。在其他实施例中，间隔层120可具有粘性。在此情形中，可透过间隔层120将盖板200贴附于基底100上的绝缘层110。如此一来，间隔层120可不与任何的粘着胶接触，以确保间隔层120的位置不因粘着胶而移动。同时，由于不需使用粘着胶，可避免粘着胶溢流而污染光学部件114。
在一些实施例中，晶片封装体10还包括一电性隔离结构132设置于基底100的第二表面100b上。在一些实施例中，电性隔离结构132包括一第一隔离部130a及一第二隔离部130b。第一隔离部130a填入于基底100的每一第二开口103内，且第二隔离部130b自第一隔离部130a延伸于基底100的第二表面上100b。在一些实施例中，第一隔离部130a局部填入于第二开口103内，而在第二开口103底部与第一隔离部130a之间形成一空孔103a。空孔103a能够提供基底100与后续形成重布线层之间的电性隔离，且作为电性隔离结构132与基底100之间的缓冲。在一些实施例中，空孔103a与第一隔离部130a之间的界面具有拱形轮廓。在一些实施例中，电性隔离结构132包括光致抗蚀剂材料、环氧树脂、或其他适合的有机高分子材料(例如，聚苯恶唑(polybenzoxazole,PBO)、聚酰亚胺树脂(polyimide)、苯环丁烯(butylcyclobutene,BCB)、聚对二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates))。
在一些实施例中，晶片封装体10还包括一第一导电结构136，设置于电性隔离结构132上。在一些实施例中，第一导电结构136包括一第一导电部134a及一第二导电部134b。第一导电部134a位于每一第一开口101内，使第一隔离部130a环绕第一导电部134a。再者，第一导电部134a顺应性覆盖每一第一开口101的侧壁及底部，且延伸于绝缘层110内而与对应的导电垫106电性连接。在一些实施例中，第二导电部134b自第一导电部134a延伸于第二隔离部130b上，使第二隔离部130b延伸于基底100的第二表面100b与第二导电部134b之间。在此情形中，第一导电结构136可称作重布线层，且第二导电部134b与第一导电部134a由同一导电材料层构成。第一导电结构136(例如，重布线层)可为单层或多层结构。为简化图式，此处仅绘示出单层导电层作为范例说明。在一些实施例中，第一导电结构136可包括铝、钛、钨、铜、镍、金或其组合。
第一导电结构136透过电性隔离结构132与基底100电性隔离，且经由第一开口101直接或间接电性连接露出的导电垫106。因此，第一开口101内的第一导电部134a也称作基底通孔电极(through substrate via,TSV)。
在一些实施例中，晶片封装体10还包括一钝化护层142，设置于基底100的第二表面100b上方而覆盖第一导电结构136及电性隔离结构132。再者，钝化护层142沿基底100边缘的一侧壁表面100c及绝缘层110边缘的一侧壁表面110a延伸于间隔层120内。举例来说，延伸深度约为间隔层120的一半厚度，使钝化护层142能够充分保护基底100及绝缘层110。在一些实施例中，钝化护层142具有多个开口142a(如图2G所标示)而露出部分的第二导电部134b。
在一些实施例中，钝化护层142填入第一开口101，以覆盖第一导电部134a。钝化护层142并未填满第一开口101，使一空孔101a形成于第一开口101内的第一导电部134a与钝化护层142之间。空孔101a能够作为钝化护层142与第一导电部134a之间的缓冲，以在后续制程中进行热处理时降低钝化护层142与第一导电结构136之间由于热膨胀系数不匹配所引发不必要的应力。再者，空孔101a能够避免外界温度或压力剧烈变化时，钝化护层142过度拉扯第一导电结构136，进而可防止靠近导电垫106的第一导电部134a剥离或发生断裂。在一些实施例中，空孔101a与钝化护层142之间的界面具有拱形轮廓。
在一些实施例中，晶片封装体10还包括多个第二导电结构144(例如，焊球、凸块或导电柱)，对应设置于钝化护层142的开口142a(如图2G所标示)内而与露出的第二导电部134b电性连接。在上述实施例中，具有第二导电结构144的晶片封装体10为球栅阵列(ballgrid array,BGA)封装体。然而，在其他实施例中，晶片封装体10不具有第二导电结构144。在此情形中，晶片封装体10可为平面网格阵列(land grid array,LGA)封装体。
在上述实施例中，晶片封装体10包括前照式感测装置。在其他实施例中，晶片封装体10亦可包括背照式感测装置。
图2A至2H绘示出根据本发明一实施例的晶片封装体的制造方法剖面示意图，其中相同于图1中的部件使用相同的标号并可能省略其说明。请参照图2A，提供一基底100。基底100具有一第一表面100a(例如，上表面)及与其相对的一第二表面100b(例如，下表面)，且具有多个晶片区及围绕这些晶片区并隔开相邻的晶片区的一切割道区。此处为简化图式，仅绘示一完整的晶片区C、与其相邻的晶片区C的一部分以及隔开这些晶片区C的一切割道区SC。在一些实施例中，基底100为一硅晶圆，以利于进行晶圆级封装制程。在另一实施例中，基底100可为一硅基底或其他半导体基底。基底100的晶片区C内包括一感测区102，且感测区102邻近于基底100的第一表面100a。再者，感测区102内可包括一感测装置(未绘示)，例如影像感测装置。
在一些实施例中，一绝缘层110形成于基底100的第一表面100a上。绝缘层110可包括内层介电层(ILD)、金属层间介电层(IMD)、钝化护层或前述的组合。在一些实施例中，绝缘层110可包括无机材料，例如氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合或其他适合的绝缘材料。在一些实施例中，形成一或多个导电垫106于绝缘层110内。导电垫106对应于基底100的晶片区C且邻近于基底100的第一表面100a。在一些实施例中，感测区102内的感测装置可透过基底100及绝缘层110内的内连线结构(未绘示)而与导电垫106电性连接。
在一些实施例中，可依序进行半导体装置的前段(front end)制程(例如，在基底100内制作感测区102及后段(back end)制程(例如，在基底100上制作绝缘层110、内连线结构及导电垫106)来制作前述结构。换句话说，以下晶片封装体的制造方法用于对完成后段制程的基底进行后续的封装制程。
在一些实施例中，形成一光学部件114于基底100的第一表面100a上方的绝缘层110上，且对应于感测区102。在一些实施例中，光学部件114可为微透镜阵列、滤光层、其组合或其他适合的光学部件。
接着，提供一盖板200。在本实施例中，盖板200可包括玻璃、石英、透明高分子材料或其他适合的透明材料。之后，可形成一间隔层120于盖板200上，并透过间隔层120将盖板200接合至基底100的第一表面100a的绝缘层110上。可经由围绕基底100的感测区102的间隔层120，形成一空腔116于晶片区C内的基底100与盖板200之间，使光学部件114位于空腔116内，并透过盖板200保护空腔116内的光学部件114。
在其他实施例中，可先形成间隔层120于基底100的绝缘层110上，之后将盖板200接合至基底100的绝缘层110上。在其他实施例中，间隔层120可覆盖光学部件114，使基底100与盖板200之间不具有空腔。
在一实施例中，可透过沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)形成间隔层120。再者，间隔层120可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、或丙烯酸酯)或其他适合的绝缘材料。或者，间隔层120可包括光致抗蚀剂材料，且可透过微影制程而图案化，以形成空腔116。
请参照图2B，以盖板200作为承载基底，对基底100的第二表面100b进行薄化制程(例如，蚀刻制程、铣削(milling)制程、磨削(grinding)制程或研磨(polishing)制程)而减少基底100的厚度。在一些实施例中，在进行薄化制程之后，基底100的厚度约在100μm至200μm的范围。
接着，在一些实施例中，透过微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、等离子蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，于每一晶片区C的基底100内形成一或多个第一开口101及对应的一或多个第二开口103。第一开口101对应于导电垫106，且第二开口103环绕第一开口101且也对应于导电垫106。第一开口101及第二开口103自基底100的第二表面100b延伸至基底100的第一表面100a而贯穿基底100。
之后，可透过蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、等离子蚀刻制程、反应性离子蚀刻制程或其他适合的制程)将第一开口101及第二开口103延伸于绝缘层110内而露出导电垫106。在一些实施例中，导电垫106的一部分自第二开口103的边缘横向突出。在一些实施例中，第一开口101与对应的第二开口103隔开一距离D，使基底100的一部分环绕第一开口101且为第二开口103所围绕。在一些实施例中，距离D小于或等于第一开口的宽度W。举例来说，距离D约为10μm。
在一些实施例中，第一开口101与第二开口103分别具有实质上垂直的侧壁。再者，第一开口101的上视轮廓可具有圆形的上视轮廓。第二开口103的上视轮廓可具有环形的上视轮廓，例如圆环形。可以理解的是第一开口101与第二开口103可具有其他形状的上视轮廓而并不限定于此。
请参照图2C及2D，形成一电性隔离结构132于基底100的第二表面100b上。在一些实施例中，可透过沉积制程(例如，涂布制程)形成一电性隔离材料层128于基底100的第二表面100b上且局部填入第一开口101与第二开口103。在一些实施例中，电性隔离材料层128包括环氧树脂、或其他适合的有机高分子材料(例如，聚苯恶唑、聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)。
之后，形成一罩幕层129于电性隔离材料层128上。在一些实施例中，罩幕层129具有开口129a对应于第一开口101且露出第一开口101上方的电性隔离材料层128，如图2C所示。接着，在一些实施例中，透过蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、等离子蚀刻制程、反应性离子蚀刻制程或其他适合的制程)并利用罩幕层129作为蚀刻罩幕来去除露出的电性隔离材料层128。余留的电性隔离材料层128形成了电性隔离结构132，如图2D所示。
在其他实施例中，电性隔离材料层128可包括光致抗蚀剂材料，且可透过微影制程而图案化而无需形成罩幕层129及进行上述蚀刻制程。
在一些实施例中，电性隔离结构132包括一第一隔离部130a及一第二隔离部130b。第一隔离部130a局部填入于第二开口103内，而在第二开口103底部与第一隔离部130a之间形成一空孔103a。再者，第二隔离部130b自第一隔离部130a延伸于基底100的第二表面上100b。
请参照图2E，形成一第一导电结构136于电性隔离结构132上。在一些实施例中，第一导电结构136包括一第一导电部134a及一第二导电部134b。第一导电部134a位于每一第一开口101内，且顺应性覆盖每一第一开口101的侧壁及底部并与对应的导电垫106电性连接。在一些实施例中，在形成第一导电部过程中，形成第二导电部134b于第二隔离部130b上方，使第二导电部134b延伸自第一导电部134a。在此情形中，第一导电结构136可称作重布线层。第一导电结构136透过电性隔离结构132与基底100电性隔离，且经由第一开口101直接或间接电性连接露出的导电垫106。
在一些实施例中，第一导电结构136可包括铝、钛、钨、铜、镍、金或其组合。在一些实施例中，可依序透过沉积制程(例如，物理气相沉积制程、化学气相沉积制程、电镀制程、无电镀制程或其他适合的制程)、微影制程及蚀刻制程，形成第一导电结构136(即，图案化的重布线层)。举例来说，依序透过沉积制程、微影制程及蚀刻制程以形成图案化的铝层，接着以相似的方式在图案化的铝层上依序形成图案化的镍层及图案化的金层，使堆迭的铝层、镍层及金层形成第一导电结构136。
请参照图2F，在每一晶片区C的基底100内形成一开口140，使开口140沿着相邻晶片区C之间的切割道区SC延伸而围绕晶片区C。在一些实施例中，开口140贯穿基底100及绝缘层110并延伸于间隔层120内，使每一晶片区C内的基底100彼此分离且每一晶片区C内的基底100具有侧壁表面100c。在一些实施例中，透过一预切割制程形成开口140，且开口140于间隔层120内的延伸深度约为间隔层120一半的厚度。
请参照图2G，形成一钝化护层142，以覆盖第一导电结构136及电性隔离结构132。在一些实施例中，可透过沉积制程，在基底100的第二表面100b上方形成钝化护层142，且填入第一开口101及开口140，以覆盖第一导电部134a。在一些实施例中，钝化护层142填满开口140，使钝化护层142延伸于间隔层120内。再者，钝化护层142部分填充第一开口101，使一空孔101a形成于第一开口101内的第一导电部134a与钝化护层142之间。在其他实施例中，钝化护层142也可填满第一开口101。
接着，在一些实施例中，可透过微影制程及蚀刻制程图案化钝化护层142，以形成开口142a而露出部分的第二导电部134b。在一些实施例中，钝化护层142可包括环氧树脂、绿漆(solder mask)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、或丙烯酸酯)或其他适合的绝缘材料。
请参照图2H，在一些实施例中，可透过电镀制程、网版印刷制程或其他适合的制程，于钝化护层142的开口142a内填入第二导电结构144(例如，焊球、凸块或导电柱)，以与露出的第二导电部134b电性连接。在一些实施例中，第二导电结构144可包括锡、铅、铜、金、镍、或前述的组合。
之后，切割位于切割道区SC的基底100以及位于切割道区SC的基底100上方及下方的膜层，以使每一晶片区C的基底100彼此分离。举例来说，可使用切割刀具或激光进行切割制程，在进行切割制程之后，可形成独立的晶片封装体10，如图1所示。
可以理解的是虽然图2A至2H的实施例为具有前照式(front side illumination,FSI)感测装置的晶片封装体的制造方法，然而关于晶片的外部电性连接路径(例如，基底内的开口、电性隔离结构、第一导电结构、钝化护层及第二导电结构)的制作方法亦可应用于背照式(back side illumination,BSI)感测装置的制程中。
根据上述实施例，第一开口101及第二开口103具有垂直侧壁，且从上视角度来看，第一开口101及第二开口103完全位于对应的导电垫106区域内，因此可有效缩减导电垫106的间距而增加导电垫数量及设计弹性。再者，由于第一开口101的宽度小于导电垫106的宽度，因此可降低覆盖基底通孔电极的钝化护层142的总量，进而降低钝化护层142所引发的应力。
根据上述实施例，位于第一开口101内的基底通孔电极(即，第一导电部134a)可透过位于第二开口103内的第一隔离部130a与基底100电性隔离。
根据上述实施例，由于基底100的一部分环绕第一开口101且为第二开口103所围绕，故此部分的基底100可作为基底通孔电极的一部分。如此一来，即使第一导电部134a发生断裂，基底通孔电极仍可有效电性连接导电垫106。
请参照图3，其绘示出本发明一实施例的晶片封装体20的剖面示意图，其中相同于图1中的部件使用相同的标号并省略其说明。晶片封装体20的结构相似于图1中的晶片封装体10的结构。在一些实施例中，不同于晶片封装体10的电性隔离结构132，晶片封装体20的电性隔离结构232包括第一隔离部230a及第二隔离部230b。第一隔离部230a填满基底100的每一第二开口103。在一些实施例中，电性隔离结构232包括氧化物(例如，氧化硅)或其他适合的无机材料(例如，氮化硅、氮氧化硅、金属氧化物或前述的组合)。
在一些实施例中，不同于晶片封装体10的第一导电结构136，晶片封装体20的第一导电结构236包括一第一导电部234a及一第二导电部234b。第一导电部234a的一部分突出于基底100的第二表面100b，使第一导电部234a具有T型轮廓，且第二隔离部230b局部位于第二导电部234b与突出于基底100的第二表面100b的第一导电部234a的部分之间。再者，第二导电部234b连接至第一导电部234a且延伸于第二隔离部230b上方。在此情形中，第一导电部234a可称作基底通孔电极，而第二导电部234b可称作重布线层。再者，第二导电部234b与第一导电部234a由不同的导电材料层构成。举例来说，第二导电部234b可包括铝、钛、钨、铜、镍、金或其组合。第一导电部234a可包括铜。
图4A至4D绘示出根据本发明一实施例的晶片封装体的制造方法剖面示意图，其中相同于图3及图2A至2H中的部件使用相同的标号并可能省略其说明。请参照图4A，提供如图2B所示的结构。之后，在基底100的第二表面100b上形成一图案化罩幕层131。在一些实施例中，图案化罩幕层131局部填入于第二开口103内，而在第二开口103底部与图案化罩幕层131之间形成一空孔103a。再者，图案化罩幕层131具有开口以露出第一开口101。在一些实施例中，图案化罩幕层131包括一光致抗蚀剂材料。
之后，在一些实施例中，在图案化罩幕层131的开口及第一开口101内形成第一导电部234a，以作为基底通孔电极。第一导电部234a的一部分突出于基底100的第二表面100b而使第一导电部234a具有T型轮廓。在一些实施例中，第一导电部234a包括铜，且透过沉积制程(例如，电镀制程或无电镀制程)而形成。
请参照图4B，去除图案化罩幕层131。之后，可透过沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)形成一电性隔离结构232于基底100的第二表面100b上。电性隔离结构232包括第一隔离部230a及第二隔离部230b。第一隔离部230a填满基底100的每一第二开口103，而第二隔离部230b覆盖第一导电部234a并具有开口233露出对应的第一导电部234a的一部分。在一些实施例中，电性隔离结构232包括氧化物(例如，氧化硅)或其他适合的无机材料(例如，氮化硅、氮氧化硅、金属氧化物或前述的组合)。
请参照图4C，形成第二导电部234b于第二隔离部230b上并填入开口233(如图4B所标示)，以连接至第一导电部234a。在一些实施例中，第二导电部234b的材料及制作方法相同或相似于图2E所述的第一导电结构136。在此情形中，第二导电部234b可称作重布线层。再者，第一导电部234a及第二导电部234b形成一第一导电结构236。之后，利用相同或相似于第2F图所述的方法，于基底100内形成一开口140。
请参照图4D，利用相同或相似于图2G及2H所述的方法，于图4C的结构中依序形成钝化护层142及第二导电结构144。
之后，切割位于切割道区SC的基底100以及位于切割道区SC的基底100上方及下方的膜层，以使每一晶片区C的基底100彼此分离。举例来说，可使用切割刀具或激光进行切割制程，在进行切割制程之后，可形成独立的晶片封装体20，如图3所示。
可以理解的是，虽然图4A至4D的实施例为具有前照式(FSI)感测装置的晶片封装体的制造方法，然而关于晶片的外部电性连接路径(例如，基底内的开口、电性隔离结构、第一导电结构、钝化护层及第二导电结构)的制作方法亦可应用于背照式(BSI)感测装置的制程中。
根据上述实施例，由于晶片封装体20的结构相似于图1中的晶片封装体10的结构，因此与晶片封装体10具有相同或相似的优点。
根据上述实施例，由于晶片封装体20中的基底通孔电极(即，第一导电部234a)透过电镀制程而完全填满于第一开口101内，因此可增加基底通孔电极的可靠度并增加后续形成的重布线层(即，第二导电部234b)的设计弹性及制程容许度(process window)。
请参照图5，其绘示出本发明一实施例的晶片封装体30的剖面示意图，其中相同于图1及3中的部件使用相同的标号并省略其说明。在一些实施例中，晶片封装体30的结构及制造方法相似于图3中的晶片封装体20的结构，差异处在于晶片封装体30中采用相同于图1中晶片封装体10的电性隔离结构132取代图3中晶片封装体20的电性隔离结构232。
根据上述实施例，由于晶片封装体30的结构相似于图3中的晶片封装体20的结构并采用图1中晶片封装体10的电性隔离结构132，因此与晶片封装体10及20具有相同或相似的优点。
请参照图6，其绘示出本发明一实施例的晶片封装体40的剖面示意图，其中相同于图5中的部件使用相同的标号并省略其说明。在一些实施例中，晶片封装体40的结构及制造方法相似于图5中的晶片封装体30的结构。不同于晶片封装体30的第一导电结构236，晶片封装体40的第一导电结构336包括一第一导电部334a及一第二导电部334b。第一导电部334a并未突出于基底100的第二表面100b。第一导电部334a具有一凹口337，且第二隔离部130b具有一对应于凹口337的开口132a，使第二导电部334b经由凹口337及开口132a延伸于基底100的第二表面100b上方。
根据上述实施例，由于晶片封装体40的结构相似于图5中的晶片封装体30的结构，因此与晶片封装体30具有相同或相似的优点。
请参照图7，其绘示出本发明一实施例的晶片封装体50的剖面示意图，其中相同于图6中的部件使用相同的标号并省略其说明。在一些实施例中，晶片封装体50的结构及制造方法相似于图6中的晶片封装体40的结构，差异处在于晶片封装体50中采用相同于图3中晶片封装体20的电性隔离结构232取代图6中晶片封装体40的电性隔离结构132。相似地，第二隔离部230b具有一开口232a对应于凹口337，使第二导电部334b经由凹口337及开口232a延伸于基底100的第二表面100b上方。
根据上述实施例，由于晶片封装体50的结构相似于图6中的晶片封装体40的结构并采用图3中晶片封装体20的电性隔离结构232，因此与晶片封装体20及40具有相同或相似的优点。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (29)

1.一种晶片封装体，包括：
基底，具有第一表面及相对于该第一表面的第二表面，且具有第一开口及环绕该第一开口的第二开口，其中该基底包括感测装置，位于该基底内且邻近于该基底的该第一表面；
第一导电结构，包括：
第一导电部，位于该基底的该第一开口内；以及
第二导电部，位于该基底的该第二表面上方；以及
电性隔离结构，包括：
第一隔离部，位于该基底的该第二开口内，使该第一隔离部环绕该第一导电部；以及
第二隔离部，自该第一隔离部延伸于该基底的该第二表面与该第二导电部之间。
2.根据权利要求1所述的晶片封装体，还包括：
钝化护层，覆盖该第二导电部及该第二隔离部；以及
第二导电结构，穿过该钝化护层而电性连接至该第二导电部。
3.根据权利要求2所述的晶片封装体，还包括：
盖板，设置于该基底的该第一表面上方；以及
间隔层，设置于该基底与该盖板之间，其中该钝化护层沿该基底边缘的侧壁表面延伸于该间隔层内。
4.根据权利要求2所述的晶片封装体，其中，该第一导电部顺应性覆盖该基底的该第一开口的侧壁及底部，且该钝化护层延伸于该第一开口内，而在该第一开口内的该第一导电部与该钝化护层之间形成空孔。
5.根据权利要求1所述的晶片封装体，其中，该第一隔离部局部填入于该基底的该第二开口内，而在该第二开口底部与该第一隔离部之间形成空孔。
6.根据权利要求1所述的晶片封装体，其中，该电性隔离结构包括氧化物或光致抗蚀剂材料。
7.根据权利要求1所述的晶片封装体，其中，该第一导电部的一部分突出于该基底的该第二表面，使该第二隔离部局部位于该第二导电部与突出于该基底的该第二表面的该第一导电部的该部分之间。
8.根据权利要求7所述的晶片封装体，其中，该第一导电部具有T型轮廓。
9.根据权利要求1所述的晶片封装体，其中，该第一导电部具有凹口，且该第二隔离部具有对应于该凹口的第三开口，使该第二导电部经由该凹口及该第三开口延伸于该基底的该第二表面上方。
10.根据权利要求1所述的晶片封装体，其中，该第二导电部自该第一导电部延伸，使该第二导电部与该第一导电部由同一导电材料层构成。
11.根据权利要求1所述的晶片封装体，其中，该第二导电部连接至该第一导电部，且第二导电部与该第一导电部由不同的导电材料层构成。
12.根据权利要求1所述的晶片封装体，其中，该第一开口与该第二开口隔开距离，且该距离小于或等于该第一开口的宽度。
13.根据权利要求1所述的晶片封装体，还包括：
绝缘层，覆盖该基底的该第一表面，其中该绝缘层内具有导电垫，且该第一导电部延伸于该绝缘层内而电性连接该导电垫。
14.根据权利要求13所述的晶片封装体，其中，该第二开口延伸于该绝缘层内而露出该导电垫。
15.根据权利要求14所述的晶片封装体，其中，该导电垫的一部分自该第二开口的边缘横向突出。
16.一种晶片封装体的制造方法，包括：
提供基底，该基底具有第一表面及相对于该第一表面的第二表面，其中该基底包括感测装置，位于该基底内且邻近于该基底的该第一表面；
形成第一开口及环绕该第一开口的第二开口于该基底内；
形成电性隔离结构的第一隔离部于该基底的该第二开口内，且形成该电性隔离结构的第二隔离部于该基底的该第二表面上方，其中该第二隔离部延伸自该第一隔离部；以及
形成第一导电结构的第一导电部于该基底的该第一开口内。
17.根据权利要求16所述的晶片封装体的制造方法，还包括：
形成盖板于该基底的该第一表面上方；以及
形成间隔层于该基底与该盖板之间。
18.根据权利要求17所述的晶片封装体的制造方法，还包括：
在形成该第一导电部过程中，形成该第一导电结构的第二导电部于该第二隔离部上方，其中该第二导电部延伸自该第一导电部，且该第二导电部与该第一导电部由同一导电材料层构成；
形成钝化护层，以覆盖该第二导电部及该第二隔离部；以及
形成第二导电结构，以穿过该钝化护层而电性连接至该第二导电部。
19.根据权利要求18所述的晶片封装体的制造方法，其中，该第一导电部顺应性覆盖该基底的该第一开口的侧壁及底部，且该钝化护层延伸于该第一开口内，而在该第一开口内的该第一导电部与该钝化护层之间形成空孔。
20.根据权利要求17所述的晶片封装体的制造方法，还包括：
形成该第一导电结构的第二导电部于该第二隔离部上方，且连接至该第一导电部，其中该第二导电部与该第一导电部由不同的导电材料层构成；
形成钝化护层，以覆盖该第二导电部及该第二隔离部；以及
形成第二导电结构，以穿过该钝化护层而电性连接至该第二导电部。
21.根据权利要求16所述的晶片封装体的制造方法，其中，该第一隔离部局部填入于该基底的该第二开口内，而在该第二开口底部与该第一隔离部之间形成空孔。
22.根据权利要求16所述的晶片封装体的制造方法，其中，该电性隔离结构包括氧化物或光致抗蚀剂材料。
23.根据权利要求16所述的晶片封装体的制造方法，其中，该第一导电部的一部分突出于该基底的该第二表面，使该第一导电部具有T型轮廓。
24.根据权利要求16所述的晶片封装体的制造方法，其中，该第一导电部具有凹口，且该第二隔离部具有对应于该凹口的第三开口，使该第一导电结构的第二导电部经由该凹口及该第三开口延伸于该基底的该第二表面上方。
25.根据权利要求16所述的晶片封装体的制造方法，其中，该第一开口与该第二开口隔开距离，且该距离小于或等于该第一开口的宽度。
26.根据权利要求16所述的晶片封装体的制造方法，还包括：
形成绝缘层于该基底的该第一表面上，以及形成导电垫于该绝缘层内。
27.根据权利要求26所述的晶片封装体的制造方法，还包括：
延伸该第一开口于该绝缘层内，其中该第一导电部经由该第一开口延伸于该绝缘层内而电性连接该导电垫。
28.根据权利要求26所述的晶片封装体的制造方法，还包括：
延伸该第二开口于该绝缘层内，以露出该导电垫。
29.根据权利要求28所述的晶片封装体的制造方法，其中，该导电垫的一部分自该第二开口的边缘横向突出。
CN201910913729.0A 2018-09-25 2019-09-25 晶片封装体及其制造方法 Active CN110943052B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862736150P 2018-09-25 2018-09-25
US62/736,150 2018-09-25

Publications (2)

Publication Number Publication Date
CN110943052A true CN110943052A (zh) 2020-03-31
CN110943052B CN110943052B (zh) 2022-07-29

Family

ID=69883701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910913729.0A Active CN110943052B (zh) 2018-09-25 2019-09-25 晶片封装体及其制造方法

Country Status (4)

Country Link
US (2) US11450697B2 (zh)
JP (1) JP6933697B2 (zh)
CN (1) CN110943052B (zh)
TW (1) TWI717846B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022241993A1 (zh) * 2021-05-21 2022-11-24 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210013375A1 (en) * 2019-07-11 2021-01-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US20210125912A1 (en) * 2019-10-28 2021-04-29 Intel Corporation Minimizing package impedance discontinuity through dielectric structure optimizations
KR20220021238A (ko) * 2020-08-13 2022-02-22 삼성전자주식회사 반도체 패키지 및 그 제조방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272490A (ja) * 2008-05-08 2009-11-19 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
CN101699622A (zh) * 2009-11-18 2010-04-28 晶方半导体科技（苏州）有限公司 半导体器件封装结构及其封装方法
CN101840924A (zh) * 2009-03-18 2010-09-22 株式会社东芝 半导体装置及背面照射型固体摄像装置
US20120126420A1 (en) * 2010-11-19 2012-05-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive vias and semiconductor package having semiconductor device
US20130134548A1 (en) * 2011-11-30 2013-05-30 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
CN103456683A (zh) * 2012-05-30 2013-12-18 三星电子株式会社 形成通孔结构、制造图像传感器和集成电路器件的方法
CN104078414A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 硅通孔及其形成方法
CN106098639A (zh) * 2015-05-01 2016-11-09 精材科技股份有限公司 晶片封装体及其制造方法
JP2016213349A (ja) * 2015-05-11 2016-12-15 国立研究開発法人産業技術総合研究所 貫通電極及びその製造方法、並びに半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488680B2 (en) * 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
KR100753528B1 (ko) * 2006-01-04 2007-08-30 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
JP2008066679A (ja) 2006-09-11 2008-03-21 Manabu Bonshihara 固体撮像装置及びその製造方法
JP5563186B2 (ja) * 2007-03-30 2014-07-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US20080237761A1 (en) * 2007-04-02 2008-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for enhancing light sensitivity for backside illumination image sensor
TW200845339A (en) * 2007-05-07 2008-11-16 Sanyo Electric Co Semiconductor device and manufacturing method thereof
JP5101157B2 (ja) 2007-05-07 2012-12-19 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
KR101767654B1 (ko) * 2011-05-19 2017-08-14 삼성전자주식회사 에어 갭 절연 구조를 갖는 관통전극을 구비한 반도체 소자 및 그 제조방법
US8890191B2 (en) * 2011-06-30 2014-11-18 Chuan-Jin Shiu Chip package and method for forming the same
KR101828490B1 (ko) * 2011-08-30 2018-02-12 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
JP6035520B2 (ja) 2012-04-26 2016-11-30 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
CN104241249B (zh) * 2013-06-21 2017-03-22 中芯国际集成电路制造(上海)有限公司 硅通孔互连结构及其制作方法
JP2016111285A (ja) 2014-12-10 2016-06-20 株式会社東芝 半導体装置
US10424540B2 (en) * 2016-10-06 2019-09-24 Xintec Inc. Chip package and method for forming the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272490A (ja) * 2008-05-08 2009-11-19 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
CN101840924A (zh) * 2009-03-18 2010-09-22 株式会社东芝 半导体装置及背面照射型固体摄像装置
CN101699622A (zh) * 2009-11-18 2010-04-28 晶方半导体科技（苏州）有限公司 半导体器件封装结构及其封装方法
US20120126420A1 (en) * 2010-11-19 2012-05-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive vias and semiconductor package having semiconductor device
US20130134548A1 (en) * 2011-11-30 2013-05-30 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
CN103456683A (zh) * 2012-05-30 2013-12-18 三星电子株式会社 形成通孔结构、制造图像传感器和集成电路器件的方法
CN104078414A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 硅通孔及其形成方法
CN106098639A (zh) * 2015-05-01 2016-11-09 精材科技股份有限公司 晶片封装体及其制造方法
JP2016213349A (ja) * 2015-05-11 2016-12-15 国立研究開発法人産業技術総合研究所 貫通電極及びその製造方法、並びに半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022241993A1 (zh) * 2021-05-21 2022-11-24 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Also Published As

Publication number Publication date
CN110943052B (zh) 2022-07-29
US20200098811A1 (en) 2020-03-26
US20220344396A1 (en) 2022-10-27
JP6933697B2 (ja) 2021-09-08
US11973095B2 (en) 2024-04-30
TWI717846B (zh) 2021-02-01
US11450697B2 (en) 2022-09-20
TW202013632A (zh) 2020-04-01
JP2020077855A (ja) 2020-05-21

Similar Documents

Publication Publication Date Title
CN110491859B (zh) 晶片封装体及其制造方法
TWI629759B (zh) 晶片封裝體及其製造方法
US10056419B2 (en) Chip package having chip connected to sensing device with redistribution layer in insulator layer
US10424540B2 (en) Chip package and method for forming the same
CN107221540B (zh) 晶片封装体及其制造方法
CN110943052B (zh) 晶片封装体及其制造方法
US8823179B2 (en) Electronic device package and method for fabricating the same
US9997473B2 (en) Chip package and method for forming the same
US10109663B2 (en) Chip package and method for forming the same
US9177919B2 (en) Chip package and method for forming the same
US9379072B2 (en) Chip package and method for forming the same
US11309296B2 (en) Semiconductor package and manufacturing method thereof
TWI624039B (zh) 晶片封裝體及其製造方法
CN110797358B (zh) 晶片封装体及其制造方法
US20170207194A1 (en) Chip package and method for forming the same
US20160233260A1 (en) Chip package and method for forming the same
US20230238408A1 (en) Chip package and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant