TWI624039B - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TWI624039B
TWI624039B TW105114138A TW105114138A TWI624039B TW I624039 B TWI624039 B TW I624039B TW 105114138 A TW105114138 A TW 105114138A TW 105114138 A TW105114138 A TW 105114138A TW I624039 B TWI624039 B TW I624039B
Authority
TW
Taiwan
Prior art keywords
light
substrate
chip package
layer
conductive layer
Prior art date
Application number
TW105114138A
Other languages
English (en)
Other versions
TW201642450A (zh
Inventor
黃玉龍
廖季昌
劉滄宇
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201642450A publication Critical patent/TW201642450A/zh
Application granted granted Critical
Publication of TWI624039B publication Critical patent/TWI624039B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種晶片封裝體包含基底、導電層及多個散熱連結。基底包含光感測區，且具有上表面及下表面相對設置。導電層設置於基底之下表面，且包含遮光浮置導電層大致對準光感測區。多個散熱連結設置於基底之下表面的下方。

Description

晶片封裝體及其製造方法
本發明是有關一種晶片封裝體及其製造方法。
隨著電子或光電產品諸如數位相機、具有影像拍攝功能的手機、條碼掃瞄器(bar code reader)以及監視器需求的增加，半導體技術發展的相當快速，且半導體晶片的尺寸有微縮化(miniaturization)的趨勢，而其功能也變得更為複雜。大多數的半導體晶片通常為了效能上的需求而置放於一封裝體內，其有助於操作上的穩定性。然而，現有的晶片封裝體仍有漏光及散熱不佳等問題有待解決。因此，目前亟需一種新穎的晶片封裝體，以期能夠解決上述問題。
本發明提供一種晶片封裝體，其包含基底、導電層及多個散熱連結。基底包含光感測區，導電層包含遮光浮置導電層，而遮光浮置導電層大致對準光感測區，以避免漏光。散熱連結設置於基底的下表面，以幫助散熱。因此，本 發明之晶片封裝體可解決先前技術中所述之漏光及散熱不佳等問題。
本發明提供之晶片封裝體包含基底、導電層及多個散熱連結。基底包含光感測區，且具有上表面及下表面相對設置。導電層設置於基底之下表面，且包含遮光浮置導電層大致對準光感測區。多個散熱連結設置於基底之下表面的下方。
根據本發明一實施例，晶片封裝體更包含一收光結構設置於基底之光感測區的上表面。
根據本發明一實施例，散熱連結係浮置，並設置於遮光浮置導電層之下方。
根據本發明一實施例，散熱連結接觸遮光浮置導電層。
根據本發明一實施例，晶片封裝體更包含一絕緣層夾設於基底與導電層之間。
根據本發明一實施例，導電層更包含一重佈線層與遮光浮置導電層彼此分離。
根據本發明一實施例，晶片封裝體更包含多個導電連結設置於重佈線層之下方，並電性連接重佈線層。
根據本發明一實施例，各散熱連結之頂面的高度與各導電連結之頂面的高度大致相同。
根據本發明一實施例，散熱連結為焊球。
根據本發明一實施例，散熱連結排列成焊球陣列。
本發明另提供一種晶片封裝體之製造方法，包括：提供一晶圓，其包含一基底及至少一導電墊區，基底包含多個光感測區，且具有一上表面及一下表面相對設置，導電墊區設置於基底之上表面且位於光感測區之外；移除基底之一部分以形成一穿孔露出導電墊區；形成一絕緣層於基底之下表面的下方及覆蓋穿孔之一側壁；形成多個遮光浮置導電層及一重佈線層於絕緣層下方且彼此分離，遮光浮置導電層分別大致對準收光結構，重佈線層電性連接導電墊區；以及形成多個散熱連結於遮光浮置導電層、重佈線層或其組合之下方。
根據本發明一實施例，散熱連結係浮置，並形成於遮光浮置導電層之下方。
根據本發明一實施例，晶片封裝體的製造方法更包含形成一導電連結於重佈線層之下方，並電性連接重佈線層。
根據本發明一實施例，形成散熱連結及形成導電連結係於同一製程步驟中進行。
根據本發明一實施例，晶片封裝體的製造方法更包含形成一保護層覆蓋遮光浮置導電層、重佈線層或其組合，於形成遮光浮置導電層及重佈線層之後。
根據本發明一實施例，晶片封裝體的製造方法更包含沿著一切割道切割晶圓，以形成多個晶片封裝體。
根據本發明一實施例，晶片封裝體的製造方法更包含對基底之下表面進行一薄化製程，於提供晶圓之後。
10‧‧‧晶片封裝體
100‧‧‧晶圓
110‧‧‧基底
110a‧‧‧上表面
110b‧‧‧下表面
110c‧‧‧穿孔
120‧‧‧導電層
122‧‧‧遮光浮置導電層
124‧‧‧重佈線層
130‧‧‧散熱連結
140‧‧‧導電連結
150‧‧‧收光結構
160‧‧‧導電墊區
170‧‧‧絕緣層
180‧‧‧保護層
210‧‧‧透明基板
220‧‧‧間隔層
300‧‧‧切割道
d1、d2‧‧‧間距
h1、h2‧‧‧高度
LSR‧‧‧光感測區
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：第1圖繪示根據本發明一實施例之一種晶片封裝體的剖面示意圖；第2圖繪示根據本發明一實施例之一種晶片封裝體之基底之下表面的上視示意圖；以及第3A-3F圖係繪示依照本發明一實施例之一種晶片封裝體之製造方法的各製程階段的剖面示意圖。
以下將以圖式揭露本發明之複數個實施例，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施例中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
為了解決先前技術所述的問題，本發明提供一種晶片封裝體，其包含基底、導電層及多個散熱連結。基底包含光感測區，導電層包含遮光浮置導電層，而遮光浮置導電層大致對準光感測區，以避免漏光。散熱連結設置於基底的下表面，以幫助散熱。因此，本發明之晶片封裝體可解決先 前技術中所述之漏光及散熱不佳等問題。以下將詳細說明晶片封裝體的數種實施例。
本發明之晶片封裝體可應用於各種包含主動元件、被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(optoelectronic devices)、微機電系統(micro Electro Mechanical System,MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(physical sensor)。特別是可選擇使用晶圓級的封裝(wafer scale package,WSP)製程對影像感測元件、發光二極體(light-emitting diodes,LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。上述晶圓級封裝製程主要是指在晶圓階段完成封裝步驟後，再予以切割成獨立的晶片封裝體。然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。
第1圖繪示根據本發明一實施例之一種晶片封裝體10的剖面示意圖。請參閱第1圖，晶片封裝體10包含基底110、導電層120及多個散熱連結130。在本實施例中， 晶片封裝體10為影像感測元件封裝體(image sensor package)，但不限於此。
基底110可例如為矽基底或其他半導體基底，如矽、鍺或III-V族元素基底。基底110具有一上表面110a及一下表面110b相對設置，以及一導電墊區160位於上表面110a下。導電墊區160的材質可為鋁、銅、金、其他合適的金屬材料或其組合。在本發明之部分實施例中，基底110包含半導體元件、內層介電層(ILD)、內金屬介電層(IMD)、鈍化層(passivation layer)與內連金屬結構。值得注意的是，導電墊區160為基底110中的內連金屬結構，其具有複數個平行排列的金屬層與連接此些金屬層的連通柱(via)。內金屬介電層位於此些金屬層之間，而連通柱通過內金屬介電層以電性連接相鄰的金屬層。其中半導體元件可例如為主動元件、被動元件、數位電路或類比電路等積體電路的電子元件。
基底110包含光感測區LSR。在一實施例中，晶片封裝體10更包含收光結構150設置於基底110之光感測區LSR的上表面110a的上方，以利影像感測元件接收光線。導電墊區160係電性連接至光感測區LSR，此處為簡化圖式及說明，以每一光感測區LSR對應兩個導電墊區160表示之。在一實施例中，收光結構150包含微透鏡陣列(micro lens array)。
基底110具有一穿孔110c自下表面110b朝上表面110a延伸，並暴露導電墊區160。導電層120設置於基底110的下表面110b，且導電層120具有一遮光浮置導電層 122與一重佈線層124。在一實施例中，導電層120之材質包括銅、鋁、金、鉑、鎳、其他合適的金屬材料或其組合。值得注意的是，遮光浮置導電層122大致對準光感測區LSR，以避免漏光情形發生。在本文所指的「大致對準」，是指遮光浮置導電層122對基底110的垂直投影與光感測區LSR對基底110的垂直投影重疊。在一實施例中，遮光浮置導電層122大致對準收光結構150，換言之，遮光浮置導電層122對基底110的垂直投影與收光結構150對基底110的垂直投影重疊。如此一來，遮光浮置導電層122可有效遮蔽光線，防止漏光情形發生。當然，遮光浮置導電層122與收光結構150的面積及對應位置可再作適當的微調，以有效防止漏光，因此本發明並不限於第1圖所例示者。
多個散熱連結130設置於基底110之下表面110b的下方。在一實施例中，散熱連結130係浮置，並設置於遮光浮置導電層122之下方。在一實施例中，散熱連結130接觸遮光浮置導電層122，以有效將晶片運作時所產生的熱能透過遮光浮置導電層122及散熱連結130傳導至外界。在一實施例中，散熱連結130為焊球、導電凸塊或其他合適的散熱連結結構。散熱連結130可以為任何一種形狀，如圓形、橢圓形、方形、長方形或其他合適的形狀。
在一實施例中，導電層120的重佈線層124與遮光浮置導電層122彼此分離。換言之，重佈線層124與遮光浮置導電層122屬於同一層別，但兩者間無電性連接。此 外，重佈線層124更延伸至穿孔110c並接觸導電墊區160，以電性連接導電墊區160，構成基底通孔電極(TSV)結構。
在一實施例中，晶片封裝體10更包含多個導電連結140設置於重佈線層124的下方，並電性連接重佈線層124。值得注意的是，導電連結140與穿孔110c在垂直投影方向無重疊。導電連結140可電性連接至其他元件，以進行訊號輸入或輸出。在一實施例中，各散熱連結130之頂面的高度h1與各導電連結140之頂面的高度h2大致相同。也就是說，散熱連結130及導電連結140的高度一致，其有助於提昇影像表現的效果。此外，散熱連結130可幫助支撐晶片。在一實施例中，散熱連結130及導電連結140皆為焊球。
在一實施例中，晶片封裝體10更包含絕緣層170位於下表面110b下，並夾設於導電層120與基底110之間，且絕緣層170更延伸至穿孔110c中覆蓋穿孔110c之側壁絕緣層170用以隔離基底110與導電層120，其材質可例如為環氧樹脂、防銲材料或其他適合之絕緣材料，如氧化矽、氮化矽、氮氧化矽、金屬氧化物或其組合。
在一實施例中，晶片封裝體10更包含保護層180設置於導電層120的下方，並覆蓋導電層120。在一實施例中，保護層180具有多個開口(未標示)，散熱連結130及導電連結140位於保護層180的開口中。
在一實施例中，晶片封裝體10更包含一透明基板210設置於基底110之上表面110a的上方，其用以作為晶片級封裝的承載結構。透明基板210的材質可例如為玻璃、 石英(quartz)、蛋白石(opal)、塑膠或其他合適的透明材質。此外，晶片封裝體10可更包含一間隔層220夾設於基底110之上表面110a與透明基板210之間，以定義多個空腔(未標示)，其可用以容置各種元件。在一實施例中，空腔用以容置收光結構150。
第2圖繪示根據本發明一實施例之一種晶片封裝體之基底110之下表面110b的上視示意圖。在本實施例中，散熱連結130位於遮光浮置導電層122上。散熱連結130為焊球，其排列成一焊球陣列。導電連結140亦為焊球，且排列成另一焊球陣列。在本實施例中，散熱連結130之焊球陣列中的兩相鄰焊球之間距d1與導電連結140之焊球陣列中的兩相鄰焊球之間距d2大致相同。當然，在其他實施例中，散熱連結130及導電連結140的種類、排列(如無規排列或有規排列，有規排列可例如為直線排列或交錯排列)、尺寸和間距等關係亦可作適當的調整，以符合實際應用需求，因此本發明並不限於第2圖所例示者。
第3A-3F圖係繪示依照本發明一實施例之一種晶片封裝體之製造方法的各製程階段的剖面示意圖。如第3A圖所示，提供一晶圓100，其包含一基底110及至少一導電墊區160。晶圓100上具有複數個晶片區，在後續製程後會切割此些晶片區以形成複數個第1圖所示的晶片封裝體10。在本發明之部分實施例中，基底110包含半導體元件、內層介電層(ILD)、內金屬介電層(IMD)、鈍化層(passivation layer)與內連金屬結構。為了簡化圖式，此處僅一平整基底表示 之。值得注意的是，導電墊區160為基底110中的內連金屬結構，其具有複數個平行排列的金屬層與連接此些金屬層的連通柱(via)。內金屬介電層位於此些金屬層之間，而連通柱通過內金屬介電層以電性連接相鄰的金屬層。
基底110可例如為矽基底或其他半導體基底，如矽、鍺或III-V族元素基底。基底110具有一上表面110a及一下表面110b相對設置此外，基底110包含多個光感測區LSR，導電墊區160則設置於基底110的上表面110a下並位於光感測區LSR之外，其中導電墊160的材質可為鋁、銅、金、其他合適的金屬材料或其組合。在一實施例中，晶圓100更包含多個收光結構150設置於基底110之光感測區LSR的上表面110a的上方，以利影像感測元件接收光線。在一實施例中，收光結構150包含微透鏡陣列。
此外，晶圓100的上方設置一透明基板210與間隔層220。透明基板210可用以作為晶片級封裝的承載結構。透明基板210的材質可例如為玻璃、石英(quartz)、蛋白石(opal)、塑膠或其他合適的透明材質。間隔層220夾設於基底110之上表面110a與透明基板210之間，以定義多個空腔(未標示)，其可用以容置各種元件。在一實施例中，空腔用以容置收光結構150。
在一實施例中，如第3B圖所示，於提供晶圓100之後，對基底110之下表面110b進行一薄化製程，使基底110達到所需的厚度。薄化製程一般可包括蝕刻、銑削(milling)、磨削(grinding)或研磨(polishing)。
隨後，如第3C圖所示，移除基底110的一部分，以形成一穿孔110c，穿孔110c露出導電墊區160。在一實施例中，蝕刻基底110的下表面110b，以形成自下表面110b朝上表面110a延伸的穿孔110c。穿孔110c可為傾斜開口或垂直開口。穿孔110c的上視形狀可為任何形狀，如圓形、橢圓性、正方形、長方形或其他合適的形狀。可利用微影蝕刻製程形成穿孔110c，但不限於此。蝕刻可例如為乾式蝕刻或濕式蝕刻。
如第3D圖所示，形成絕緣層170於基底110之下表面110b的下方及覆蓋穿孔110c的側壁。絕緣層170用以隔離基底110與後續形成的導電層，其材質可例如為環氧樹脂、防銲材料或其他適合之絕緣材料，如氧化矽、氮化矽、氮氧化矽、金屬氧化物或其組合。例如可利用塗佈方法或沉積方法形成絕緣層170。塗佈方法例如為旋轉塗佈(spin coating)、噴塗(spray coating)或淋幕塗佈(curtain coating)。沉積方法例如為液相沉積、物理氣相沉積、化學氣相沉積、低壓化學氣相沉積、電漿增強式化學氣相沉積、快速熱化學氣相沉積或常壓化學氣相沉積。
如第3E圖所示，在形成絕緣層170之後，形成多個遮光浮置導電層122及重佈線層124於絕緣層170下方且彼此分離，如第3E圖所示。遮光浮置導電層122分別大致對準光感測區LSR，以避免漏光情形發生。重佈線層124電性連接導電墊區160，以形成基底通孔電極結構。舉例而言，可先毯覆式沉積一導電材料層(未繪示)覆蓋絕緣層 170，然後進行微影蝕刻製程，以圖案化導電材料層並形成多個遮光浮置導電層122及重佈線層124於絕緣層170下方，且遮光浮置導電層122與重佈線層124分離。當然，遮光浮置導電層122及重佈線層124亦可利用其他方法製造，例如網版印刷方法、噴墨方法或雷射剝除方法。
如第3F圖所示，在形成遮光浮置導電層122及重佈線層124之後，形成保護層180覆蓋遮光浮置導電層122、重佈線層124或遮光浮置導電層122與重佈線層124。接著，移除部分的保護層180以形成多個開口(未標示)曓露出遮光浮置導電層122之多個部分及重佈線層124之多個部分，開口用以容置後續形成的散熱連結及導電連結。保護層180的材質可包括但不限於防焊材料，例如：環氧樹脂。且部分的保護層180會流入穿孔110c中，但不填滿穿孔110c。
請繼續參閱第3F圖，在形成保護層180之後，形成多個散熱連結130於遮光浮置導電層122的下方。如前所述，保護層180具有多個開口暴露遮光浮置導電層122及重佈線層124，而散熱連結130形成於開口中以接觸遮光浮置導電層122。其中，散熱連結130可例如為焊球、導電凸塊或其他合適的散熱連結結構。散熱連結130可以為任何一種形狀，如圓形、橢圓形、方形、長方形或其他合適的形狀。在一實施例中，散熱連結130係浮置，並形成於遮光浮置導電層122的下方。因此，晶片運作時產生的熱能可藉由遮光浮置導電層122以及散熱連結130而傳導至外界。
請繼續參閱第3F圖，形成導電連結140於重佈線層124的下方，導電連結140係形成於開口中並接觸重佈線層124，以電性連接至重佈線層124。在一實施例中，形成散熱連結130及形成導電連結140係於同一製程步驟中進行。導電連結140可電性連接至其他元件，以進行訊號輸入或輸出。在一實施例中，散熱連結130及導電連結140皆為焊球。
在形成散熱連結130及導電連結之後，更沿著切割道300切割晶圓100，以分離晶圓100中的多個晶片區，如第1圖所示。然後，繼續沿著切割道300再切割間隔層220及透明基板210，而可形成兩個獨立的晶片封裝體10。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (16)

  1. 一種晶片封裝體，包括：一基底，包含一光感測區，且具有一上表面及一下表面相對設置；一導電層，設置於該基底之下表面，且包含一遮光浮置導電層及一重佈線層，其中該遮光浮置導電層對該基底的垂直投影與該光感測區對該基底的垂直投影重疊，該重佈線層與該遮光浮置導電層彼此分離且無電性連接；以及多個散熱連結，設置於該遮光浮置導電層的下方。
  2. 如申請專利範圍第1項所述之晶片封裝體，更包含一收光結構設置於該基底之該光感測區的該上表面。
  3. 如申請專利範圍第1項所述之晶片封裝體，其中該些散熱連結係浮置。
  4. 如申請專利範圍第3項所述之晶片封裝體，其中該些散熱連結接觸該遮光浮置導電層。
  5. 如申請專利範圍第1項所述之晶片封裝體，更包含一絕緣層夾設於該基底與該導電層之間。
  6. 如申請專利範圍第1項所述之晶片封裝體，更包含多個導電連結設置於該重佈線層之下方，並電性連接該重佈線層。
  7. 如申請專利範圍第6項所述之晶片封裝體，其中各該散熱連結之一頂面的高度與各該導電連結之一頂面的高度大致相同。
  8. 如申請專利範圍第1項所述之晶片封裝體，其中該些散熱連結為焊球。
  9. 如申請專利範圍第8項所述之晶片封裝體，其中該些散熱連結排列成一焊球陣列。
  10. 一種晶片封裝體的製造方法，包括：提供一晶圓，該晶圓包含一基底及至少一導電墊區，該基底包含多個光感測區，且具有一上表面及一下表面相對設置，該導電墊區設置於該基底之該上表面下且位於該些光感測區之外；移除該基底之一部分以形成一穿孔露出該導電墊區；形成一絕緣層於該基底之該下表面的下方及覆蓋該穿孔之一側壁；形成多個遮光浮置導電層及一重佈線層於該絕緣層下方，該些遮光浮置導電層與該重佈線層彼此分離且無電性 連接，該些遮光浮置導電層分別大致對準該些光感測區，該重佈線層電性連接該導電墊區；以及形成多個散熱連結於該遮光浮置導電層之下方。
  11. 如申請專利範圍第10項所述之晶片封裝體的製造方法，其中該些散熱連結係浮置。
  12. 如申請專利範圍第10項所述之晶片封裝體的製造方法，更包含形成一導電連結於該重佈線層之下方，並電性連接該重佈線層。
  13. 如申請專利範圍第12項所述之晶片封裝體的製造方法，其中形成該些散熱連結及形成該導電連結係於同一製程步驟中進行。
  14. 如申請專利範圍第10項所述之晶片封裝體的製造方法，更包含形成一保護層覆蓋該遮光浮置導電層、該重佈線層或其組合，於形成該些遮光浮置導電層及該重佈線層之後。
  15. 如申請專利範圍第14項所述之晶片封裝體的製造方法，更包含沿著一切割道切割該晶圓，以形成多個晶片封裝體。
  16. 如申請專利範圍第10項所述之晶片封裝體的製造方法，更包含對該基底之該下表面進行一薄化製程，於提供該晶圓之後。
TW105114138A 2015-05-28 2016-05-06 晶片封裝體及其製造方法 TWI624039B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562167533P 2015-05-28 2015-05-28
US62/167,533 2015-05-28

Publications (2)

Publication Number Publication Date
TW201642450A TW201642450A (zh) 2016-12-01
TWI624039B true TWI624039B (zh) 2018-05-11

Family

ID=57399091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114138A TWI624039B (zh) 2015-05-28 2016-05-06 晶片封裝體及其製造方法

Country Status (3)

Country Link
US (1) US20160351608A1 (zh)
CN (1) CN106206632B (zh)
TW (1) TWI624039B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
CN107481946B (zh) * 2017-08-21 2019-09-10 华进半导体封装先导技术研发中心有限公司 一种cis器件的封装方法及结构
KR102008344B1 (ko) 2018-01-02 2019-08-07 삼성전자주식회사 반도체 패키지
CN110197619B (zh) * 2018-02-27 2021-04-23 欣兴电子股份有限公司 像素结构及制造像素结构的方法
CN110085615B (zh) * 2019-04-30 2021-07-23 德淮半导体有限公司 堆叠型背照式图像传感器及其制造方法
CN109994499A (zh) * 2019-04-30 2019-07-09 德淮半导体有限公司 堆叠型背照式图像传感器及其制造方法
US11393701B2 (en) * 2019-08-12 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Anisotropic carrier for high aspect ratio fanout
US11610847B2 (en) * 2021-05-07 2023-03-21 STATS ChipPAC Pte. Ltd. Laser-based redistribution and multi-stacked packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200948052A (en) * 2008-05-15 2009-11-16 Kingpak Tech Inc Image sensor module package structure with supporting element
TW201027641A (en) * 2009-01-06 2010-07-16 Xintec Inc Electronic device package and fabrication method thereof
TW201145485A (en) * 2010-06-07 2011-12-16 Xintec Inc Chip package
TW201442193A (zh) * 2011-02-10 2014-11-01 Xintec Inc 晶片封裝體及其製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777287B2 (en) * 2006-07-12 2010-08-17 Micron Technology, Inc. System and apparatus providing analytical device based on solid state image sensor
JP2010040621A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
US8536672B2 (en) * 2010-03-19 2013-09-17 Xintec, Inc. Image sensor package and fabrication method thereof
US9054106B2 (en) * 2013-11-13 2015-06-09 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200948052A (en) * 2008-05-15 2009-11-16 Kingpak Tech Inc Image sensor module package structure with supporting element
TW201027641A (en) * 2009-01-06 2010-07-16 Xintec Inc Electronic device package and fabrication method thereof
TW201145485A (en) * 2010-06-07 2011-12-16 Xintec Inc Chip package
TW201442193A (zh) * 2011-02-10 2014-11-01 Xintec Inc 晶片封裝體及其製造方法

Also Published As

Publication number Publication date
CN106206632B (zh) 2019-11-05
TW201642450A (zh) 2016-12-01
CN106206632A (zh) 2016-12-07
US20160351608A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
TWI624039B (zh) 晶片封裝體及其製造方法
US8741683B2 (en) Chip package and fabrication method thereof
TWI458071B (zh) 晶片封裝體及其製造方法
TWI597813B (zh) 晶片封裝體及其製造方法
TWI512930B (zh) 晶片封裝體及其形成方法
US10424540B2 (en) Chip package and method for forming the same
CN107221540B (zh) 晶片封装体及其制造方法
TWI529892B (zh) 晶片封裝體及其製造方法
TW201733056A (zh) 晶片封裝體及其製造方法
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
TWI578411B (zh) 晶片封裝體的製造方法
JP6933697B2 (ja) チップパッケージおよびその製造方法
TWI593121B (zh) 感測器裝置及其形成方法
US9024437B2 (en) Chip package and method for forming the same
US20170207194A1 (en) Chip package and method for forming the same
US20160355393A1 (en) Chip package and manufacturing method thereof
CN110797358B (zh) 晶片封装体及其制造方法
US20160233260A1 (en) Chip package and method for forming the same
US10937760B2 (en) Method for manufacturing a chip package
TWI539568B (zh) 電子元件封裝體及其製造方法