JP2009272490A

JP2009272490A - 半導体装置および半導体装置の製造方法

Info

Publication number: JP2009272490A
Application number: JP2008122468A
Authority: JP
Inventors: Shigeru Yamada; 茂山田
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2008-05-08
Filing date: 2008-05-08
Publication date: 2009-11-19

Abstract

【課題】裏面配線の断線等の製造不良を低減し、裏面配線と半導体基板との絶縁を安定的に確保することができる貫通電極を有する半導体装置を提供することを目的とする。
【解決手段】
表面電極が形成された半導体基板を用意する。半導体基板を裏面側からエッチングして前記表面電極に達する貫通孔を形成し、これに並行して半導体基板を裏面側からエッチングして貫通孔の外周を囲むトレンチを形成する。このトレンチにより絶縁リングが構成される。続いて、半導体基板の裏面に感光性樹脂フィルムを貼り付ける。露光現像処理により感光性樹脂フィルムの貫通孔の形成部分に対応する部分を選択的に除去する。開口部より露出した貫通孔の内壁および感光性樹脂フィルムの表面に導電体を堆積させる。貫通電極と半導体基板は中空構造の絶縁リングにより絶縁される。
【選択図】図３

Description

本発明は、半導体装置およびその製造方法に関し、特に貫通電極を有する半導体装置に関する。

近年、一つの半導体パッケージの中に複数の半導体チップを搭載するシステム・イン・パッケージ（SiP）が、電子機器の高性能化および小型軽量化を実現する上で非常に重要な技術となっている。複数の半導体チップを１つのパッケージに搭載する方式としては、半導体チップを並べて配置し、各チップ間をボンディングワイヤーで配線する横置き方式が知られている。しかし、半導体チップを並べて配置する２次元実装ではパッケージサイズが大きくなると共に部材（リードフレーム）が特殊仕様となり、コストが高くなるといったデメリットがある。従って、より高密度化、高機能化を達成し得る３次元実装技術が必須になっている。３次元実装技術としては貫通電極技術がある。通常、半導体デバイスが外部と信号をやりとりするための電極は半導体素子のパターン形成面と同じ面に形成される。これに対して、貫通電極では微細加工技術によってチップの厚み方向に貫通孔を形成し、これを導体で満たし、パターン形成面の電極（表面電極）と繋げることによって通常は使用しないチップの裏面からも信号がやり取りできるようになる。貫通電極技術を用いて複数のチップを積層し、チップの厚み方向に信号伝達経路を形成することにより、配線距離が短縮され、高速化および高信頼性化を図るとともに実装密度を飛躍的に向上させることが可能となる。

特許文献１の図２〜６には、貫通電極を有する半導体装置の製造方法が示されている。この特許文献１に示される製造方法の概略を図１に示すとともに各工程の内容を以下に示す。

まず、シリコン等からなる半導体基板１００の表面に半導体回路を形成し、絶縁膜１０１および表面電極１０２を順次積層し、これらにパターニングを施して表面電極パターンを形成する工程まで完了した半導体装置を用意する。半導体基板１００上には、表面電極１０２の形成部に開口を有するパシベーション膜１０３が形成されている（図１（ａ））。

次に、半導体基板１００の裏面側に表面電極１０２に対応する部分に開口部を有するレジスト膜１０４を形成する。次にレジスト膜１０４の開口部より露出した部分の半導体基板１００のドライエッチング処理を行い、半導体基板１００に表面電極１０２に達する貫通孔１０５を形成する（図１（ｂ））。

次に、ＣＶＤ法により、貫通孔１０５の内壁および底面（貫通孔の開口面と対向する面）と、半導体基板１００の裏面とを覆うように絶縁膜１０６を形成する（図１（ｃ））。

次に、半導体基板１００の裏面側に表面電極１０２に対応する部分に開口部を有するフォトマスク１０７を形成する。その後、フォトマスク１０７の開口部分より露出した貫通孔１０５の底面に堆積している絶縁膜１０６をエッチングして、貫通孔１０５の内部において表面電極１０２を露出させる（図１（ｄ））。

次に、ＣＶＤ法等により貫通孔１０５の内壁、底面および半導体基板１００の裏面上にタングステン（Ｗ）等の金属膜を堆積することにより、貫通孔１０５の内壁表面を覆う貫通電極１０８ａを形成するとともに、半導体基板１００の裏面を覆う裏面配線１０８ｂを形成する（図１（ｅ））。貫通電極１０８ａは、貫通孔１０５の内部において露出した表面電極１０２に電気的に接続される。裏面配線１０８ｂは、貫通電極１０８ａと一体的に形成され半導体基板１００の裏面に延在するように形成されるので、半導体基板１００の裏面側からの信号の送受信が可能となる。

一方、特許文献２には、半導体基板内に貫通電極を包囲するように絶縁リングが形成された半導体装置の構造が開示されている。この絶縁リングは、半導体基板にトレンチを形成した後、このトレンチを絶縁膜および導電膜で埋め込むことにより形成される旨が記載され、絶縁リングにより貫通電極を構成する金属がデバイス領域に拡散するのを防止できる旨が記載されている。
得開２００５−２９４３２０号公報特開２００７−１８０５９２号公報

特許文献１に記載の製造方法においては以下に示すような不具合が生じることが懸念される。まず、図１（ｄ）に示す貫通孔１０５の底面を覆う絶縁膜１０６をエッチングして表面電極１０２を露出させる工程においては、表面電極１０２とその後に形成される貫通電極１０８ａとの導通を確実にとる必要があることから、エッチング過多となり易い。かかる部分において過剰なエッチングがなされると、表面電極１０２直下の絶縁膜１０１に対する横方向のエッチングが進行し、図２（ａ）示すように、表面電極１０２直下において空隙１１０が形成されてしまう。そして、このような状態で、貫通電極１０８ａを形成すると、図２（ｂ）に示すように、空隙１１０が生じた部分において、貫通電極１０８ａに断線が生じるおそれがある。また、図１（ｄ）に示す工程において貫通孔１０４の底面に堆積している絶縁膜１０６をエッチングして表面電極１０２を露出させる際に、貫通孔１０５の側壁に形成されている絶縁膜１０６をも除去してしまい、その結果、貫通孔１０５の側壁部における半導体基板１００と貫通電極１０８ａとの絶縁性が確保されないといった問題も懸念される。

一方、特許文献２に記載のものにおいては、トレンチ内に絶縁膜および導電膜を埋め込んだ絶縁リングを形成することにより、貫通電極を構成する金属成分がデバイス領域に拡散するのを防止することとしているが、例えば絶縁リングおよび半導体基板にクラックが発生した場合には、誘電率の関係からクラック部分に貫通電極の金属成分が流れ込むいわゆるマイグレーションが起り絶縁不良が生じることが懸念される。

本発明は、上記した点に鑑みてなされたものであり、裏面配線の断線等の製造不良を低減し、裏面配線と半導体基板との絶縁を安定的に確保することができる貫通電極を有する半導体装置を提供することを目的とする。

本発明の半導体装置は、半導体基板と、前記半導体基板の表面に形成された表面電極と、前記半導体基板の内部において前記半導体基板の裏面から前記表面電極に達する貫通孔と、前記貫通孔の内壁を覆う導電体と、前記半導体基板の裏面に設けられて前記導電体に接続された裏面配線と、前記半導体基板の内部に設けられて前記貫通孔の外周を囲むトレンチからなる絶縁リングと、を含むことを特徴としている。

また、本発明の半導体装置の製造方法は、表面電極が形成された半導体基板を用意するステップと、前記半導体基板を裏面側からエッチングして前記表面電極に達する貫通孔を形成するステップと、前記貫通孔の形成と並行して前記半導体基板を裏面側からエッチングして前記貫通孔の外周を囲むトレンチを形成するステップと、前記半導体基板の裏面に感光性樹脂フィルムを貼着するステップと、前記感光性樹脂フィルムを露光および現像して前記貫通孔の形成部分に対応する部分を選択的に除去して開口を形成するステップと、前記開口部より露出した前記貫通孔の内壁および前記感光性樹脂フィルムの表面に導電体を堆積させるステップと、を含むことを特徴としている。

以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素又は部分には同一の参照符を付している。

図３は、本発明に係る半導体装置の構造を示す断面図である。シリコン等からなる半導体基板１０の表面には、複数の半導体素子が組み合わされて構成される集積回路（図示せず）が形成されている。半導体基板１０の表面には、ＳｉＯ₂等からなる絶縁膜１１を介してアルミニウム（Ａｌ）等からなる表面電極１２が形成されている。半導体基板１０に形成された集積回路（図示せず）に対しては、この表面電極１２を通じて信号の送受信が可能となっている。また、半導体基板１０の表面には、表面電極１２の形成部分に開口を有する例えばＰＳＧ（Phospho-Silicate-Glass）等からなるパッシベーション膜１３が形成され、半導体基板１０の表面が保護されている。

半導体基板１０には、裏面側から表面電極１２に至る円筒形状の貫通孔１５が形成されている。貫通孔１５の側壁部および底面（貫通孔１５の開口面と対向する面）上には、例えばタングステン（Ｗ）等からなる導電膜が形成され、これにより貫通電極１８ａが形成される。貫通電極１８ａは貫通孔１５の底面において表面電極１２に電気的に接続される。半導体基板１０の裏面側の表面には、貫通電極１８ａに一体的に形成された裏面配線１８ｂが延在している。すなわち、裏面配線１８ｂは、貫通電極１８ａを介して表面電極１２に電気的に接続される。従って、半導体基板１０に形成された集積回路（図示せず）に対しては裏面配線１８ｂからも信号の送受信が可能となる。尚、本実施例に示すように貫通電極１８ａは、少なくとも貫通孔内壁全面を覆うように形成されていればよく、貫通孔１５が貫通電極の構成材料によって完全に満たされることを要しない。

半導体基板１０内部の貫通電極１８ａの外周には、これを取り囲むように形成された絶縁リング１６が形成されている。絶縁リング１６は、半導体基板１０の内部において貫通電極１８ａに離間して形成された円環状のトレンチにより構成される。すなわち、絶縁リング１６は中空構造となっている。

図４は、本発明の半導体装置の半導体基板の裏面側から眺めた平面図である。裏面配線１８ｂは貫通電極１８ａと一体的に形成され、所望のパターニングが施されることにより、半導体基板１０の裏面側からの信号の送受信が可能となる。すなわち、半導体基板の裏面側から貫通電極１８ａを経由して表面電極１２に至る信号伝達経路が形成される。

図４において破線で示される絶縁リング１６は、貫通孔１５内に形成された貫通電極１８ａを取り囲むように形成されている。上記の如く、絶縁リング１６は、円環状のトレンチによって構成され、トレンチ内には従来構造のような絶縁材料の埋め込みはなされていない。また、本発明の半導体装置においては、貫通孔１５の内部において貫通電極１８ａと半導体基板１０との間には、従来構造のような絶縁膜の形成がなされていない。すなわち、貫通電極１８ａと半導体基板１０との間の絶縁性は、貫通電極１８ａを取り囲む中空構造の絶縁リング１６により確保される。

尚、本発明の半導体装置は、例えばチップ状に個片化され、リードフレーム上にその複数が積層される形態で使用され、また単一のチップのみで使用され得る。

次に、上記した本発明に係る半導体装置の製造方法について図５を参照しつつ説明する。

図５（ａ）〜（ｅ）は、本発明に係る半導体装置の製造工程における各プロセスステップを示す断面図である。

まず、半導体基板１０を用意する。半導体基板１０には、その表面に複数の半導体素子等が組み合わされて構成される集積回路（図示せず）が形成されており、また、ＳｉＯ₂等からなる絶縁膜１１およびアルミニウム（Ａｌ）等からなる電極材料が順次積層され、パターニングが施された表面電極１２が形成されているものとする。また半導体基板１０上には、表面電極１２の形成部に開口を有するパシベーション膜１３が形成されている（図５（ａ））。

次に、半導体基板１０の裏面側にレジスト膜１４を形成する。レジスト膜１４には、露光および現像処理を経て貫通電極を形成するための貫通孔１５に対応する部分および貫通孔１５を取り囲む円環状の絶縁リング１６に対応する部分に開口を有するパターニングが施されている。続いて、レジスト膜１４の開口部分から露出した半導体基板１０を裏面側からエッチングする。エッチングは例えばＳＦ₆等をエッチングガスとして用いた異方性ドライエッチングにより行われる。かかるエッチング処理により、半導体基板１０には、表面電極１２に達する貫通孔１５と絶縁リング１６を構成する円環状のトレンチが同時に形成され、貫通孔１５の内部において表面電極１２が露出する。半導体基板１０のエッチング処理が完了したら、オゾン（Ｏ₃）照射やＯ₂プラズマ照射によるドライアッシング工程において半導体基板１０に形成されたレジスト膜１４を除去する。その後、硫酸洗浄を行い、フォトレジストの残渣処理を行う（図５（ｂ））。

ここで図６は、図５（ｂ）に示す工程まで完了した半導体基板１０を裏面側から眺めた平面図である。貫通孔１５は円筒形状であり、半導体基板１０の裏面から表面電極１２に達する深さで形成される。絶縁リング１６は、貫通孔１５を取り囲むように形成された円環状のトレンチであり、半導体基板１０の裏面から表面電極１２に達する深さで形成される。尚、貫通孔１５および絶縁リング１６を形成するためのエッチングは、ウェットエッチングやレーザ加工等、他の方法により行うこととしてもよく、貫通孔１５および絶縁リング１６の形状は円形に限定されず、適宜変更することが可能である。

次に、半導体基板１０の裏面側に感光性樹脂フィルム１７を貼着させる。感光性樹脂フィルム１７は、表面保護のための保護フィルムと、感光性樹脂からなる絶縁性を有するレジスト層と、これらの層を支持する支持フィルムと、からなる３層構造を有する。感光樹脂フィルム１７の半導体基板１０への貼り付けは、例えば真空ラミネートにより行われる。感光性樹脂フィルム１７は、先の工程で形成された貫通孔１５および絶縁リング１６の開口部を塞ぐように半導体基板１０の裏面側に貼り付けられる。感光性樹脂フィルム１７を貼着した後、露光装置により貫通孔１５の形成部分に対応する部分のみを選択的に露光する。露光光としては、例えばＵＶ光が使用される（図５（ｃ））。

次に、アルカリ性の現像液をスプレーし、露光した部分の感光性樹脂フィルム１７を除去して貫通孔１５に対応する部分に開口を形成する。これにより、貫通孔１５の開口面が感光性樹脂フィルム１７より露出する。除去された部分以外の半導体基板１０の裏面側表面に延在する感光性樹脂フィルム１７は、絶縁膜として機能する。感光性樹脂フィルム１７の現像後、半導体基板１０を専用リンス又は純水などで洗浄し、乾燥させる（図５（ｄ））。

次に、例えばＷＦ₆とＨ₂とを反応ガスとして用いた公知のＣＶＤ法により、感光性樹脂フィルム１７の開口部より露出した貫通孔１５の側壁、底面（貫通孔１５の開口面と対向する面）および半導体基板１０の裏面側に延在する感光性樹脂フィルム１７上にタングステン（Ｗ）を堆積させることにより、貫通電極１８ａおよび裏面配線１８ｂを形成する。貫通電極１８ａは、貫通孔１５の底面において露出した表面電極１２に電気的に接続される。貫通電極１８ａは、少なくとも貫通孔１５の側壁および底面を覆うように成膜されていればよく、電極材料が貫通孔１５の内部を充たすように埋め込まれていなくても構わない。裏面配線１８ｂは、貫通電極１８ａと一体的に形成され、貫通電極１８ｂを介して表面電極１２に電気的に接続される。裏面配線１８ｂは、その後、エッチングにより所望の配線パターンとなるようにパターニングが行われる（図５（ｅ））。

尚、貫通電極１８ａおよび裏面配線１８ｂの材料は、アルミニウム（Ａｌ）、銅（Ｃｕ）等の他の金属を用いることとしてもよく、２種類以上の金属の積層膜により構成されていてもよい。また、貫通電極１８ａおよび裏面配線１８ｂの形成方法としては、スパッタ法やメッキ法を用いることとしてもよい。また、貫通孔１５は貫通電極１８ａの構成材料により埋め込まれていてもよい。

ここで図７に、貫通電極の他の構造例を示す。図７（ａ）は断面図、図７（ｂ）は半導体基板１０を裏面側から眺めた平面図である。貫通孔１５の側壁および底面には、ＣＶＤ法によりＴｉＮ等からなるバリアメタル層１９が形成される。続いて、銅（Ｃｕ）からなるめっきシード層２０をＣＶＤ法により形成する。次に、めっきシード層に電極を取り付けて電解めっき法により貫通孔１５の内部を銅（Ｃｕ）で充たす。その後ＣＭＰ法により、半導体基板１０裏面側に堆積された銅（Ｃｕ）を研磨することで半導体基板１０の裏面を平坦化し、貫通孔１５に埋め込まれた貫通電極２１を形成する。続いて、半導体基板１０の裏面側にＡｌ等をスパッタ法等により堆積し、所望のパターニングを施して裏面配線２２を形成する。貫通孔１５は、貫通電極２１により満たされており、裏面配線２２は貫通電極２１に電気的に接続され、所望の配線パターンが形成される。このような構造の貫通電極においても半導体基板１０の裏面側から貫通電極２１を経由して表面電極１２に至る信号伝達経路が形成されることとなる。

以上の説明から明らかなように、本発明の半導体装置においては、貫通孔１５の内部において貫通電極１８ａと半導体基板１０との間には、従来構造の如き絶縁膜１０６が形成されていない。貫通電極１８ａと半導体基板１０との間の絶縁性は、絶縁リング１６により確保される。絶縁リング１６は、貫通孔１５内に形成された貫通電極を取り囲むように形成された円環状のトレンチによって構成される。すなわち、絶縁リング１６内部は中空となっており、これにより貫通電極と絶縁リングの外側の領域に延在する半導体基板との絶縁性が確保される。このように、絶縁リング１６は、その内部に絶縁体を埋め込むことなく中空構造となっているので、例えば半導体基板にクラックが生じた場合でも、貫通電極を構成する金属が絶縁膜上を移動することにより発生するマイグレーションを効果的に防止することができ、絶縁不良の発生率の低減効果が期待できる。また、中空構造の絶縁リング１６により貫通電極と半導体基板とが物理的に分離されるので配線容量の低減を図ることが可能となり、これにより信号遅延が低減し、更なる高速動作を実現できる。

また、本発明の製造方法によれば、絶縁リング１６が貫通電極１８ａの外周に形成されることから、貫通孔１５内壁には貫通電極１８ａと半導体基板１０とを絶縁するための絶縁膜を形成する必要がない。従って、貫通孔１５の底面において表面電極１２を露出させるためのエッチングも不要となり、従来の製造方法における図２（ｂ）に示す如きこのエッチングの際のオーバエッチに起因する貫通電極配線の断線の問題も解消される。また、このエッチング工程に伴って、貫通孔１５の側壁部の絶縁膜をも除去してしまい、その結果、貫通孔１５の側壁部における半導体基板１０と貫通電極１８ａとの絶縁性が確保されないといった従来の問題も解消される。

また、上記した本発明の製造方法によれば、従来の製造方法と比較して工程数の削減および製造時間の短縮を図ることが可能となる。すなわち、図１に示す如き従来の製造方法においては、貫通孔１０５の形成後、（１）絶縁膜１０６を成膜するためのＣＶＤ工程、（２）フォトリソ工程、（３）表面電極１０２を露出させるためのエッチング工程、（４）レジスト除去工程、（５）貫通電極形成工程といった処理が必要となる。これに対して上記した本発明の製造方法によれば、貫通孔１５および絶縁リング１６の形成後、（１）感光性樹脂フィルムの貼り付け工程、（２）感光性樹脂フィルムの露光および現像工程、（３）貫通電極形成工程を経て完成する。このように本発明の製造方法によれば、従来の製法と比較して工程数を削減でき、特に絶縁リング１６が貫通孔１５と同時に形成され、貫通孔１５の内部に貫通電極と半導体基板とを絶縁するための絶縁膜を形成する必要がなくなることから、この絶縁膜形成のためのＣＶＤ工程や、表面電極を露出させるためのエッチング工程が削減され、製造時間の大幅な短縮を図ることが可能となる。

（ａ）〜（ｅ）は従来の貫通電極を有する半導体装置の製造工程の各プロセスステップを示す断面図である。（ａ）および（ｂ）は従来の製造方法における不具合を示す断面図である。本発明の実施例である半導体装置の構造を示す断面図である。本発明の実施例である半導体装置の裏面側から眺めた平面図である。（ａ）〜（ｅ）は本発明の実施例である半導体装置の製造工程の各プロセスステップを示す断面図である。貫通孔および絶縁リング形成のためのエッチング後の半導体基板の裏面側の状態を示す平面図である。（ａ）は本発明の他の実施例である半導体装置の構造を示す断面図、（ｂ）は裏面側から眺めた平面図である。

符号の説明

１０半導体基板
１１絶縁膜
１２表面電極
１５貫通孔
１６絶縁リング
１８ａ貫通電極
１８ｂ裏面配線

Claims

半導体基板と、
前記半導体基板の表面に形成された表面電極と、
前記半導体基板の内部において前記半導体基板の裏面から前記表面電極に達する貫通孔と、
前記貫通孔の内壁を覆う導電体と、
前記半導体基板の裏面に設けられて前記導電体に接続された裏面配線と、
前記半導体基板の内部に設けられて前記貫通孔の外周を囲むトレンチからなる絶縁リングと、を含むことを特徴とする半導体装置。
前記貫通孔は、前記導電体で満たされていることを特徴とする請求項１に記載の半導体装置。
前記絶縁リングは、円環状であることを特徴とする請求項１に記載の半導体装置。
表面電極が形成された半導体基板を用意するステップと、
前記半導体基板を裏面側からエッチングして前記表面電極に達する貫通孔を形成するステップと、
前記貫通孔の形成と並行して前記半導体基板を裏面側からエッチングして前記貫通孔の外周を囲むトレンチを形成するステップと、
前記半導体基板の裏面に感光性樹脂フィルムを貼着するステップと、
前記感光性樹脂フィルムを露光および現像して前記貫通孔の形成部分に対応する部分を選択的に除去して開口を形成するステップと、
前記開口部より露出した前記貫通孔の内壁および前記感光性樹脂フィルムの表面に導電体を堆積させるステップと、を含むことを特徴とする半導体装置の製造方法。
前記導電体は、前記貫通孔に充満していることを特徴とする請求項４に記載の半導体装置の製造方法。
前記導電体は２以上の金属の積層膜であることを特徴とする請求項４又は５に記載の半導体装置の製造方法
前記トレンチは、円環状であることを特徴とする請求項４に記載の半導体装置の製造方法。