TWI441291B - 半導體封裝件及其製造方法 - Google Patents

半導體封裝件及其製造方法 Download PDF

Info

Publication number
TWI441291B
TWI441291B TW099121750A TW99121750A TWI441291B TW I441291 B TWI441291 B TW I441291B TW 099121750 A TW099121750 A TW 099121750A TW 99121750 A TW99121750 A TW 99121750A TW I441291 B TWI441291 B TW I441291B
Authority
TW
Taiwan
Prior art keywords
patterned
substrate
laser
dielectric material
semiconductor
Prior art date
Application number
TW099121750A
Other languages
English (en)
Other versions
TW201203478A (en
Inventor
Chao Fu Weng
Min Lung Huang
Hunt John
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW099121750A priority Critical patent/TWI441291B/zh
Publication of TW201203478A publication Critical patent/TW201203478A/zh
Application granted granted Critical
Publication of TWI441291B publication Critical patent/TWI441291B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

半導體封裝件及其製造方法
本發明是有關於一種半導體封裝件及其製造方法，且特別是有關於一種具有內埋式線路的半導體封裝件及其製造方法。
傳統的半導體封裝件包括基板、晶片、介電保護層及圖案化導電層。其中，晶片設於基板上，介電保護層覆蓋晶片，圖案化導電層形成於介電保護層上。一般而言，塗佈一層導電材料於介電保護層上後，應用蝕刻(etching)技術圖案化導電材料以形成圖案化導電層。
然而，圖案化導電層與介電保護層之間的接觸面積有限，使圖案化導電層與介電保護層之間的結合度無法更進一步提升。
本發明係有關於一種半導體封裝件及其製造方法，半導體封裝件之圖案化線路層係內埋式線路，內埋式線路與半導體封裝件之介電保護層之間的接觸面積較大，結合強度較強。
根據本發明之一方面，提出一種半導體封裝件。半導體封裝件包括一基板、一半導體元件、一第一雷射活化介電材料(laser-activated dielectric layer)及一第一圖案化線路(trace)層。基板具有一第一基板表面。半導體元件設於第一基板表面並具有一主動表面。該些導電柱形成於主動表面上。第一雷射活化介電材料覆蓋主動表面並具有一第一圖案化溝槽，第一圖案化溝槽並露出該些導電柱。第一圖案化線路層埋設於第一圖案化溝槽內並電性連接於該些導電柱。
根據本發明之另一方面，提出一種半導體封裝件之製造方法。製造方法包括以下步驟。提供一基板，基板具有一第一基板表面；設置數個半導體元件於基板之第一基板表面上，每個半導體元件包括數個導電柱並具有一主動表面，該些導電柱形成於主動表面上；形成一第一雷射活化介電材料覆蓋每個半導體元件之主動表面；以雷射於第一雷射活化介電材料上形成一第一圖案化溝槽以形成一第一圖案化雷射活化層，第一圖案化溝槽並露出該些導電柱；形成一第一圖案化線路層於第一圖案化溝槽內，第一圖案化線路層並電性連接於該些導電柱；切割基板及第一雷射活化介電材料，以形成數個半導體封裝件。
為讓本發明之上述內容能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
 第一實施例
請參照第1圖，其繪示依照本發明較佳實施例之半導體封裝件的剖視圖。半導體封裝件100包括基板102、半導體元件104、線路結構174、介電保護層136、數個導電柱(conductive pillar)112及數個銲球122。其中，線路結構174包括第一雷射活化介電材料(laser-activated dielectric material)154、第一圖案化雷射活化層106及第一圖案化線路(trace)層108。其中，第一雷射活化介電材料154係為可使用雷射光照射來進行移除動作以形成一溝槽且同時進行活化動作以在該溝槽之表面形成一具導電性的雷射活化層。
基板102係金屬板，其厚度約為500微米(μm)，然其並非用以限制本發明，基板102之厚度亦可為其它數值範圍。
基板102的材質例如是銅(Cu)或其它金屬。金屬製成的基板102其強度甚佳，可增加半導體封裝件100的整體結構強度。並且，基板102中大部分的外表面裸露出來，加上金屬製成的基板102其散熱性佳，因此可快速散逸半導體封裝件100內部的產熱。
雖然本實施例中基板102的材質係以金屬為例作說明，然此非用以限制本發明。於其它實施態樣中，基板102的材質亦可為PP(Polypropylene)基板或陶瓷基板。
較佳但非限定地，基板102的熱膨脹係數(Coefficient of Thermal Expansion,CTE)與第一雷射活化介電材料154的熱膨脹係數大致上相同。例如，基板102及第一雷射活化介電材料154的熱膨脹係數皆介於17(10-6 /℃)至23之間。由於基板102及第一雷射活化介電材料154的熱膨脹係相近，使半導體封裝件100因受熱所發生的翹曲量較小。
半導體元件104例如是晶片，較佳但非限定地，半導體元件104係薄型晶片，其厚度約為50 μm。半導體元件104的數量為單個，其位置大致上位於基板102的中間位置，可使半導體封裝件100在製作過程中所發生的翹曲量較均勻且較小。
半導體元件104具有側面118及相對之背面120與主動表面114，導電柱112形成於主動表面114上。半導體元件104之背面120透過黏著層116固設於基板102之第一基板表面110上。
第一雷射活化介電材料154覆蓋半導體元件104之主動表面114、側面118及基板102之第一基板表面110。第一雷射活化介電材料154並具有第一圖案化溝槽124，其露出導電柱112。第一圖案化溝槽124之槽側壁132形成有第一圖案化雷射活化層106。
第一圖案化線路層108之至少一部分形成於第一圖案化溝槽124內。在本實施例中，第一圖案化線路層108電性連接於導電柱112，且全部之第一圖案化線路層108埋設於第一圖案化溝槽124內。進一步地說，第一圖案化線路層108接觸到第一圖案化溝槽124中全部的槽側壁132，可增加第一圖案化線路層108與第一圖案化雷射活化層106之間的接觸面積，以提升結合強度及電性品質。於其它實施態樣中，第一圖案化線路層108之一部分埋設於第一圖案化溝槽124內，而其之另一部分可突出於第一圖案化溝槽124。
此外，第一圖案化線路層108的材質與導電柱112的材質係相同。例如，第一圖案化線路層108的材質為銅，而導電柱112係銅柱，相同材質之第一圖案化線路層108與導電柱112間的結合度係較佳。
第一圖案化溝槽124於第一雷射活化介電材料154之上表面126露出開口128，第一圖案化線路層108之上表面130與第一雷射活化介電材料154之上表面126大致上齊平，然此非用以限制本發明。於其它實施態樣中，第一圖案化線路層108之上表面130可低於或高於第一雷射活化介電材料154之上表面126。
如第1圖所示，第一圖案化線路層108可往半導體封裝件100的外側面的方向延伸，使得至少部分之銲球122可沿著第一圖案化線路層108的延伸方向移至半導體元件104與半導體封裝件100之外側面之間的位置，而使半導體封裝件100成為扇出型(Fan-out)半導體封裝結構。
介電保護層136具有數個開孔138，該些銲球122對應地形成於該些開孔138並電性連接於第一圖案化線路層108。較佳但非限定地，半導體封裝件100更包括表面處理層140，其形成於第一圖案化線路層108上，銲球122形成於表面處理層140上。其中，表面處理層140的材質利如是鎳(Ni)、鈀(Pa)與金(Au)中至少一者，其可應用例如是電鍍技術形成。表面處理層140除了可保護第一圖案化線路層108外，亦可提昇銲球122與第一圖案化線路層108間的結合性。
此外，基板102的外側壁148、第一雷射活化介電材料154的外側壁150及介電保護層136的外側壁152大致上切齊，即，外側壁148、外側壁150及外側壁152大致上係共平面。
雖然本實施例之半導體封裝件100的第一圖案化線路層108的層數係以單層為例作說明，然於其它實施態樣中，請參照第2圖，其繪示依照本發明一實施例之半導體封裝件的剖視圖。第2圖中半導體封裝件200之線路結構274包括數層圖案化線路層。詳細地說，相較於第1圖之半導體封裝件100，半導體封裝件200包括數層雷射活化介電材料及數層圖案化線路層，其中相鄰的圖案化線路層係彼此電性連接且其中一層雷射活化介電材料係設於相鄰之圖案化線路層之間。以下係以其中一第二雷射活化介電材料258及其中一第二圖案化線路層244為例說明。
請繼續參照第2圖，第二雷射活化介電材料258覆蓋第一圖案化線路層108並具有第二圖案化溝槽246。第二圖案化溝槽246之槽側壁形成有第二圖案化雷射活化層206。第二圖案化溝槽246露出第一圖案化線路層108之一部分，第二圖案化線路層244埋設於第二圖案化溝槽246內並透過第二圖案化溝槽246電性連接於第一圖案化線路層108。此外，介電保護層236覆蓋最外層之圖案化線路層272，以保護圖案化線路層272。
雖然本實施例之半導體封裝件100的半導體元件104的數量係以單個為例作說明，然於其它實施態樣中，請參照第3圖，其繪示依照本發明一實施例之半導體封裝件的剖視圖。第3圖之半導體封裝件300的半導體元件304的數量係多個，例如是二個。該些半導體元件304之分布大致上對稱於半導體封裝件300的基板102的中間位置C，使半導體封裝件300在製作過程中所發生的翹曲量較均勻且較小。詳細地說，半導體封裝件300的基板102的翹曲量大致上對稱於基板102的中間位置C，因此不致使基板102之單側的翹曲量過大。
此外，於其它實施態樣中，請參照第4圖，其繪示依照本發明另一實施例之半導體封裝件的剖視圖。相較於第1圖之半導體封裝件100，第4圖之半導體封裝件400更包括設於半導體封裝件400外部的半導體元件404。半導體元件404例如是覆晶(flip chip)，其之銲球434透過介電保護層436之數個開孔438電性連接於半導體元件104。半導體元件404並位於半導體封裝件400之二銲球422之間。
以下係以第5圖並搭配第6A至6F圖說明第1圖之半導體封裝件100之製造方法。第5圖繪示依照本發明第一實施例之半導體封裝件的製造方法流程圖，第6A至6F圖繪示第1圖之半導體封裝件的製造示意圖。
於步驟S102中，提供如第6A圖所示之基板102，基板102具有第一基板表面110。
於步驟S1041中，如第6A圖所示，藉由黏著層116將半導體元件104固設於基板102之第一基板表面110上。
該些半導體元件104可另外於晶圓上製作電路完成並切割分離後，重新分佈於基板102上。
然後，於步驟S1042中，如第6B圖所示，以壓合或塗層(coating)方式形成第一雷射活化介電材料154覆蓋基板102的第一基板表面110、半導體元件104之主動表面114及側面118。為不使圖式過於複雜，第6B圖僅繪示出單個半導體元件104。
本步驟S1042之第一雷射活化介電材料154係以重佈後之該些半導體元件104的整體作為封裝對象，因此，本實施例之製程係重佈晶片之封膠體級封裝(Chip-redistribution Encapsulant Level Package)，可使製作出的半導體封裝件列屬晶片尺寸封裝(Chip Scale Package,CSP)或晶圓級封裝(Wafer Level Package,WLP)等級，然此非用以限制本發明。
然後，於步驟S1043中，如第6C圖所示，以雷射於第一雷射活化介電材料154上形成第一圖案化溝槽124及第一圖案化雷射活化層106，第一圖案化溝槽124並露出該些導電柱112。如第6C圖之粗線所示，由雷射形成的第一圖案化溝槽124中，其槽側壁132係被活化而形成具導電性的第一圖案化雷射活化層106。此外，雷射照射的過程可選擇性地使用光罩。
然後，於步驟S1044中，如第6D圖所示，以無電鍍(Electroless)技術形成第一圖案化線路層108於第一圖案化溝槽124內，並使第一圖案化線路層108電性連接於該些導電柱112。
由於第一圖案化雷射活化層106具導電性，因此第一圖案化線路層108可透過電鍍方式形成於第一圖案化雷射活化層106上，使第一圖案化線路層108埋設於第一圖案化溝槽124內。
此外，第一圖案化線路層108的形成厚度係依據無電鍍製程的時間而定。例如，藉由時間的控制，第一圖案化線路層108之上表面130與第一圖案化雷射活化層106之上表面126大致上齊平，如第6D圖所示，然此非用以限制本發明。
此外，由於第一圖案化線路層108的形成過程可不使用光罩，因此不會發生因光罩定位不準所產生的偏位問題。如此，半導體封裝件100的線路(trace)尺寸精度係較佳，其線路的寬度及線路之間的間距皆可小於10 μm。再者，由於第一圖案化溝槽124及第一圖案化線路層108的尺寸精度較佳，故，即使在形成多層圖案化線路層(如第2圖之半導體封裝件200)的情況下，仍可使多層圖案化線路層之間精確地接觸，以維持較佳的電性品質。
另外，由於可在不需應用蝕刻製程的情況下形成第一圖案化線路層108，因此第一圖案化線路層108不會發生蝕刻製程通常會發生的過切(undercut)不良問題，可避免因過切問題所導致的結構強度下降。進一步地說，相較於傳統應用蝕刻技術形成之圖案化線路層，本實施例之第一圖案化線路層108的結構強度係較佳。
然後，於步驟S1045中，形成如第6E圖所示之介電保護層136覆蓋第一圖案化線路層108及第一雷射活化介電材料154之上表面156。介電保護層136並具有數個開孔138，以露出第一圖案化線路層108之一部分178。
然後，於步驟S1046中，形成如第6E圖所示之表面處理層140於第一圖案化線路層108之該部分178上。
然後，於步驟S106中，如第6F圖所示，對應半導體元件104的位置，切割第一雷射活化介電材料154、介電保護層136及基板102。
於切割步驟S106中，切割路徑P通過基板102、第一雷射活化介電材料154及介電保護層136，使基板102的外側壁148、第一雷射活化介電材料154的外側壁150及介電保護層136的外側壁152大致上切齊。
然後，於步驟S108中，形成數個如第1圖所示之銲球122於第一圖案化線路層108之開孔138內的表面處理層140上，以電性連接於第一圖案化線路層108。至此，形成如第1圖所示之半導體封裝件100。
雖然步驟S108係於切割步驟S106之後完成，然於其它實施態樣中，步驟S108亦可於切割步驟S106之前完成。
以下係以第5圖之流程圖說明第2圖之半導體封裝件200之製造方法。半導體封裝件200的製造方法中，步驟S102、S1041至S1044相似於第1圖之半導體封裝件100的製造方法，於此不再重複贅述，以下係從步驟S1044之後開始說明。於步驟S1044之後，形成第二雷射活化介電材料258覆蓋第一圖案化線路層108(第一圖案化線路層108繪示於第2圖)，其中第二雷射活化介電材料258相似於第一雷射活化介電材料154，在此不重複贅述。然後，以雷射於該第二雷射活化介電材料258上形成如第2圖所示之第二圖案化溝槽246及第二圖案化雷射活化層206，第二圖案化溝槽246並露出第一圖案化線路層108之一部分。然後，以電鍍方式形成如第2圖所示之第二圖案化線路層244於露出之第一圖案化線路層108之該部分上及第二圖案化雷射活化層206上內，第二圖案化線路層244並電性連接於第一圖案化線路層108。
第2圖之半導體封裝件中其它雷射活化介電材料層及其它圖案化線路層的形成方法分別相似於第二雷射活化介電材料258及第二圖案化線路層244的形成方法，在此不再重複贅述。
第二實施例
請參照第7圖及第8A至8B圖，第7圖繪示依照本發明第二實施例之半導體封裝件的製造方法流程圖，第8A至8B圖繪示應用第二實施例之製造方法製造第1圖之半導體封裝件的製造示意圖。第二實施例中與第一實施例相同之處沿用相同標號，在此不再贅述。第二實施例之半導體封裝件的製造方法與第一實施例之半導體封裝件的製造方法不同之處在於，第二實施例之製造方法可同時於載板中相對二面上分別形成二組相似的半導體封裝件，使產能加倍。
於步驟S202中，提供如第8A圖所示之載板560。載板560具有相對之第一載板表面562與第二載板表面564。
於步驟S204中，如第8A圖所示，以黏貼方式分別設置二個如第1圖所示之基板102於載板560之第一載板表面562上及第二載板表面564上。
接下來的製程步驟中，可同時於載板560中相對二側上分別形成二組相似的半導體封裝件，使產能加倍。以下僅以形成於第一載板表面562上之基板102的半導體封裝件為例作說明。
步驟S2061至S2066相似於第5圖之步驟S1041至S1046，在此不再重複贅述，以下從步驟S208開始說明。
於步驟S208中，如第8B圖所示，以撕除方式將半導體封裝件自載板560上分離。
接下來的步驟S210至S212相似於第5圖之步驟S106至S108，在此不再重複贅述。
第三實施例
請參照第9圖，其繪示依照本發明第三實施例之半導體封裝件的剖視圖。第三實施例中與第一實施例相同之處沿用相同標號，在此不再贅述。第三實施例之半導體封裝件與第一實施例之半導體封裝件不同之處在於，第三實施例之半導體封裝件600的基板602中相對二面形成有二組相似的線路結構674及676。
半導體封裝件600之基板602係具有數個導電貫孔(conductive via)670的矽基板(Si substrate)或玻璃基板(glass substrate)。
導電貫孔670係由矽穿孔(Through Silicon Via,TSV)技術所形成。然此非用以限制本發明，於其它實施態樣中，半導體封裝件600之基板602亦可塑膠基板或其它種類的基板，其導電貫孔可於機械穿孔後於孔內鍍銅而形成。
半導體封裝件600之線路結構674相似於第2圖中基板102之線路結構274，不同之處在於，第一雷射活化介電材料654之圖案化溝槽624更露出基板602中部分的導電貫孔670，使第一圖案化線路層608可透過第一圖案化溝槽624電性連接於露出之導電貫孔670。此外，線路結構676以相似於線路結構674的方式電性連接於基板602。位於基板602之相對二面上的線路結構676及674可透過基板602電性連接。
以下係以第5圖說明第9圖之半導體封裝件600的製造方法。
於步驟S102中，提供如第9圖所示的基板602，基板602具有相對之第一基板表面610與第二基板表面680。接下來的製程步驟中，可同時於基板602中相對之第一基板表面610與第二基板表面680上分別設置數個半導體元件，然後形成相似的線路結構674及676。線路結構674及676的形成方法相似於第2圖之基板102上方的線路結構274的形成方法，在此不再贅述。
本發明上述實施例所揭露之半導體封裝件及其製造方法，具有多項特徵，列舉部份特徵說明如下：
(1).　半導體封裝件之圖案化線路層係內埋式線路。內埋式線路中至少一部分埋設於雷射活化介電材料之圖案化溝槽內，使內埋式線路與半導體封裝件之雷射活化介電材料之間的接觸面積較大，結合強度較強。
(2).　由於基板及雷射活化介電材料的熱膨脹係數相近，使半導體封裝件因受熱所產生的翹曲量較小。
(3).　半導體封裝件之圖案化線路層的層數可以是多層，增加半導體封裝件在設計上的彈性。
(4).　由於圖案化線路層的形成過程可不使用光罩，因此不會發生由於光罩定位不準的偏位問題，如此可提升半導體封裝件的線路尺寸精度，其線路的寬度及線路之間的間距皆可小於10 μm。
(5).　由於在不需要應用蝕刻製程的情況下亦可形成第一圖案化線路層，因此圖案化線路層不會發生蝕刻製程會發生的過切不良問題，可避免因為過切問題所導致的結構強度下降。
(6).　圖案化線路層接觸到圖案化溝槽之槽側壁，增加圖案化線路層與圖案化雷射活化層之間的接觸面積，提升結合強度。
(7).　雷射活化介電材料被雷射照射過的部分係被活化而形成具導電性的雷射活化層，有助於後續電鍍步驟中鍍層的產生。
(8).　基板係係金屬板，其強度甚佳，可增加半導體封裝件的整體結構強度。
(9).　基板之側面及底面係裸露出來，可快速散逸半導體封裝件內部的產熱。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400、600．．．半導體封裝件
102、602．．．基板
104、304、404．．．半導體元件
106．．．第一圖案化雷射活化層
108、608．．．第一圖案化線路層
110、610．．．第一基板表面
112．．．導電柱
114．．．主動表面
116．．．黏著層
118．．．側面
120．．．背面
122、422、434．．．銲球
124、624．．．第一圖案化溝槽
126、130．．．上表面
128．．．開口
132．．．槽側壁
136、236、436．．．介電保護層
138、438．．．開孔
140．．．表面處理層
148、150、152．．．外側壁
154、654．．．第一雷射活化介電材料
174、274、674、676．．．線路結構
178．．．一部分
206．．．第二圖案化雷射活化層
244．．．第二圖案化線路層
246．．．第二圖案化溝槽
258．．．第二雷射活化介電材料
272．．．圖案化線路層
560．．．載板
562．．．第一載板表面
564．．．第二載板表面
670．．．導電貫孔
680．．．第二基板表面
C．．．中間位置
P．．．切割路徑
第1圖繪示依照本發明較佳實施例之半導體封裝件的剖視圖。
第2圖繪示依照本發明一實施例之半導體封裝件的剖視圖。
第3圖繪示依照本發明一實施例之半導體封裝件的剖視圖。
第4圖繪示依照本發明另一實施例之半導體封裝件的剖視圖。
第5圖繪示依照本發明第一實施例之半導體封裝件的製造方法流程圖。
第6A至6F圖繪示第1圖之半導體封裝件的製造示意圖。
第7圖繪示依照本發明第二實施例之半導體封裝件的製造方法流程圖。
第8A至8B圖繪示應用第二實施例之製造方法製造第1圖之半導體封裝件的製造示意圖。
第9圖繪示依照本發明第三實施例之半導體封裝件的剖視圖。
100．．．半導體封裝件
102．．．基板
104．．．半導體元件
106．．．第一圖案化雷射活化層
108．．．第一圖案化線路層
110．．．第一基板表面
112．．．導電柱
114．．．主動表面
116．．．黏著層
118．．．側面
120．．．背面
122．．．銲球
124．．．第一圖案化溝槽
126、130．．．上表面
128．．．開口
132．．．槽側壁
136．．．介電保護層
138．．．開孔
140．．．表面處理層
148、150、152．．．外側壁
154．．．第一雷射活化介電材料
174．．．線路結構

Claims (20)

  1. 一種半導體封裝件，包括：一基板，具有一第一基板表面；一半導體元件，具有一主動表面及一相對主動面之背面，且該背面設於該第一基板表面上；複數個導電柱(conductive pillar)形成於該主動表面上；一第一雷射活化介電材料(laser-activated dielectric material)，覆蓋該主動表面並具有一第一圖案化溝槽，該第一圖案化溝槽露出該些導電柱；以及一第一圖案化線路(trace)層，埋設於該第一圖案化溝槽內並電性連接於該些導電柱。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中各該些導電柱的材質與該第一圖案化線路層的材質係相同。
  3. 如申請專利範圍第2項所述之半導體封裝件，其中各該些導電柱的材質係銅(Cu)。
  4. 如申請專利範圍第1項所述之半導體封裝件，其中該第一圖案化溝槽於該第一雷射活化介電材料之一外表面露出開口，該第一圖案化線路層與該外表面實質上齊平。
  5. 如申請專利範圍第1項所述之半導體封裝件，其中該基板係金屬基板。
  6. 如申請專利範圍第1項所述之半導體封裝件，其中該基板的熱膨脹係數(Coefficient of Thermal Expansion,CTE)與該第一雷射活化介電材料的熱膨脹係數實質上相同。
  7. 如申請專利範圍第1項所述之半導體封裝件，更包括：一第二雷射活化介電材料，覆蓋該第一圖案化線路層並具有一第二圖案化溝槽，該第二圖案化溝槽並露出該第一圖案化線路層；以及一第二圖案化線路層，埋設於該第二圖案化溝槽內並電性連接於該第一圖案化線路層。
  8. 如申請專利範圍第1項所述之半導體封裝件，其中該基板更具有與該第一基板表面相對之一第二基板表面，該半導體封裝件更包括：另一半導體元件，設於該第二基板表面上並具有另一主動表面；複數個另一導電柱，形成於該另一主動表面上；另一第一雷射活化介電材料，覆蓋該另一主動表面並具有另一第一圖案化溝槽，該另一第一圖案化溝槽並露出該些另一導電柱；以及另一第一圖案化線路層，埋設於該另一第一圖案化溝槽內並電性連接於該些另一導電柱。
  9. 如申請專利範圍第8項所述之半導體封裝件，其中該基板係具有複數個導電貫孔(conductive via)；其中，該些導電貫孔電性連接該第一圖案化線路層與該另一第一圖案化線路層。
  10. 如申請專利範圍第9項所述之半導體封裝件， 其中該導電貫孔係以矽穿孔(Through Silicon Via,TSV)技術形成。
  11. 如申請專利範圍第1項所述之半導體封裝件，其中該第一圖案化溝槽至少部分延伸於該第一雷射活化介電材料之一上表面。
  12. 一種半導體封裝件之製造方法，包括：提供一基板，該基板具有一第一基板表面；設置複數個半導體元件，各該半導體元件具有一主動表面及一相對主動面之背面，且該背面設於該第一基板表面上，各該些半導體元件包括複數個導電柱，各該些半導體元件之該些導電柱形成於對應之該半導體元件之該主動表面上；形成一第一雷射活化介電材料覆蓋各該些半導體元件之該主動表面；以雷射於該第一雷射活化介電材料上形成一第一圖案化溝槽及一第一圖案化雷射活化層，該第一圖案化溝槽並露出該些半導體元件之該些導電柱；形成一第一圖案化線路層於該第一圖案化溝槽內，該第一圖案化線路層並電性連接於該些半導體元件之該些導電柱；以及切割該基板及該第一雷射活化介電材料，以形成複數個半導體封裝件。
  13. 如申請專利範圍第12項所述之製造方法，其中形成該第一圖案化線路層之該步驟係以無電鍍(electroless)技術完成。
  14. 如申請專利範圍第12項所述之製造方法，其中形成該第一雷射活化介電材料之該步驟係以壓合方式完成。
  15. 如申請專利範圍第12項所述之製造方法，其中形成該第一雷射活化介電材料之該步驟係以塗層(coating)方式完成。
  16. 如申請專利範圍第12項所述之製造方法，更包括：形成一第二雷射活化介電材料覆蓋該第一圖案化線路層；以雷射於該第二雷射活化介電材料上形成一第二圖案化溝槽以形成一第二圖案化雷射活化層，該第二圖案化溝槽並露出該第一圖案化線路層；以及形成一第二圖案化線路層於該第二圖案化溝槽內，該第二圖案化線路層並電性連接於該第一圖案化線路。
  17. 如申請專利範圍第12項所述之製造方法，其中該基板更具有與該第一基板表面相對之一第二基板表面，該製造方法更包括：設置複數個另一半導體元件於該第二基板表面上，各該些另一半導體元件包括複數個另一導電柱並具有另一主動表面，各該些另一半導體元件之該些另一導電柱形成於對應之該另一半導體元件之該另一主動表面上；形成另一第一雷射活化介電材料覆蓋各該些另一半導體元件之該另一主動表面上；以雷射於該另一第一雷射活化介電材料上形成另一 第一圖案化溝槽及另一第一圖案化雷射活化層，該另一第一圖案化溝槽並露出該些另一半導體元件之該些另一導電柱；以及形成另一第一圖案化線路層於該另一第一圖案化溝槽內，該另一第一圖案化線路層並電性連接於該些另一半導體元件之該些另一導電柱；於切割該基板及該第一雷射活化介電材料之該步驟中更包括：切割該另一第一雷射活化介電材料。
  18. 如申請專利範圍第17項所述之製造方法，其中該基板係具有複數個導電貫孔；其中，該些導電貫孔電性連接該第一圖案化線路層與該另一第一圖案化線路層。
  19. 如申請專利範圍第18項所述之製造方法，其中該導電貫孔係以矽穿孔技術完成。
  20. 如申請專利範圍第12項所述之製造方法，更包括：提供一載板，該載板具有相對之一第一載板表面與一第二載板表面；於提供該基板之該步驟之後，該製造方法更包括：將該基板設於該第一載板表面上；該製造方法更包括：提供另一基板；將該另一基板設於該第二載板表面上；設置複數個另一半導體元件於該另一基板上，各該 些另一半導體元件包括複數個另一導電柱並具有另一主動表面，各該些另一半導體元件之該些另一導電柱形成於對應之該另一半導體元件之該另一主動表面上；形成另一第一雷射活化介電材料覆蓋各該些另一半導體元件之該另一主動表面上；以雷射於該另一第一雷射活化介電材料上形成另一第一圖案化溝槽及另一第一圖案化雷射活化層，該另一第一圖案化溝槽並露出該些另一半導體元件之該些另一導電柱；形成另一第一圖案化線路層於該另一第一圖案化溝槽內，該另一第一圖案化線路層並電性連接於該些另一半導體元件之該些另一導電柱；分離該載板、該基板及該另一基板；以及於切割該基板及該第一雷射活化介電材料之該步驟中更包括：切割該另一基板及該另一第一雷射活化介電材料。
TW099121750A 2010-07-01 2010-07-01 半導體封裝件及其製造方法 TWI441291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099121750A TWI441291B (zh) 2010-07-01 2010-07-01 半導體封裝件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099121750A TWI441291B (zh) 2010-07-01 2010-07-01 半導體封裝件及其製造方法

Publications (2)

Publication Number Publication Date
TW201203478A TW201203478A (en) 2012-01-16
TWI441291B true TWI441291B (zh) 2014-06-11

Family

ID=46756378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099121750A TWI441291B (zh) 2010-07-01 2010-07-01 半導體封裝件及其製造方法

Country Status (1)

Country Link
TW (1) TWI441291B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755346B (zh) * 2020-06-30 2022-04-22 青岛歌尔微电子研究院有限公司 集成芯片及其制作工艺
IT202000020566A1 (it) 2020-08-27 2022-02-27 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo corrispondente

Also Published As

Publication number Publication date
TW201203478A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
US9711403B2 (en) Method for forming chip package
KR102440119B1 (ko) 반도체 패키지 및 그 제조방법
US10930625B2 (en) Semiconductor package and method of fabricating the same
TWI464842B (zh) 電子元件封裝體及其製造方法
TWI649845B (zh) 半導體封裝結構及其製造方法
TWI473552B (zh) 具有元件設置區之基板結構及其製程
US9142486B2 (en) Chip package and fabrication method thereof
JP2015133520A (ja) チップパッケージおよびその製造方法
TWI441289B (zh) 晶片封裝體
KR20090002644A (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
TWI637467B (zh) 中介基材及其製作方法
KR100886706B1 (ko) 적층 패키지 및 그의 제조 방법
TW201535551A (zh) 晶片封裝體及其製造方法
US9024437B2 (en) Chip package and method for forming the same
US10658338B2 (en) Semiconductor device including a re-interconnection layer and method for manufacturing same
JP2007123681A (ja) 半導体装置、半導体装置の製造方法および実装基板
TWI758167B (zh) 封裝結構及其製作方法
TWI441291B (zh) 半導體封裝件及其製造方法
US8258009B2 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
TWI607530B (zh) 封裝裝置與其製作方法
TWI484597B (zh) 晶片封裝體及其形成方法
US9955578B2 (en) Circuit structure
TWI400783B (zh) 封裝結構及其製作方法
TW202114084A (zh) 半導體封裝以及其製造方法
KR102218736B1 (ko) 범프 구조물, 그 제조방법 및 이를 포함하는 반도체 패키지