TW202114084A - 半導體封裝以及其製造方法 - Google Patents

半導體封裝以及其製造方法 Download PDF

Info

Publication number
TW202114084A
TW202114084A TW109116891A TW109116891A TW202114084A TW 202114084 A TW202114084 A TW 202114084A TW 109116891 A TW109116891 A TW 109116891A TW 109116891 A TW109116891 A TW 109116891A TW 202114084 A TW202114084 A TW 202114084A
Authority
TW
Taiwan
Prior art keywords
conductive pattern
insulating layer
distance
protective layer
lower protective
Prior art date
Application number
TW109116891A
Other languages
English (en)
Inventor
千鎭豪
安振鎬
鄭泰和
秦正起
崔朱逸
藤崎純史
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202114084A publication Critical patent/TW202114084A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本發明提供包括重佈線基底及安裝於所述重佈線基底上的半導體晶片的半導體封裝。所述重佈線基底可包括：下保護層；第一導電圖案，設置於所述下保護層上；第一絕緣層，環繞所述第一導電圖案且設置於所述下保護層上；以及第二絕緣層，設置於所述第一絕緣層上。所述第一絕緣層可包括第一上表面，所述第一上表面包括平行於所述下保護層的上表面延伸的第一平整部分、以及面向所述下保護層且與所述第一導電圖案接觸的第一凹槽。所述第一凹槽可直接連接至所述第一導電圖案。

Description

半導體封裝以及其製造方法
本發明是有關於一種半導體封裝。
電子裝置中可包括其中包括積體電路晶片的半導體封裝。可藉由將半導體晶片安裝於例如印刷電路板（printed circuit board，PCB）等基底上並使用接合導線或凸塊將半導體晶片彼此電性連接來製造半導體封裝。
隨著電子工業的發展，對高功能、高速度且更小的電子組件的需求愈來愈大。因此，已開發出具有高速度訊號傳輸、減小的尺寸及配線重佈線的半導體裝置或半導體封裝。
根據本發明概念的示例性實施例，提供一種半導體封裝，所述半導體封裝包括：重佈線基底，以及安裝於所述重佈線基底上的半導體晶片。所述重佈線基底包括：下保護層；第一導電圖案，設置於所述下保護層上；第一絕緣層，環繞所述第一導電圖案且設置於所述下保護層上，所述第一絕緣層包括第一上表面，所述第一上表面包括平行於所述下保護層的上表面延伸的第一平整部分、以及面向所述下保護層且與所述第一導電圖案直接連接的第一凹槽；以及第二絕緣層，設置於所述第一絕緣層上。
根據本發明概念的示例性實施例，提供一種半導體封裝，所述半導體封裝包括：下保護層；第一導電圖案，設置於所述下保護層上；第一絕緣層，在所述下保護層上接觸所述第一導電圖案的側表面；第二絕緣層，覆蓋所述第一絕緣層及所述第一導電圖案或者在所述第一絕緣層及所述第一導電圖案上延伸；以及半導體晶片，設置於所述第二絕緣層上。所述第一絕緣層可包括第一上表面及與所述第一導電圖案的側表面相鄰的傾斜表面，所述第一絕緣層的所述第一上表面可平行於所述下保護層的上表面延伸，且自所述下保護層的所述上表面至所述傾斜表面的距離朝所述第一導電圖案而變化。
根據本發明概念的示例性實施例，提供一種半導體封裝，所述半導體封裝包括：重佈線基底；半導體晶片，安裝於所述重佈線基底上；以及模塑膜，在所述重佈線基底上覆蓋所述半導體晶片的側表面或者在所述半導體晶片的所述側表面上延伸。所述重佈線基底可包括：下保護層；第一導電圖案，設置於所述下保護層上；第一絕緣層，在所述下保護層上環繞所述第一導電圖案；第二絕緣層，覆蓋所述第一絕緣層及所述第一導電圖案；以及端子接墊，設置於所述第二絕緣層上，且所述半導體晶片電性連接至所述端子接墊，並且所述第一絕緣層包括自所述第一導電圖案依序定位的傾斜表面、第一上表面及第二上表面，且所述第二上表面位於與所述第一導電圖案的上表面相同的水平高度處。所述第一上表面位於較所述第二上表面低的水平高度處，且自所述下保護層的上表面至所述傾斜表面的距離自所述第一上表面至所述第一導電圖案而變化。
在下文中，將參照附圖詳細闡述本發明概念的一些示例性實施例。在圖式中相同的參考編號用於相同的組成元件，且可不再對其予以贅述。
圖1示出根據本發明概念示例性實施例的半導體封裝的剖視圖。圖2A是示出根據本發明概念示例性實施例的半導體封裝的重佈線基底的平面圖。圖2A示意性地示出圖1所示半導體封裝的重佈線基底，且為了方便說明，可能未示出一些組件。圖2B示出根據本發明概念示例性實施例的半導體封裝的重佈線基底的剖視圖，且對應於沿著圖2A所示線I-I′截取的剖面。圖3A至圖3C示出圖2B所示區A的放大視圖。
參照圖1、圖2A及圖2B，半導體封裝1000可包括重佈線基底10、半導體晶片20及模塑層30。
重佈線基底10可包括下保護層100以及堆疊於下保護層100上的第一配線層200及第二配線層300。
下保護層100可保護並支撐配線層200及配線層300。下保護層100可包含矽基底及/或絕緣基底。例如，下保護層100可包含無機材料，例如氧化矽（SiOx）、氮化矽（SiNx）、氮氧化矽（SiON）及/或聚醯胺系聚合物材料，但下保護層100並非僅限於此。可省略下保護層100。本文中所使用的用語「及/或」包括一或多個相關聯列出項的任意及所有組合。
第一配線層200可設置於下保護層100上。第一配線層200可包括第一導電圖案210及第一絕緣層220。
第一導電圖案210可設置於下保護層100上。第一導電圖案210可包括構成第一配線層200中的電路的各種組件。例如，第一導電圖案210可為連接至外部端子或導電通孔的導電接墊。在圖2B中，第一導電圖案210被示為導電接墊，但本發明概念並非僅限於此。例如，第一導電圖案210可包括電性連接上配線層與下配線層的導電通孔、沿與保護層的上表面平行的方向延伸以形成電路的導電配線、或者寬度較導電通孔或導電配線寬的導電接墊。導電通孔、導電配線、外部焊料球等可連接至導電接墊。
本文中所使用的「電性連接」（或類似的語言）可意指「直接或間接地電性連接」。第一導電圖案210可包含導電材料。例如，第一導電圖案210可包含銅（Cu）、銅合金及/或鋁（Al）。
第一導電圖案210可被設置成多個。如圖1及圖2A所示，第一導電圖案210可設置於下保護層100上，且可彼此水平間隔開。在此種情形中，第一導電圖案210之間的距離可大於稍後將闡述的第一絕緣層220的第一凹槽RS1的寬度。第一導電圖案中的一個第一導電圖案210可包括導電接墊，且第一導電圖案中的另一第一導電圖案210′可包括被動元件。
例如，被動元件可為電容器，如圖1所示。在一些實施例中，被動元件可包括例如電阻元件等的各種被動元件。在一些實施例中，第一導電圖案210可同時包括導電接墊及被動元件，或者僅包括導電接墊或僅包括被動元件。
第一絕緣層220可設置於下保護層100上。在平面圖中，第一絕緣層220可環繞第一導電圖案210。第一絕緣層220可接觸第一導電圖案210的側表面210b。第一絕緣層220可包含絕緣材料。例如，第一絕緣層220可包含乾膜光阻（dry film resist，DFR）及/或光可成像電介質（photo imageable dielectric，PID）。第一絕緣層220的上表面可包括環繞第一導電圖案210的第一上表面220a、定位於第一導電圖案210與第一上表面220a之間的第二上表面220b、以及自第二上表面220b面向第一導電圖案210的側表面210b的第一傾斜表面220c。亦即，第二上表面220b可在平面圖中定位於第一上表面220a內，且可環繞第一導電圖案210。另外，第一傾斜表面220c可在平面圖中定位於第二上表面220b內，且可環繞第一導電圖案210。
第一上表面220a可為實質上平整的。第一上表面220a可平行於下保護層100的上表面。如圖3A所示，第一上表面220a可定位於與第一導電圖案210的上表面210a相同的水平高度處。第一上表面220a可與第一導電圖案210的上表面210a共面，如圖3A所示。在一些實施例中，第一上表面220a可位於較第一導電圖案210的上表面210a高的水平高度處，如圖3B所示。第一上表面220a與下保護層100之間的距離可較第一導電圖案210的上表面210a與下保護層100之間的距離長，如圖3B所示。在一些實施例中，第一上表面220a可位於較第一導電圖案210的上表面低的水平高度處，如圖3C所示。第一上表面220a與下保護層100之間的距離可較第一導電圖案210的上表面210a與下保護層100之間的距離短，如圖3B所示。在一些實施例中，第二上表面220b可位於較第一上表面220a低的水平高度處。第二上表面220b與下保護層100之間的距離可較第一上表面220a與下保護層100之間的距離短，如圖3A、圖3B及圖3C所示。「元件A與元件B之間的距離」（或類似的語言）可指代元件A與元件B之間的最短距離。
例如，第一絕緣層220可包括朝下保護層100凹陷的第一凹槽RS1。第一凹槽RS1的最低（即，最底下）點LP可低於第一上表面220a。第一凹槽RS1可位於第一導電圖案210與第一絕緣層220的第一上表面220a之間。例如，如圖2A所示，在平面圖中，第一凹槽RS1可形成於第一絕緣層220的與第一導電圖案210相鄰的一部分中，且第一凹槽RS1可環繞第一導電圖案210。亦即，第一凹槽RS1可將第一導電圖案210與第一絕緣層220的第一上表面220a分隔開。
第一凹槽RS1的底表面可為與第二上表面220b相同的組件，且本文中可使用相同的參考編號。在一些實施例中，第二上表面220b可界定第一凹槽RS1的底表面。自下保護層100的上表面至第一凹槽RS1的底表面220b的距離可例如為自下保護層100的上表面至第一上表面220a的距離的0.5倍至1倍。在一些實施例中，自下保護層100的上表面至第一凹槽RS1的下表面220b的距離是自下保護層100的上表面至第一上表面220a的距離的0.7倍至0.9倍，如圖3A所示。
第一傾斜表面220c可自第二上表面220b的一端延伸至第一導電圖案210的側表面210b。第一傾斜表面220c可相對於第二上表面220b傾斜。根據圖3A，第一傾斜表面220c可為第一凹槽RS1的第一側，所述第一側自第一凹槽RS1的底表面220b朝第一導電圖案210的側表面210b延伸。第一傾斜表面220c可界定第一凹槽RS1的第一側。在本文中，第一凹槽RS1的與第一導電圖案210相鄰的第一側可為與第一傾斜表面220c相同的組件，且因此可使用相同的參考編號。
第一凹槽RS1的第一側表面220c可相對於第一導電圖案210的側表面210b及第一絕緣層220的第一上表面220a兩者皆傾斜。第一側表面220c與下保護層100之間的距離可自第二上表面220b朝第一導電圖案210增加。在一些實施例中，第一側表面220c與下保護層100之間的距離可隨著與第二上表面220b的距離增加而增加，如圖3A至圖3C所示。
詳細而言，第一凹槽RS1的第一側表面220c的最低點LP與下保護層100之間的第一距離D1可較第一上表面220a與下保護層100之間的第二距離D2短。亦即，第一傾斜表面220c可為自與第一凹槽RS1的底表面220b對應的第二上表面220b沿對角向上的方向延伸的表面。第一距離D1可等於第二上表面220b與下保護層100之間的距離。第一凹槽RS1的第一側表面220c的最上點TP與下保護層100之間的第三距離D3可等於第一絕緣層220的第一上表面220a與下保護層100之間的第二距離D2。亦即，第一凹槽RS1的第一側表面220c的最上點TP可位於與第一導電圖案210的上表面210a相同的水平高度處。第一側表面220c的最上點TP可為第一側表面220c的最上點。
在一些實施例中，第一凹槽RS1的第一側表面220c的最上點TP可位於較第一導電圖案210的上表面210a低的水平高度處，如圖3C所示。亦即，第一凹槽RS1的第一側表面220c的最上點TP與下保護層100之間的距離可較第一導電圖案210的上表面210a與下保護層100之間的距離短。
在示例性實施例中，第一絕緣層220的第一傾斜表面220c可相對於第二上表面220b而傾斜。圖4示出根據本發明概念示例性實施例的半導體封裝的重佈線基底的剖視圖。如圖4所示，第一傾斜表面220c與下保護層100之間的距離可隨著與第二上表面220b的距離增加而減小。詳細而言，第一傾斜表面220c的最低點LP與下保護層100之間的距離可較第一絕緣層220的第二上表面220b與下保護層100之間的距離短。亦即，第一傾斜表面220c可為自第二上表面220b向下延伸的表面。第一傾斜表面220c可自第二上表面220b朝下保護層100延伸，如圖4所示。自下保護層100至第一傾斜表面220c的最低點LP的距離可例如為自下保護層100至第一上表面220a的距離的0.5倍至1倍。在下文中，將返回參照圖1、圖2A及圖2B繼續進行說明。
返回參照圖1、圖2A及圖2B，第二配線層300可設置於第一配線層200上。第二配線層300可包括第二導電圖案310、第三導電圖案320及第二絕緣層330。
第二導電圖案310及第三導電圖案320可設置於第一配線層200上。詳細而言，第二導電圖案310可設置於第一導電圖案210上。第三導電圖案320可設置於第一絕緣層220上。第二導電圖案310及第三導電圖案320可包括構成第二配線層300中的電路的各種組件。例如，第二導電圖案310可為與第一配線層200的第一導電圖案210連接的導電接墊，且第三導電圖案320可為自第一導電圖案210的上表面210a延伸至第一絕緣層220的上表面以構成電路的導電配線。在一些實施例中，類似於以上所述的第一導電圖案210，第二導電圖案310可包括被動元件，例如電容器或電阻元件。第二導電圖案310可被設置成多個。如圖2B所示，第二導電圖案310中的一者可連接至第一導電圖案210，且第二導電圖案310中的另一者可設置於第一絕緣層220上。第二導電圖案310可藉由第三導電圖案320被電性連接。第三導電圖案320可沿著第一絕緣層220的頂表面延伸。
第三導電圖案320自第一導電圖案210的頂表面210a沿著第一絕緣層220的第一凹槽RS1的底表面220b延伸。第三導電圖案320可自第一凹槽RS1延伸至第一上表面220a上。第三導電圖案320的厚度可較第二導電圖案310的厚度薄。第二導電圖案310及第三導電圖案320中的每一者可包含導電材料。例如，第二導電圖案310及第三導電圖案320中的每一者可獨立地包含銅（Cu）、銅合金及/或鋁（Al）。在一些實施例中，第二導電圖案310及第三導電圖案320可包含不同的導電材料。
第二絕緣層330可設置於第一絕緣層220上。第二絕緣層330可覆蓋第一絕緣層220及第一導電圖案210。在此種情形中，第二絕緣層330可填充第一絕緣層220的第一凹槽RS1。亦即，第二絕緣層330可與第一絕緣層220的第一上表面220a及第二上表面220b接觸。第二絕緣層330可環繞第二導電圖案310。第二絕緣層330可覆蓋第三導電圖案320。第二絕緣層330可與第二導電圖案310的側表面310b接觸。第二絕緣層330可包含絕緣材料。應理解，「元件A覆蓋元件B」（或類似的語言）意指元件A在元件B上延伸，但未必意指元件A完全覆蓋元件B。亦應理解，本文中所使用的「元件A填充元件B」（或類似的語言）意指元件A位於元件B中，但未必意指元件A完全填充元件B。
例如，第二絕緣層330可包含乾膜光阻（DFR）及/或光可成像電介質（PID）。第二絕緣層330可包括環繞第二導電圖案310的第三上表面330a、設置於第二導電圖案310與第三上表面330a之間的第四上表面330b、以及自第四上表面330b朝第二導電圖案310的側表面310b延伸的第二傾斜表面330c。
第三上表面330a可為實質上平整的。第三上表面330a可平行於下保護層100的上表面。第三上表面330a可定位於與第二導電圖案310的上表面310a相同的水平高度處。在一些實施例中，類似於第一絕緣層220的第一上表面220a，第三上表面330a可位於較第二導電圖案310的上表面310a高或低的水平高度處。
第四上表面330b可位於較第三上表面330a低的水平高度處。例如，第二絕緣層330可包括自第三上表面330a朝下保護層100凹陷的第二凹槽RS2。第二凹槽RS2的最低點可低於第三上表面330a。第二凹槽RS2可位於第二導電圖案310與第二絕緣層330的第三上表面330a之間。
第二傾斜表面330c可自第四上表面330b的一端延伸至第二導電圖案310的側表面310b。第二傾斜表面330c可相對於第四上表面330b傾斜。根據圖1，第二傾斜表面330c可為第二凹槽RS2的第二側330c，第二側330c自第二凹槽RS2的底表面330b朝第二導電圖案310的側表面310b延伸。第二側表面330c與下保護層100之間的距離可自第四上表面330b至第二導電圖案310而增加。在一些實施例中，第二側表面330c與下保護層100之間的距離可隨著與第四上表面330b的距離增加而增加，如圖3A至圖3C所示。
第二傾斜表面330c可為自第二凹槽RS2的底表面330b沿對角向上的方向延伸的表面。第二凹槽RS2的第二側表面330c的最上點可接觸第二導電圖案310的上表面310a。在一些實施例中，第二凹槽RS2的第二側表面330c的最上點可直接連接至第二導電圖案310的上表面310a。在一些實施例中，第二凹槽RS2的第二側表面330c的最上點可位於較第二導電圖案310的頂表面310a低的水平高度處。
上保護層400可設置於第二配線層300上。上保護層400可覆蓋第二絕緣層330及第二導電圖案310。在此種情形中，上保護層400可填充第二絕緣層330的第二凹槽RS2。亦即，上保護層400可接觸第二絕緣層330的第三上表面330a及第四上表面330b。上保護層400的上表面可為實質上平整的。上保護層400可保護重佈線基底10的第一配線層200及第二配線層300。上保護層400可包含絕緣材料。例如，上保護層400可包含但不限於無機材料，例如氧化矽（SiOx）、氮化矽（SiNx）、氮氧化矽（SiON）及/或聚醯胺系聚合物材料。
端子接墊410可設置於上保護層400上。端子接墊410可連接至第二導電圖案310，且可延伸穿過上保護層400。端子接墊410可包含導電材料，例如金屬。半導體封裝的重佈線基底10的配置是如上所述。
連接端子420可設置於重佈線基底10上。例如，連接端子420可設置於端子接墊410上。連接端子420可為安裝於重佈線基底10上的半導體晶片的晶片端子，或者為用於將重佈線基底10安裝於另一基底上的外部端子。連接端子420可包括焊料球、焊料凸塊等。
外部端子120可設置於重佈線基底10下方。例如，基底接墊110可設置於重佈線基底10的下保護層100的底表面上。基底接墊110可連接至第一配線層200的第一導電圖案210，且可延伸穿過下保護層100。外部端子120可設置於基底接墊110上。外部端子120可藉由基底接墊110電性連接至第一配線層200及第二配線層300。
半導體晶片20可安裝於重佈線基底10上。半導體晶片20的面向重佈線基底10的下表面可為主動表面。半導體晶片20可以覆晶（flip chip）方式安裝於重佈線基底10上。例如，半導體晶片20可藉由設置於半導體晶片20的底表面上的連接端子420電性連接至重佈線基底10。連接端子420可連接至半導體晶片20的晶片端子（圖中未示出）及重佈線基底10的端子接墊410。連接端子420可包括焊料球或焊料凸塊。半導體晶片20可藉由連接端子420及端子接墊410電性連接至第二導電圖案310。重佈線基底10可使用第一配線層200及第二配線層300來電性連接半導體晶片20。半導體晶片20可包含矽（Si）。
模塑層30可設置於重佈線基底10上。模塑層30可在重佈線基底10的上表面上覆蓋半導體晶片20。例如，模塑層30可覆蓋半導體晶片20的頂表面及側表面。模塑層30可填充半導體晶片20與重佈線基底10之間的空間。模塑層30可例如包含絕緣材料，例如環氧聚合物。在一些實施例中，半導體晶片20與重佈線基底10之間的空間可填充有底部填充構件。
圖5A是示出根據本發明概念示例性實施例的半導體封裝的重佈線基底的平面圖，其示意性地示出圖1所示半導體封裝的重佈線基底，且為了方便說明，可能未示出一些組件。圖5B及圖5C示出根據本發明概念示例性實施例的半導體封裝的重佈線基底的剖視圖，且對應於沿著圖5A所示線II-II′截取的剖面。為了方便說明，在以下實施例中，在圖2A及圖2B所示實施例中所述的組件可使用相同的參考編號來指代，且為了方便說明，可省略或簡要地闡述對所述組件的說明。亦即，以下說明將著重於與圖2A及圖2B所示重佈線基底的差異。
參照圖5A及圖5B，第一絕緣層220的第一上表面220a與第二上表面220b可定位於相同的水平高度處。第一上表面220a及第二上表面220b可為共面的，且可為實質上平整的。亦即，第一上表面220a與第二上表面220b可形成一個表面。在下文中，第一上表面220a與第二上表面220b的整體將被稱為單個上表面220a/220b。單個上表面220a/220b可位於較第一導電圖案210的頂表面210a低的水平高度處。自下保護層100至單個上表面220a/220b的距離可例如為自下保護層100至第一導電圖案210的上表面210a的距離的0.5倍至1倍。
第一傾斜表面220c可自單個上表面220a/220b的一端延伸至第一導電圖案210的側表面210b。第一傾斜表面220c可位於第一導電圖案210與單個上表面220a/220b之間。例如，如圖5A所示，在平面圖中，第一傾斜表面220c可形成於第一絕緣層220的與第一導電圖案210相鄰的一部分上，且第一傾斜表面220c可環繞第一導電圖案210。第一傾斜表面220c可在平面圖中定位於單個上表面220a/220b內，且可環繞第一導電圖案210。亦即，第一傾斜表面220c可將第一導電圖案210與第一絕緣層220的單個上表面220a/220b分隔開。
第一傾斜表面220c可相對於單個上表面220a/220b傾斜。傾斜表面220c與下保護層100之間的距離可自單個上表面220a/220b朝第一導電圖案210增加。在一些實施例中，傾斜表面220c與下保護層100之間的距離可隨著與單個上表面220a/220b的距離增加而增加，如圖5B所示。第一傾斜表面220c的最上點TP可定位於與第一導電圖案210的上表面210a相同的水平高度處，或者定位於較上表面201a低的水平高度處。亦即，第一傾斜表面220c可為自單個上表面220a/220b對角向上延伸的表面。
根據一些實施例，如圖5C所示，第一絕緣層220的第一上表面220a與第二上表面220b可定位於相同的水平高度處。第一上表面220a及第二上表面220b可為共面的，且可為實質上平整的。第一上表面220a及第二上表面220b可定位於與第一導電圖案210的上表面210a相同的水平高度處。在一些實施例中，第一上表面220a及第二上表面220b可位於較第一導電圖案210的上表面210a高或低的水平高度處。
第一絕緣層220的第一傾斜表面220c可相對於第二上表面220b傾斜。第一傾斜表面220c與下保護層100之間的距離可自第二上表面220b朝第一導電圖案210減小。在一些實施例中，第一傾斜表面220c與下保護層100之間的距離可隨著與第二上表面220b的距離增加而減小，如圖5C所示。詳細而言，第一傾斜表面220c的最低點LP與下保護層100之間的距離可短於或相同於第一導電圖案210的上表面210a與下保護層100之間的距離。亦即，第一傾斜表面220c可為自第二上表面220b對角向下延伸的表面。自下保護層100至第一傾斜表面220c的最低點LP的距離可例如為自下保護層100至第一導電圖案210的上表面210a的距離的0.5倍至1倍。半導體封裝的重佈線基底10′可如以上參照圖5A至圖5C所述來配置。
連接端子420可設置於重佈線基底10′上。外部端子（例如，圖1中的外部端子120）可設置於重佈線基底10′下方。半導體晶片20可安裝於重佈線基底10′上。半導體晶片20可藉由設置於半導體晶片20的底表面上的連接端子420電性連接至重佈線基底10′。模塑層30可設置於重佈線基底10′上。模塑層30可在重佈線基底10′的上表面上覆蓋半導體晶片20。
圖6至圖11示出剖視圖，其示出根據本發明概念實施例的製造半導體封裝的方法。
參照圖6，可設置下保護層100。下保護層100可包括第一區RG1、環繞第一區RG1的第二區RG2及設置於第一區RG1與第二區RG2之間的第三區RG3。第一區RG1可為其中形成第一配線層200（例如，圖1中的第一配線層200）的第一導電圖案210的區，且第二區RG2及第三區RG3各自可為其中形成第一配線層200的第一絕緣層220（例如，圖1中的第一絕緣層220）的區。
可在下保護層100上形成包括第一絕緣層220及第一導電圖案210的第一配線層200。在下文中，將參照圖6及圖7詳細闡述形成第一配線層的製程。
參照圖6，可在下保護層100的第一區RG1上形成第一導電圖案210。例如，於在下保護層100上形成晶種層之後，可在晶種層上形成罩幕以暴露出第一區RG1。此後，可藉由鍍覆製程等在罩幕的圖案中填充導電材料來形成第一導電圖案210。在一些實施例中，於在下保護層100上形成導電膜之後，可藉由對導電膜進行圖案化來形成第一導電圖案210。
可在下保護層100上形成第一絕緣膜222。例如，可藉由在下保護層100上塗佈或沈積絕緣材料來形成第一絕緣膜222。絕緣材料的塗佈製程可包括旋轉塗佈製程（spin coating process）或輥式塗佈製程（roll coating process）。絕緣材料可包括感光性絕緣材料。例如，絕緣材料可包括乾膜光阻（DFR）及/或光可成像電介質（PID）。
第一絕緣膜222的厚度可與稍後將形成的第一絕緣層220（例如，圖7中的第一絕緣層220）的厚度相同。第一絕緣膜222可覆蓋第一導電圖案210。因定位於下保護層100的上表面上的第一導電圖案210的厚度，設置於下保護層100及第一導電圖案210上的第一絕緣膜222可在與第一導電圖案210相鄰的第三區RG3中被抬升。
第三區RG3中第一絕緣膜222的上表面可自第二區RG2朝第一區RG1逐漸升高。第一絕緣膜222可在第一區RG1及與第一區RG1相鄰的第三區RG3中向上突出。第一區RG1及第三區RG3上第一絕緣膜222的上表面的高度可高於第二區RG2上第一絕緣膜222的上表面的高度。第二區RG2上第一絕緣膜222的上表面的高度可與第一導電圖案210的上表面的高度相同。在一些實施例中，第二區RG2上第一絕緣膜222的上表面與第一導電圖案210的上表面可彼此共面，且第一區RG1及第三區RG3上第一絕緣膜222的上表面可高於第二區RG2上第一絕緣膜222的上表面，如圖6所示。
參照圖7，可在第一絕緣膜222之上設置第一光罩PM1。第一光罩PM1可與第一絕緣膜222間隔開。第一光罩PM1的圖案PM1a可暴露出下保護層100的第一區RG1及第三區RG3。亦即，由第一光罩PM1暴露出的區可為第一絕緣膜222的一部分、以及第一導電圖案210所在的區。第一光罩PM1可包括相移罩幕（phase shift mask，PSM）。例如，在第一光罩PM1中，可在石英基底上形成鉻（Cr）圖案，且在石英基底與鉻圖案之間設置移相器。因此，可增強第一光罩PM1的解析度。
可移除第一絕緣膜222的一部分以形成第一絕緣層220。具體而言，可移除第一絕緣膜222的在第一區RG1及第三區RG3中的一部分。例如，可使用第一光罩PM1對第一絕緣膜222執行曝光製程。可藉由曝光製程自第一區RG1移除第一絕緣膜222的一部分222a，以暴露出第一導電圖案210。另外，可藉由曝光製程自第三區RG3移除第一絕緣膜222的一部分222b，以在第一絕緣膜222上形成第一凹槽RS1。第一凹槽RS1可具有自第一區RG1上第一絕緣膜222的上表面220a朝下保護層100凹陷的形狀。
在此種情形中，因曝光製程的變化或誤差，藉由移除第一絕緣膜222而形成的第一凹槽RS1的深度在與第一導電圖案210的側表面210b相鄰的區中可為淺的。具體而言，第一絕緣膜222被移除後的深度可朝第一導電圖案210變淺。因此，第一凹槽RS1的第一側表面220c可被形成為相對於第一凹槽RS1的底表面220b及第一導電圖案210的側表面210b而傾斜。另外，因曝光製程的製程變化或誤差，第一絕緣膜222朝第一光罩PM1的圖案PM1a的外側（即，更靠近第二區RG2）增加。所移除的深度可為淺的。因此，第一凹槽RS1可不延伸穿過第一絕緣膜222。在一些實施例中，第一凹槽RS1可具有圖7所示的形狀。
如上所述，可在下保護層100上形成具有第一絕緣層220及第一導電圖案210的第一配線層200。
在示例性實施例中，可在第一絕緣膜222的整個表面之上執行曝光製程。亦即，可在第一區RG1、第二區RG2及第三區RG3上對第一絕緣膜222執行曝光製程。可藉由曝光製程在第一區RG1上暴露出第一導電圖案210，且在第二區RG2及第三區RG3上形成的第一絕緣膜222的上表面可低於導電圖案210的上表面210a。在此種情形中，可形成根據圖5A至圖5C所示實施例的重佈線基底。
當僅自第一區RG1移除第一絕緣膜222時，可保留第一絕緣膜222的突出部分。如圖8所示，可移除第一絕緣膜222′的在第一區RG1上的一部分222a′以暴露出第一導電圖案210。例如，可在第一區RG1上執行蝕刻製程，且可不在第二區RG2及第三區RG3上執行蝕刻製程。
因此，可保留第一絕緣膜222′的在第三區RG3上向上突出的一部分222b′。第一絕緣膜222′的突出的部分222b′的最上端可定位於較第一導電圖案210的上表面210a高的水平高度處。另外，第一絕緣膜222′的部分222b′的最上端可定位於較第二區RG2上第一絕緣膜222′的上表面高的水平高度處。因此，第一絕緣膜222′可相對於第一導電圖案210具有大的台階。因此，可能會在隨後執行的沈積製程中形成例如氣隙等的空腔，或者可能會在第一絕緣膜222′及第一導電圖案210上產生雜質，此可在重佈線基底處造成缺陷。
根據本發明概念的示例性實施例，可移除第一絕緣膜222′的部分222b′。在第一絕緣膜222′的圖案化製程期間，可在第一區RG1及第三區RG3上執行曝光製程，且第一絕緣膜222的上表面的高度可相同於或低於第一導電圖案210。亦即，第一導電圖案210與第一絕緣層220之間的台階可為小的，且在稍後所述的後續沈積製程期間可減少缺陷的發生。
可在第一配線層200上形成包括第二導電圖案310及第二絕緣層330的第二配線層300。形成第二配線層300的製程可與形成第一配線層200的製程相同或類似。
參照圖9，可在第一配線層200上形成第二導電圖案310及第三導電圖案320。例如，於在第一配線層200上形成晶種層之後，可形成罩幕，所述罩幕暴露出晶種層的在第一導電圖案210或第一絕緣層220上形成的一部分。此後，可藉由使用鍍覆製程等在罩幕的圖案中填充導電材料來形成第二導電圖案310。例如，於在第一配線層200上形成導電膜之後，可藉由對導電膜進行圖案化來形成第三導電圖案320。
在此種情形中，導電膜可被形成為保形地覆蓋第一絕緣層220的上表面。因此，第三導電圖案320可被形成為自第一導電圖案210的第一表面延伸至絕緣層220的上表面。詳細而言，第三導電圖案320可沿著第三區RG3上第一絕緣層220的第一凹槽RS1的底表面形成。在此種情形中，由於第一導電圖案210與第一絕緣層220之間的台階差為小的，因此當形成導電膜時，例如在第三導電圖案320下方相鄰於第一導電圖案210與第一絕緣層220之間的界面，可不會形成氣隙或雜質。第三導電圖案320的厚度可小於第二導電圖案310的厚度。在一些實施例中，第三導電圖案320可直接接觸第一絕緣層220及第一凹槽RS1的表面，且可沿著第一絕緣層220及第一凹槽RS1的該些表面具有均勻的厚度，如圖9所示。本文中所使用的「元件A與元件B之間的台階差」（或類似的語言）可指代元件A與元件B之間的高度差。
可在第一配線層200上形成第二絕緣膜332。例如，可藉由在第一配線層200上塗佈或沈積絕緣材料來形成第二絕緣膜332。絕緣材料的塗佈製程可包括旋轉塗佈製程或輥式塗佈製程。絕緣材料可包括感光性絕緣材料。例如，絕緣材料可包括乾膜光阻（DFR）及/或光可成像電介質（PID）。在此種情形中，絕緣材料可填充第一絕緣層220的第一凹槽RS1。亦即，第二絕緣膜332可與第一絕緣層220的頂表面、第一凹槽RS1的底表面及側表面接觸。
此時，由於第一導電圖案210與第一絕緣層220之間的台階差為小的，因此當塗佈絕緣材料時，例如在第二絕緣膜332下方相鄰於第一導電圖案210與第一絕緣層220之間的界面，可不會形成氣隙或雜質。第二絕緣膜332可覆蓋第二導電圖案310及第三導電圖案320。因定位於第一配線層200的上表面上的第二導電圖案310的厚度，在第一配線層200及第二導電圖案310上塗佈的第二絕緣膜332可在與第二導電圖案310相鄰的區域中被抬升。第二絕緣膜332可自第二導電圖案310向上突出。
參照圖10，可移除第二絕緣膜332的一部分以形成第二絕緣層330。形成第二絕緣層330的製程可與形成第一絕緣層220的製程相同或類似。例如，可在第二絕緣層332之上設置第二光罩PM2。第二光罩PM2的圖案PM2a可暴露出第二導電圖案310、及第二絕緣層332的與第二導電圖案310相鄰的一部分。
可使用第二光罩PM2對第二絕緣層332執行曝光製程。具體而言，可移除第二絕緣層332的在第二導電圖案310上向上突出的部分332a。可藉由曝光製程移除第二絕緣層332的一部分332a，以暴露出第二導電圖案310。另外，可藉由曝光製程移除第二絕緣層332的與第二導電圖案310相鄰的一部分332b，以在第二絕緣層332上形成第二凹槽RS2。
根據本發明概念的示例性實施例，可移除第二絕緣層332的突出部分。在第二絕緣層332的圖案化製程期間，可在第二導電圖案310及與第二導電圖案310相鄰的區上執行曝光製程，且第二絕緣層332的上表面的高度可等於或低於第二導電圖案310的頂表面。亦即，第二導電圖案310與第二絕緣層332之間的台階差可為小的，且在稍後所述的沈積製程中可減少缺陷的發生。如上所述，可在第一配線層200上形成包括第二絕緣層330、第二導電圖案310及第三導電圖案320的第二配線層300。
參照圖11，可在第二配線層300上形成上保護層400。例如，可藉由在第二配線層300上沈積或塗佈絕緣材料來形成上保護層400。例如，絕緣材料可包括但不限於無機材料，例如氧化矽（SiOx）、氮化矽（SiNx）、氮氧化矽（SiON）及/或聚醯胺系聚合物材料。在此種情形中，絕緣材料可填充第二絕緣層330的第二凹槽RS2。亦即，上保護層400可接觸第二絕緣層330的上表面、第二凹槽RS2的底表面及側表面。在此種情形中，由於第二導電圖案310與第二絕緣層330之間的台階差為小的，因此當塗佈絕緣材料時，例如在上保護層400下方相鄰於第二導電圖案310與第二絕緣層330之間的界面，可不會形成氣隙或雜質。
返回參照圖1、圖2A及圖2B，可在重佈線基底10上形成端子接墊410及連接端子420。可在上保護層400上形成端子接墊410。例如，可藉由對上保護層400執行蝕刻製程來形成貫通孔。所述貫通孔可暴露出第二導電圖案310的頂表面。此後，可藉由在所述貫通孔中填充導電材料來形成端子接墊410。
可在端子接墊410上設置連接端子420。連接端子420可包括焊料球、焊料凸塊等。
可將半導體晶片20安裝於重佈線基底10上。可例如以覆晶方式安裝半導體晶片20。例如，可藉由連接端子420將半導體晶片20安裝於重佈線基底10上。
可在重佈線基底10上形成模塑層30。例如，於在重佈線基底10上塗佈模塑材料以覆蓋半導體晶片20之後，可使模塑材料固化以形成模塑層30。
在根據本發明概念實施例的製造半導體封裝的方法中，第一導電圖案與第一絕緣層之間的台階或高度差可為小的，且在後續沈積製程期間可減少缺陷的發生。因此，半導體封裝的製造方法可產生更可靠且包括更少缺陷的半導體封裝。
本發明概念的各種有利的優點及效果並非僅限於以上說明。本文中已揭露了示例性實施例，且儘管採用了具體用語，然而所述用語應僅以一般性及說明性意義而非出於限制目的來加以使用及解釋。在一些情況中，如此項技術中具有通常知識者自本申請案提交時起即明瞭，除非另有具體指示，否則結合特定實施例所述的特徵、特性及/或元件可單獨使用，或者可與結合其他實施例所述的特徵、特性及/或元件組合使用。因此，熟習此項技術者應理解，在不背離以下申請專利範圍中所述的本發明概念的範圍的條件下，可在形式及細節上作出各種改變。
10、10′:重佈線基底 20:半導體晶片 30:模塑層 100:下保護層 110:基底接墊 120:外部端子 200:第一配線層/配線層 210:第一導電圖案 210′:另一第一導電圖案 210a:第一導電圖案的上表面/第一導電圖案的頂表面 210b:第一導電圖案的側表面 220:第一絕緣層 220a:第一絕緣層的第一上表面/上表面 220b:第一絕緣層的第二上表面/上表面/第一凹槽的底表面/下表面 220c:第一絕緣層的第一傾斜表面/傾斜表面/第一凹槽的第一側表面 222、222′:第一絕緣膜 222a、222b:第一絕緣膜的一部分 222a′:第一絕緣膜的在第一區上的一部分 222b′:第一絕緣膜的在第三區上向上突出的一部分 300:第二配線層/配線層 310:第二導電圖案 310a:第二導電圖案的上表面/第二導電圖案的頂表面 310b:第二導電圖案的側表面 320:第三導電圖案 330:第二絕緣層 330a:第二絕緣層的第三上表面 330b:第二絕緣層的第四上表面/第二凹槽的底表面 330c:第二絕緣層的第二傾斜表面/第二凹槽的第二側/第二凹槽的第二側表面 332:第二絕緣膜 332a:第二絕緣膜的在第二導電圖案上向上突出的部分/第二絕緣膜的一部分 332b:第二絕緣膜的與第二導電圖案相鄰的一部分 400:上保護層 410:端子接墊 420:連接端子 RS1:第一凹槽 RS2:第二凹槽 1000:半導體封裝 A:區 D1:第一距離 D2:第二距離 D3:第三距離 LP:最低點 PM1、PM1′:第一光罩 PM1a、PM2a:圖案 PM2:第二光罩 RG1:第一區 RG2:第二區 RG3:第三區 TP:最上點 I-I′、II-II′:線
圖1是根據本發明概念示例性實施例的半導體封裝的剖視圖。 圖2A示出根據本發明概念示例性實施例的半導體封裝的重佈線基底的平面圖。 圖2B示出根據本發明概念示例性實施例的半導體封裝的重佈線基底的剖視圖。 圖3A至圖3C示出圖2B所示區A的放大視圖。 圖4示出根據本發明概念示例性實施例的半導體封裝的重佈線基底的剖視圖。 圖5A是示出根據本發明概念示例性實施例的半導體封裝的重佈線基底的平面圖。 圖5B及圖5C示出根據本發明概念示例性實施例的半導體封裝的重佈線基底的剖視圖。 圖6至圖11示出剖視圖，其示出根據本發明概念示例性實施例的製造半導體封裝的方法。
10:重佈線基底
20:半導體晶片
30:模塑層
100:下保護層
110:基底接墊
120:外部端子
200:第一配線層/配線層
210:第一導電圖案
210' :另一第一導電圖案
220:第一絕緣層
300:第二配線層/配線層
310:第二導電圖案
320:第三導電圖案
330:第二絕緣層
400:上保護層
410:端子接墊
420:連接端子
RS1:第一凹槽
RS2:第二凹槽
1000:半導體封裝

Claims (29)

  1. 一種半導體封裝，包括： 重佈線基底；以及 半導體晶片，位於所述重佈線基底上， 其中所述重佈線基底包括： 下保護層； 第一導電圖案，位於所述下保護層上； 第一絕緣層，環繞所述第一導電圖案且位於所述下保護層上，所述第一絕緣層包括第一上表面，所述第一上表面包括平行於所述下保護層的上表面延伸的第一平整部分，且所述第一絕緣層的所述第一上表面更包括直接連接至所述第一導電圖案的第一凹槽；以及 第二絕緣層，位於所述第一絕緣層上。
  2. 如請求項1所述的半導體封裝，其中所述第一絕緣層的所述第一上表面的所述第一平整部分與所述第一導電圖案的上表面共面。
  3. 如請求項1所述的半導體封裝，其中所述第二絕緣層與所述第一絕緣層的所述第一上表面接觸，且所述第二絕緣層的一部分位於所述第一絕緣層的所述第一凹槽中。
  4. 如請求項1所述的半導體封裝，其中所述第一凹槽包括直接連接至所述第一導電圖案且相對於所述下保護層的所述上表面傾斜的側表面， 所述第一凹槽的所述側表面的第一部分與所述第一導電圖案的側表面之間的距離較所述第一凹槽的所述側表面的第二部分與所述第一導電圖案的所述側表面之間的距離長，且 自所述下保護層的所述上表面至所述第一凹槽的所述側表面的所述第一部分的距離較自所述下保護層的所述上表面至所述側表面的所述第二部分的距離短。
  5. 如請求項1所述的半導體封裝，其中所述第一凹槽包括側表面及下表面，並且所述第一凹槽的所述側表面直接連接至所述第一導電圖案且位於所述第一導電圖案與所述第一凹槽的所述下表面之間，且 自所述下保護層的所述上表面至所述第一凹槽的所述下表面的距離是自所述下保護層的所述上表面至所述第一絕緣層的所述第一上表面的所述第一平整部分的距離的0.7倍至0.9倍。
  6. 如請求項1所述的半導體封裝，其中所述第一絕緣層的所述第一上表面的所述第一平整部分是平整的。
  7. 如請求項1所述的半導體封裝，更包括位於所述第一導電圖案上的第二導電圖案， 其中所述第二絕緣層環繞所述第二導電圖案。
  8. 如請求項7所述的半導體封裝，其中所述第二絕緣層包括第二上表面，所述第二上表面包括平行於所述下保護層的所述上表面延伸的第二平整部分，且 所述第二絕緣層的所述第二上表面更包括位於所述第二絕緣層的所述第二上表面的所述第二平整部分與所述第二導電圖案之間的第二凹槽。
  9. 如請求項7所述的半導體封裝，更包括端子接墊，所述端子接墊位於所述第二絕緣層上且將所述第二導電圖案電性連接至所述半導體晶片。
  10. 如請求項1所述的半導體封裝，更包括自所述第一導電圖案延伸且在所述第二絕緣層與所述第一絕緣層之間延伸的第三導電圖案。
  11. 如請求項1所述的半導體封裝，其中所述第一絕緣層的所述第一上表面的所述第一平整部分與所述下保護層的所述上表面之間的距離較所述第一導電圖案的上表面與所述下保護層的所述上表面之間的距離長。
  12. 如請求項1所述的半導體封裝，更包括位於所述第二絕緣層上的上保護層， 其中所述第一絕緣層及所述第二絕緣層包含感光性絕緣材料，且 所述上保護層包含氧化物或氮化物。
  13. 一種半導體封裝，包括： 下保護層； 第一導電圖案，位於所述下保護層上； 第一絕緣層，位於所述下保護層上，且接觸所述第一導電圖案的側表面； 第二絕緣層，位於所述第一絕緣層及所述第一導電圖案上；以及 半導體晶片，位於所述第二絕緣層上， 其中所述第一絕緣層包括第一上表面及與所述第一導電圖案的所述側表面相鄰的傾斜表面， 所述第一絕緣層的所述第一上表面平行於所述下保護層的上表面延伸，且 自所述下保護層的所述上表面至所述第一絕緣層的所述傾斜表面的第一部分的距離不同於自所述下保護層的所述上表面至所述第一絕緣層的所述傾斜表面的第二部分的距離。
  14. 如請求項13所述的半導體封裝，其中自所述下保護層的所述上表面至所述第一絕緣層的所述第一上表面的距離等於或長於自所述下保護層的所述上表面至所述第一導電圖案的上表面的距離。
  15. 如請求項13所述的半導體封裝，其中所述傾斜表面的所述第一部分與所述第一導電圖案的所述側表面之間的距離較所述傾斜表面的所述第二部分與所述第一導電圖案的所述側表面之間的距離長，且 自所述下保護層的所述上表面至所述傾斜表面的所述第一部分的所述距離較自所述下保護層的所述上表面至所述傾斜表面的所述第二部分的所述距離短。
  16. 如請求項13所述的半導體封裝，其中所述傾斜表面的所述第一部分與所述第一導電圖案的所述側表面之間的距離較所述傾斜表面的所述第二部分與所述第一導電圖案的所述側表面之間的距離長，且 自所述下保護層的所述上表面至所述傾斜表面的所述第一部分的所述距離較自所述下保護層的所述上表面至所述傾斜表面的所述第二部分的所述距離長。
  17. 如請求項13所述的半導體封裝，更包括： 第二導電圖案，延伸穿過所述第二絕緣層且接觸所述第一導電圖案，其中所述第二導電圖案與所述半導體晶片電性連接；以及 上保護層，位於所述第二絕緣層及所述第二導電圖案上。
  18. 如請求項17所述的半導體封裝，其中所述第一絕緣層及所述第二絕緣層包含感光性絕緣材料，且 所述上保護層包含氧化物或氮化物。
  19. 如請求項13所述的半導體封裝，其中所述第一絕緣層更包括位於所述第一上表面與所述傾斜表面之間的第二上表面，且 自所述第二上表面至所述下保護層的所述上表面的距離較自所述第一上表面至所述下保護層的所述上表面的距離短，且較自所述下保護層的所述上表面至所述傾斜表面的所述第一部分的所述距離長。
  20. 一種半導體封裝，包括： 重佈線基底； 半導體晶片，位於所述重佈線基底上；以及 模塑膜，位於所述重佈線基底上及所述半導體晶片的側表面上， 其中所述重佈線基底包括： 下保護層； 第一導電圖案，位於所述下保護層上； 第一絕緣層，位於所述下保護層上且環繞所述第一導電圖案； 第二絕緣層，位於所述第一絕緣層及所述第一導電圖案上；以及 端子接墊，位於所述第二絕緣層上且電性連接至所述半導體晶片，且 其中所述第一絕緣層包括傾斜表面、第一上表面及第二上表面， 所述第二上表面與所述第一導電圖案的上表面共面， 自所述下保護層的上表面至所述第一上表面的距離較自所述下保護層的所述上表面至所述第二上表面的距離短，且 自所述下保護層的所述上表面至所述傾斜表面的第一部分的距離不同於自所述下保護層的所述上表面至所述傾斜表面的第二部分的距離。
  21. 如請求項20所述的半導體封裝，其中所述第一絕緣層的所述第二上表面是平整的。
  22. 如請求項20所述的半導體封裝，其中所述傾斜表面的所述第一部分與所述第一導電圖案的側表面之間的距離較所述傾斜表面的所述第二部分與所述第一導電圖案的所述側表面之間的距離長，且 自所述下保護層的所述上表面至所述傾斜表面的所述第一部分的所述距離較自所述下保護層的所述上表面至所述傾斜表面的所述第二部分的所述距離短。
  23. 如請求項20所述的半導體封裝，其中所述傾斜表面的最上端處於與所述第一絕緣層的所述第二上表面及所述第一導電圖案的所述上表面相等的水平高度處。
  24. 如請求項20所述的半導體封裝，其中所述傾斜表面的所述第一部分與所述第一導電圖案的側表面之間的距離較所述傾斜表面的所述第二部分與所述第一導電圖案的所述側表面之間的距離長，且 自所述下保護層的所述上表面至所述傾斜表面的所述第一部分的所述距離大於自所述下保護層的所述上表面至所述傾斜表面的所述第二部分的所述距離。
  25. 如請求項20所述的半導體封裝，更包括： 第二導電圖案，自所述第一導電圖案的所述上表面延伸至所述第一絕緣層上，且在所述第二絕緣層與所述第一絕緣層之間延伸；以及 第三導電圖案，延伸穿過所述第二絕緣層且電性連接至所述第二導電圖案。
  26. 如請求項20所述的半導體封裝，更包括位於所述第二絕緣層上的上保護層， 其中所述端子接墊延伸穿過所述上保護層，且電性連接至所述第一導電圖案。
  27. 如請求項20所述的半導體封裝，其中所述第一絕緣層及所述第二絕緣層包含感光性絕緣材料。
  28. 如請求項1所述的半導體封裝，其中所述第一凹槽位於所述第一導電圖案與所述第一絕緣層的所述第一上表面的所述第一平整部分之間，且直接連接至所述第一絕緣層的所述第一上表面的所述第一平整部分。
  29. 如請求項28所述的半導體封裝，其中： 所述第一絕緣層在所述下保護層與所述第二絕緣層之間延伸；且 所述第一絕緣層的所述第一上表面的所述第一凹槽相對於所述第一平整部分朝所述下保護層凹陷。
TW109116891A 2019-09-19 2020-05-21 半導體封裝以及其製造方法 TW202114084A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190115311A KR20210034146A (ko) 2019-09-19 2019-09-19 반도체 패키지
KR10-2019-0115311 2019-09-19

Publications (1)

Publication Number Publication Date
TW202114084A true TW202114084A (zh) 2021-04-01

Family

ID=74882259

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109116891A TW202114084A (zh) 2019-09-19 2020-05-21 半導體封裝以及其製造方法

Country Status (4)

Country Link
US (1) US11444014B2 (zh)
KR (1) KR20210034146A (zh)
CN (1) CN112530883A (zh)
TW (1) TW202114084A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220375844A1 (en) * 2021-05-24 2022-11-24 Intel Corporation Inorganic redistribution layer on organic substrate in integrated circuit packages

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172773B1 (ko) 1995-12-29 1999-03-30 김주용 반도체 소자의 패드 형성 방법
US7385286B2 (en) * 2001-06-05 2008-06-10 Matsushita Electric Industrial Co., Ltd. Semiconductor module
US6667230B2 (en) 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages
TWI280641B (en) * 2001-12-28 2007-05-01 Via Tech Inc Chip structure
JP2007317979A (ja) 2006-05-29 2007-12-06 Toshiba Corp 半導体装置の製造方法
US20080054461A1 (en) 2006-08-30 2008-03-06 Dennis Lang Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device
CN101882587B (zh) 2009-05-04 2012-03-28 中芯国际集成电路制造(北京)有限公司 实现打线封装的结构及其制作方法
US8563416B2 (en) 2011-07-29 2013-10-22 International Business Machines Corporation Coaxial solder bump support structure
US8642384B2 (en) 2012-03-09 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability
US10192804B2 (en) 2012-07-09 2019-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace packaging structure and method for forming the same
US9041215B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Single mask package apparatus and method
JP2016051834A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線基板およびその製造方法
US9520352B2 (en) 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
CN104576587A (zh) 2015-01-22 2015-04-29 中国电子科技集团公司第四十三研究所 一种封装用凸点结构
US10115686B2 (en) * 2016-03-25 2018-10-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and fabricating method thereof
JP6346916B2 (ja) * 2016-06-13 2018-06-20 新光電気工業株式会社 配線基板及びその製造方法
JP6924084B2 (ja) * 2017-06-26 2021-08-25 新光電気工業株式会社 配線基板
US11251157B2 (en) 2017-11-01 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure with hybrid bonding structure and method of fabricating the same and package
US10332856B2 (en) * 2017-11-08 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10854527B2 (en) * 2018-05-25 2020-12-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10504835B1 (en) * 2018-07-16 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, semiconductor chip and method of fabricating the same

Also Published As

Publication number Publication date
US11444014B2 (en) 2022-09-13
US20210090984A1 (en) 2021-03-25
KR20210034146A (ko) 2021-03-30
CN112530883A (zh) 2021-03-19

Similar Documents

Publication Publication Date Title
US10930625B2 (en) Semiconductor package and method of fabricating the same
US7285867B2 (en) Wiring structure on semiconductor substrate and method of fabricating the same
TWI511253B (zh) 晶片封裝體
TW201813018A (zh) 扇出晶圓級封裝型半導體封裝以及包含其的疊層封裝型半導體封裝
KR100890073B1 (ko) 수직으로 적층된 반도체 장치 및 그 제조 방법
US11600564B2 (en) Redistribution substrate, method of fabricating the same, and semiconductor package including the same
US11735571B2 (en) Semiconductor package including a redistribution structure
KR102568705B1 (ko) 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
KR20220042028A (ko) 반도체 패키지
TW201644016A (zh) 晶片封裝體與其製備方法
TW202114084A (zh) 半導體封裝以及其製造方法
TWI624011B (zh) 封裝結構及其製法
US20210375642A1 (en) Semiconductor package method of fabricating semiconductor package and method of fabricating re-distribution structure
TWI624020B (zh) 電子封裝件及其製法
TW202310302A (zh) 半導體封裝
KR20230013677A (ko) 더미 패턴을 포함하는 반도체 패키지
KR20220028310A (ko) 배선 구조체, 이의 제조 방법 및 배선 구조체를 포함하는 반도체 패키지
TWI441291B (zh) 半導體封裝件及其製造方法
TWI720735B (zh) 封裝結構及其製造方法
TWI776678B (zh) 半導體封裝件及其製造方法
US20230126003A1 (en) Semiconductor package and method of fabricating the same
US20230109448A1 (en) Semiconductor package and method of fabricating the same
KR20230048196A (ko) 반도체 패키지 및 그 제조 방법
KR20220022302A (ko) 반도체 패키지 및 그 제조 방법
KR20220030051A (ko) 배선 구조체 및 이를 포함하는 반도체 패키지