TWI776678B - 半導體封裝件及其製造方法 - Google Patents

半導體封裝件及其製造方法 Download PDF

Info

Publication number
TWI776678B
TWI776678B TW110134404A TW110134404A TWI776678B TW I776678 B TWI776678 B TW I776678B TW 110134404 A TW110134404 A TW 110134404A TW 110134404 A TW110134404 A TW 110134404A TW I776678 B TWI776678 B TW I776678B
Authority
TW
Taiwan
Prior art keywords
board body
electrical contact
insulating layer
conductive bumps
contact pads
Prior art date
Application number
TW110134404A
Other languages
English (en)
Other versions
TW202314989A (zh
Inventor
賴昶均
Original Assignee
大陸商青島新核芯科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商青島新核芯科技有限公司 filed Critical 大陸商青島新核芯科技有限公司
Priority to TW110134404A priority Critical patent/TWI776678B/zh
Application granted granted Critical
Publication of TWI776678B publication Critical patent/TWI776678B/zh
Publication of TW202314989A publication Critical patent/TW202314989A/zh

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一種半導體封裝件,係於兩板體之間藉由一有機介電材之絕緣層做結合,使導電凸塊有效電性連接該兩板體。

Description

半導體封裝件及其製造方法
本發明為一種半導體封裝製程,尤指一種半導體封裝件及其製造方法。
電子產品於製程中,通常需要將二不同之晶片或晶圓進行結合,其通常透過混合鍵合技術(hybrid bonding)。
惟,習知以鍵合技術進行接合製程中,由於分別對應於兩個晶片(或晶圓)的電性接觸墊均為銅材,故須採用特殊設備,使兩者於特定溫度與壓力時相互結合,導致接合製程之成本大幅提高。
因此,如何克服習知技術之種種缺點,實為目前各界亟欲解決之技術問題。
有鑑於上述問題,本發明提出一種半導體封裝件,係包括:第一板體,係具有複數第一電性接觸墊;第一絕緣層,係形成於該第一板體上,且具有外露出該複數第一電性接觸墊之複數第一開口;第二板體,係具有複數 第二電性接觸墊;以及複數導電凸塊,係由導電體及焊錫材料所構成,並分別形成於該複數第二電性接觸墊上;其中,該複數導電凸塊透過該焊錫材料經由該複數第一開口與該第一電性接觸墊相互電性連接,以結合該第一板體與該第二板體,且該第一絕緣層係位於該第一板體與該第二板體之間。
本發明亦提供一種半導體封裝件之製造方法,步驟包括:提供具有複數第一電性接觸墊之第一板體,且形成第一絕緣層於該第一板體上,其中該第一絕緣層係形成有外露出該複數第一電性接觸墊之複數第一開口;提供具有複數第二電性接觸墊之第二板體,且於該複數第二電性接觸墊上形成複數導電凸塊,其中該複數導電凸塊係由導電體及焊錫材料所構成;以及將該第一板體與該第二板體相結合,且令該複數導電凸塊透過該焊錫材料經由該複數第一開口與該第一電性接觸墊相互電性連接,其中該第一絕緣層係位於該第一板體與該第二板體之間。
前述之製造方法,復包括透過回焊,電性連接該複數導電凸塊之該焊錫材料與該第一電性接觸墊,以結合該第一板體與該第二板體。
前述之半導體封裝件及其製造方法中,該第一絕緣層為有機介電材。
前述之半導體封裝件及其製造方法中,於結合該第一板體與該第二板體前,該第一絕緣層之第一厚度大於該複數導電凸塊之高度。
前述之半導體封裝件及其製造方法中,該第二板體上更具有圍繞該複數導電凸塊之第二絕緣層。例如,於結合該第一板體與該第二板體前,該第二絕緣層之第二厚度等於或大於該複數導電凸塊之高度,且於結合該第一板體與該第二板體後,該第二絕緣層之該第二厚度小於該複數導電凸塊之該高度。
綜上所述,本發明之半導體封裝件及其製造方法,係利用第一絕緣層之第一開口之設計,使第一板體與第二板體得以進行鍵合之程序;此外,由於第一絕緣層係由有機介電材所構成,故在鍵合(Bonding)及熱化(Curing)過程中會造成材料的自然收縮而使得該導電凸塊與該第一電性接觸墊之間的距離變小,再配合回焊之動作,將可使該導電凸塊與第一電性接觸墊及第二電性接觸墊形成電性連接。
因此,針對第一板體與第二板體(例如為晶片與晶圓或晶圓與晶圓)之間進行鍵合,本發明無需使用特殊設備,因而能符合低成本之需求。
2、3:半導體封裝件
20:第一板體
200:第一電性接觸墊
21、31:第一絕緣層
210:第一開口
22:第二板體
220:第二電性接觸墊
230:金屬層
231:導電體
232:焊錫材料
24:阻層
240:開孔
25:導電凸塊
310:第二開口
36:第二絕緣層
D:深度
H:高度
t1:第一厚度
t2:第二厚度
圖1A至圖1E為本發明之半導體封裝件的製造方法之第一實施例之剖面示意圖。
圖2A至圖2E為本發明之半導體封裝件的製造方法之第二實施例之剖面示意圖。
以下藉由特定的具體實施形態說明本發明之技術內容,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之優點與功效。然本發明可藉由其他不同的具體實施形態加以施行或應用。
圖1A至圖1E為本發明之半導體封裝件2的製造方法之第一實施例之剖面示意圖。
如圖1A所示,提供一具有複數第一電性接觸墊200之第一板體20,其上形成有第一絕緣層21,並使該些第一電性接觸墊200外露出該第一絕緣層21。
於本實施例中,該第一板體20例如為具有核心層與線路結構之封裝基板、無核心層(coreless)形式線路結構之封裝基板、具導電矽穿孔(Through-silicon via,簡稱TSV)之矽中介板(Through Silicon interposer,簡稱TSI)、半導體晶圓(wafer)、半導體晶片或其它具有金屬佈線(routing)之板體。
再者,該第一絕緣層21為有機介電材,例如聚對二唑苯(Polybenzoxazole,簡稱PBO)、聚醯亞胺(Polyimide,簡稱PI)、預浸材(Prepreg,簡稱PP)或防焊材(solder mask)等,其具有複數用以外露該第一電性接觸墊200之第一開口210。
如圖1B至圖1C所示,提供一具有複數第二電性接觸墊220之第二板體22,並於該第二電性接觸墊220上藉由圖案化製程形成導電凸塊25。
於本實施例中,該第二板體22為半導體晶圓或半導體晶片。
再者,該導電凸塊25之製程係先於該第二板體22上形成一金屬層230,再於該金屬層230上形成一光感型之阻層24,再於該阻層24上對應該第二電性接觸墊220之處形成複數圖案化開孔240。接著,於該些開孔240中形成如銅柱之導電體231,以於該導電體231上形成焊錫材料232。之後,利用整平技術,移除部分焊錫材料232,使該阻層24之表面與焊錫材料232之表面共平面。最後,移除該阻層24及其下之金屬層230,以令該金屬層230、導電體231與焊錫材料232作為導電凸塊25,其佇立於該第二電性接觸墊220上並電性連接該第二電性接觸墊220。
如圖1D至圖1E所示,該第一板體20與該第二板體22經由封裝設備的對準程序進行鍵合製程,使得該導電凸塊25對準該第一電性接觸墊200並插入該第一開口210中。
於本實施例中,該導電凸塊25之高度H小於該第一開口210之深度D(即該第一絕緣層21之第一厚度t1),故於該導電凸塊25之焊錫材料232對準該第一電性接觸墊200並插入該第一開口210後,加熱固化該第一絕緣層21,此時,該第一絕緣層21因有機介電材之特性而會部分收縮(即該第一絕緣層21之第一厚度t1已小於原先該第一開口210之深度D),使該導電凸塊25能靠近該第一電性接觸墊200。
接著,回焊(reflow)該導電凸塊25,以令該焊錫材料232固接該第一電性接觸墊200,使該第二電性接觸墊220藉由該導電凸塊25電性連接該第一電性接觸墊200,以完成晶片對晶圓(或晶圓對晶圓)中的金屬接點與有機介電材之鍵合,即有機介電材與金屬在界面間依序達成鍵合之目的。
因此,本發明之製造方法係利用有機介電材作為第一絕緣層21,以針對晶片/晶圓或晶圓/晶圓進行鍵合,再輔以金屬熔融條件,使金屬接點完成電性連結,以取代習知接合製程(hybrid bonding製程),故相較於習知技術,本發明之製造方法僅利用標準的圖案化與電鍍製程,無需使用特殊設備,因而能符合低成本之需求。
再者,由於鍵合製程結束後,該導電凸塊25已落於該第一開口210內,故於回焊該導電凸塊25時,將可防止該焊錫材料232溢流至鄰近之第一電性接觸墊200,從而避免相鄰兩第一電性接觸墊200橋接而短路之問題。
圖2A至圖2E為本發明之半導體封裝件3的製造方法之第二實施例之剖面示意圖。
如圖2A所示,提供一具有複數第一電性接觸墊200之第一板體20,其上形成有一具有複數第二開口310之第一絕緣層31,且該些第一電性接觸墊200係透過該些第二開口310外露於該第一絕緣層31。
於本實施例中,該第一絕緣層31可為任意絕緣材料所構成之絕緣層。
如圖2B所示,首先,將複數導電凸塊25配置於第二板體22上,再以旋塗或貼覆方式形成第二絕緣層36,以令該第二絕緣層36均勻覆蓋該第二板體22並包覆該些導電凸塊25。
值得注意的是,由於本實施例係先配置該導電凸塊25,再進行第二絕緣層36的塗佈,故該導電凸塊25的關鍵尺寸將不會受限於第二絕緣層36光刻製程解析度的影響。另外,於本實施例中,該第二絕緣層36為有機介電材(如PBO、PI、PP或防銲材等)。
如圖2C所示,利用整平技術,移除該第二絕緣層36之部分材質(甚至移除該導電凸塊25之部分焊錫材料232),使該導電凸塊25齊平或略凹於該第二絕緣層36,以令該導電凸塊25外露於該第二絕緣層36。
如圖2D所示,將該第二板體22以其導電凸塊25對準該第一板體20之第二開口310,以進行定位,並使該第二絕緣層36接合該第一絕緣層31。
如圖3E所示,固化該第二絕緣層36,使該導電凸塊25與該第一電性接觸墊200之間的距離縮短。此時,該第二絕緣層36因有機介電材之特性而部分收縮,即該第二絕緣層36之第二厚度t2已小於該導電凸塊25之高度H, 使得該焊錫材料232可更靠近該第一電性接觸墊200接觸。之後,回焊該導電凸塊25,以令該焊錫材料232固接該第一電性接觸墊200,使該第二電性接觸墊220藉由該導電凸塊25電性連接該第一電性接觸墊200。
綜上所述,本發明之半導體封裝件及其製造方法,主要利用有機介電材作為兩個板體之間的絕緣層,以針對晶片對晶圓(或晶圓對晶圓)進行鍵合,再輔以金屬熔融條件,使金屬接點完成電性連結,以取代習知接合製程(hybrid bonding製程),故本發明無需使用特殊設備,因而能符合低成本之需求。
上述實施形態僅例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施形態進行修飾與改變。因此,本發明之權利保護範圍,應如後述之申請專利範圍所列。
2:半導體封裝件
20:第一板體
200:第一電性接觸墊
21:第一絕緣層
210:第一開口
22:第二板體
220:第二電性接觸墊
232:焊錫材料
25:導電凸塊

Claims (11)

  1. 一種半導體封裝件,係包括:第一板體,係具有複數第一電性接觸墊;第一絕緣層,係形成於該第一板體上,且具有外露出該複數第一電性接觸墊之複數第一開口;第二板體,係具有複數第二電性接觸墊;以及複數導電凸塊,係由導電體及焊錫材料所構成,並分別形成於該複數第二電性接觸墊上;其中,該複數導電凸塊透過該焊錫材料經由該複數第一開口與該第一電性接觸墊相互電性連接,以結合該第一板體與該第二板體,且該第一絕緣層係位於該第一板體與該第二板體之間;其中,該第一絕緣層之第一厚度大於該複數導電凸塊之高度。
  2. 如請求項1所述之半導體封裝件,其中該第一絕緣層為有機介電材。
  3. 如請求項2所述之半導體封裝件,其中該複數導電凸塊透過該焊錫材料經由該複數第一開口與該第一電性接觸墊相互電性連接時,更透過加熱固化該第一絕緣層以結合該第一板體與該第二板體,並透過回焊該導電凸塊以電性連接該第二電性接觸墊與該第一電性接觸墊。
  4. 一種半導體封裝件,係包括:第一板體,係具有複數第一電性接觸墊;第一絕緣層,係形成於該第一板體上,且具有外露出該複數第一電性接觸墊之複數第一開口; 第二板體,係具有複數第二電性接觸墊;以及複數導電凸塊,係由導電體及焊錫材料所構成,並分別形成於該複數第二電性接觸墊上;第二絕緣層,形成於該第二板體上,其圍繞該複數導電凸塊,其中該第二絕緣層之第二厚度等於或大於該複數導電凸塊之高度;其中,該複數導電凸塊透過該焊錫材料經由該複數第一開口與該第一電性接觸墊相互電性連接,以結合該第一板體與該第二板體,且該第一絕緣層係位於該第一板體與該第二板體之間。
  5. 如請求項4所述之半導體封裝件,其中該複數導電凸塊透過該焊錫材料經由該複數第一開口與該第一電性接觸墊相互電性連接後,更透過固化該第二絕緣層使得該第二厚度小於該複數導電凸塊之該高度。
  6. 一種半導體封裝件之製造方法,包括下列步驟:提供具有複數第一電性接觸墊之第一板體,且形成第一絕緣層於該第一板體上,其中該第一絕緣層係形成有外露出該複數第一電性接觸墊之複數第一開口;提供具有複數第二電性接觸墊之第二板體,且於該複數第二電性接觸墊上形成複數導電凸塊,其中該複數導電凸塊係由導電體及焊錫材料所構成;以及將該第一板體與該第二板體相結合,且令該複數導電凸塊透過該焊錫材料經由該複數第一開口與該第一電性接觸墊相互電性連接,其中該第一絕緣層係位於該第一板體與該第二板體之間。
  7. 如請求項6所述之半導體封裝件之製造方法,其中該第一絕緣層為有機介電材。
  8. 如請求項6所述之半導體封裝件之製造方法,復包括透過加熱固化該第一絕緣層及回焊該導電凸塊,電性連接該複數導電凸塊之該焊錫材料與該第一電性接觸墊,以結合該第一板體與該第二板體。
  9. 如請求項6所述之半導體封裝件之製造方法,其中於結合該第一板體與該第二板體前,該第一絕緣層之第一厚度大於該複數導電凸塊之高度。
  10. 如請求項6所述之半導體封裝件之製造方法,其中該第二板體上更具有圍繞該複數導電凸塊之第二絕緣層。
  11. 如請求項10所述之半導體封裝件之製造方法,其中於結合該第一板體與該第二板體前,該第二絕緣層之第二厚度等於或大於該複數導電凸塊之高度,且於結合該第一板體與該第二板體後,該第二絕緣層之該第二厚度小於該複數導電凸塊之該高度。
TW110134404A 2021-09-15 2021-09-15 半導體封裝件及其製造方法 TWI776678B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110134404A TWI776678B (zh) 2021-09-15 2021-09-15 半導體封裝件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110134404A TWI776678B (zh) 2021-09-15 2021-09-15 半導體封裝件及其製造方法

Publications (2)

Publication Number Publication Date
TWI776678B true TWI776678B (zh) 2022-09-01
TW202314989A TW202314989A (zh) 2023-04-01

Family

ID=84958036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110134404A TWI776678B (zh) 2021-09-15 2021-09-15 半導體封裝件及其製造方法

Country Status (1)

Country Link
TW (1) TWI776678B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201507082A (zh) * 2013-08-09 2015-02-16 矽品精密工業股份有限公司 半導體裝置及其製法
TW201530725A (zh) * 2014-01-29 2015-08-01 矽品精密工業股份有限公司 堆疊組及其製法與基板結構
US20150228604A1 (en) * 2011-07-28 2015-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligning conductive bump structure and method of fabrication
US20200118916A1 (en) * 2013-11-18 2020-04-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150228604A1 (en) * 2011-07-28 2015-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligning conductive bump structure and method of fabrication
TW201507082A (zh) * 2013-08-09 2015-02-16 矽品精密工業股份有限公司 半導體裝置及其製法
US20200118916A1 (en) * 2013-11-18 2020-04-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing semiconductor device
TW201530725A (zh) * 2014-01-29 2015-08-01 矽品精密工業股份有限公司 堆疊組及其製法與基板結構

Also Published As

Publication number Publication date
TW202314989A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
TWI496259B (zh) 封裝裝置及其製造方法
US20220254708A1 (en) Interposer and manufacturing method thereof
TWI544599B (zh) 封裝結構之製法
TW201630130A (zh) 封裝結構及其製法
TW202015194A (zh) 載板及其製作方法
TWI780081B (zh) 半導體元件及其製造方法
US9877386B2 (en) Substrate structure and method of manufacturing the same
TWI814524B (zh) 電子封裝件及其製法與電子結構及其製法
KR20220022302A (ko) 반도체 패키지 및 그 제조 방법
TWI825790B (zh) 電子封裝件及其製法
TWI776678B (zh) 半導體封裝件及其製造方法
US12009329B2 (en) Manufacturing method of integrated substrate
TW202301615A (zh) 電子封裝件及其製法
TW202131472A (zh) 半導體裝置以及其製造方法
TWI839093B (zh) 電子結構之製法
TWI843675B (zh) 電子封裝件及其電子結構
CN115810598A (zh) 半导体封装件及其制造方法
TWI844218B (zh) 電子封裝件及其製法
TWI766761B (zh) 電子封裝件及其製法
US11508691B2 (en) Semiconductor structure with nano-twinned metal coating layer and fabrication method thereof
CN113178392B (zh) 半导体器件及其制造方法
TWI849757B (zh) 電子封裝件及其封裝基板與製法
TWI850976B (zh) 電子封裝件及其封裝基板與製法
US20230136778A1 (en) Semiconductor substrate structure and manufacturing method thereof
TW202431558A (zh) 電子封裝件及其電子結構

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent